JPS6313347A - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法Info
- Publication number
- JPS6313347A JPS6313347A JP15768286A JP15768286A JPS6313347A JP S6313347 A JPS6313347 A JP S6313347A JP 15768286 A JP15768286 A JP 15768286A JP 15768286 A JP15768286 A JP 15768286A JP S6313347 A JPS6313347 A JP S6313347A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- silicon nitride
- transparent conductive
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000010409 thin film Substances 0.000 title claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 37
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 24
- 239000000126 substance Substances 0.000 claims abstract description 8
- 238000003486 chemical etching Methods 0.000 claims abstract description 7
- 238000001312 dry etching Methods 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 claims description 94
- 238000000034 method Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 3
- 150000004767 nitrides Chemical class 0.000 abstract description 2
- 230000006941 response to substance Effects 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 9
- 239000007789 gas Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000001603 reducing effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、透明導電膜と窒化シリコンを構成材料とする
半導体装置や能動回路付表示装置を含む薄膜半導体装置
に関する。
半導体装置や能動回路付表示装置を含む薄膜半導体装置
に関する。
従来の技術
透明導電膜上に非晶質シリコン半導体を用いた薄膜トラ
ンジスタを作成する場合、ゲート絶縁膜としては非晶質
シリコン半導体膜と、連続堆積が可能なグロー放電によ
るプラズマ堆積の窒化シリコン膜が、非晶質シリコン半
導体膜の密着性、トランジスタの特性上から理想的とい
える。しかしながら、透明導電膜上に直接グロー放電に
よシ窒化シリコン膜を堆積すると、水素ガスプラズマの
強い還元作用によって透明導電膜の導電性や透過率が低
下するため、この透明導電膜と窒化シリコン膜の間には
、透明電極膜を水素ガスプラズマから保護する絶縁膜と
して、水素ガスプラズマを発生しないヌパツタ又はCV
D法により二酸化シリコン膜を形成することが特開昭5
9−9962号公報に示されている。
ンジスタを作成する場合、ゲート絶縁膜としては非晶質
シリコン半導体膜と、連続堆積が可能なグロー放電によ
るプラズマ堆積の窒化シリコン膜が、非晶質シリコン半
導体膜の密着性、トランジスタの特性上から理想的とい
える。しかしながら、透明導電膜上に直接グロー放電に
よシ窒化シリコン膜を堆積すると、水素ガスプラズマの
強い還元作用によって透明導電膜の導電性や透過率が低
下するため、この透明導電膜と窒化シリコン膜の間には
、透明電極膜を水素ガスプラズマから保護する絶縁膜と
して、水素ガスプラズマを発生しないヌパツタ又はCV
D法により二酸化シリコン膜を形成することが特開昭5
9−9962号公報に示されている。
その構成図を第2図aに示す。同図において(1)は基
板、(2)は基板(1)上に形成された透明導電膜、(
3)は基板(1)および透明導電膜(2)上に形成され
た二酸化シリコン膜、(4)は窒化シリコン膜、(5)
はゲート金属、(6)は非晶質シリコン半導体膜、(7
ンはソースOドレイン配線である。
板、(2)は基板(1)上に形成された透明導電膜、(
3)は基板(1)および透明導電膜(2)上に形成され
た二酸化シリコン膜、(4)は窒化シリコン膜、(5)
はゲート金属、(6)は非晶質シリコン半導体膜、(7
ンはソースOドレイン配線である。
第2図に示した構造においては窒化シリコン膜(4)と
二酸化シリコン膜(3)を同一パターンでエツチングし
て、透明導電膜(2)に達する開口部(8)を形成口、
この後ソース・ドレイン配線(7)を堆積、形成するこ
とにより透明導電膜の外部との電気的接続を行っている
。
二酸化シリコン膜(3)を同一パターンでエツチングし
て、透明導電膜(2)に達する開口部(8)を形成口、
この後ソース・ドレイン配線(7)を堆積、形成するこ
とにより透明導電膜の外部との電気的接続を行っている
。
発明が解決しようとする問題点
しかしながら、上述した工程においては、開口を通じた
ソース・ドレイン配線と、透明導電膜との良好な電気接
続性を得る上で問題がある。
ソース・ドレイン配線と、透明導電膜との良好な電気接
続性を得る上で問題がある。
これについて、本発明者らが詳細に検討したところによ
れば、窒化シリコン膜(4)と二酸化シリコン膜(3)
は、NH4F : HF = 6 : (1)のエツチ
ング液にて同時にエツチングされるが、同一条件では二
酸化シリコン膜(3)の方が窒化シリコン膜(4)よυ
エツチングの進みが速いだめ、下層膜である二酸化シリ
コン膜(3)の開口がよシ大きくなシ、その上の窒化シ
リコン膜(4)の開口縁が第2図すに示すようにオーバ
ーハング(出張り)となる。
れば、窒化シリコン膜(4)と二酸化シリコン膜(3)
は、NH4F : HF = 6 : (1)のエツチ
ング液にて同時にエツチングされるが、同一条件では二
酸化シリコン膜(3)の方が窒化シリコン膜(4)よυ
エツチングの進みが速いだめ、下層膜である二酸化シリ
コン膜(3)の開口がよシ大きくなシ、その上の窒化シ
リコン膜(4)の開口縁が第2図すに示すようにオーバ
ーハング(出張り)となる。
したがって、このような断面構造のパターン上に導体金
属膜を堆積して透明導電膜との電気的接続を行おうとし
ても、窒化シリコン膜(4)の開口縁が二酸化シリコン
膜(3)の開口周部に対する障害となるため、配線(7
)が導電膜(2)に十分に密着せず、半導体装置として
の特性及び歩留りが非常に悪かった。また、CF402
をエツチングガフとして用いるケミカルドライエツチン
グでは、逆に窒化シリコンはエツチングされるが、二酸
化シリコンはほとんどエツチングすることができなかっ
た。
属膜を堆積して透明導電膜との電気的接続を行おうとし
ても、窒化シリコン膜(4)の開口縁が二酸化シリコン
膜(3)の開口周部に対する障害となるため、配線(7
)が導電膜(2)に十分に密着せず、半導体装置として
の特性及び歩留りが非常に悪かった。また、CF402
をエツチングガフとして用いるケミカルドライエツチン
グでは、逆に窒化シリコンはエツチングされるが、二酸
化シリコンはほとんどエツチングすることができなかっ
た。
さらに、CF4 、 H2をエツチングガフとして用い
る反応性ヌパツタエッチングでは窒化シリコン、二酸化
シリコン共にエツチングさ′れるがストッパーとなるべ
き透明導電膜も同時にエツチングされるため、エツチン
グの制御が困難であり、良好な歩留りが得られなかった
。
る反応性ヌパツタエッチングでは窒化シリコン、二酸化
シリコン共にエツチングさ′れるがストッパーとなるべ
き透明導電膜も同時にエツチングされるため、エツチン
グの制御が困難であり、良好な歩留りが得られなかった
。
本発明は、上記の問題点を解決して、透明導電膜と窒化
シリコン膜の間の絶縁膜がオーバーハングされることな
く、又透明導電膜に損傷を与えないエツチングプロセス
及び絶縁膜材料を提供することを目的とする。
シリコン膜の間の絶縁膜がオーバーハングされることな
く、又透明導電膜に損傷を与えないエツチングプロセス
及び絶縁膜材料を提供することを目的とする。
問題点を解決するための手段
この目的を達成するため、本発明の透明導電膜と窒化シ
リコン膜の間の絶縁膜としてケミカルエツチングプロセ
スにおいて窒化シリコンよりエッチングガスが遅い膜を
、H2プラズマを用いないプロセフ、(例えば7パツタ
やCVD)Kより堆積して形成し、この堆積膜の上に前
記窒化シリコン膜をケミカ、/L/ド2イエッチングに
よ/シ形成した後、この窒化シリコの膜と、これよりエ
ッチングガスの遅い前記堆積膜を同一パターンのマスク
でエツチングしてなだらかな断面パターンの、透明導電
膜に達する開口部を形成し、この開口部内において、窒
化シリコン膜上に設けられる電極間配線の導電膜への接
続部分を形成するようにしたものである。
リコン膜の間の絶縁膜としてケミカルエツチングプロセ
スにおいて窒化シリコンよりエッチングガスが遅い膜を
、H2プラズマを用いないプロセフ、(例えば7パツタ
やCVD)Kより堆積して形成し、この堆積膜の上に前
記窒化シリコン膜をケミカ、/L/ド2イエッチングに
よ/シ形成した後、この窒化シリコの膜と、これよりエ
ッチングガスの遅い前記堆積膜を同一パターンのマスク
でエツチングしてなだらかな断面パターンの、透明導電
膜に達する開口部を形成し、この開口部内において、窒
化シリコン膜上に設けられる電極間配線の導電膜への接
続部分を形成するようにしたものである。
作 用
このように、透明導電膜と窒化シリコン膜の間の保護絶
縁膜として窒化膜よシエッチング速度の遅い絶縁膜を用
いてケミカルドライエツチングを行うと、エツチングは
上層膜の窒化シリコンの方が早く進行し、さらにケミカ
ルエツチングのためエツチングは等方的に進行するため
、なだらかな傾斜を有する広口断面パターンの開口を得
ることができる。またケミカルエツチングではエツチン
グは物質に応じて選択的に進行するため、透明導電膜に
損傷を与えることもない。したがって、窒化シリコン膜
の上から選択的に堆積・形成される電極間配線用の導電
金属膜の材料を、なんらの障害なく前記開口内に充填し
、透明導電膜への効果的な接続部とすることができる。
縁膜として窒化膜よシエッチング速度の遅い絶縁膜を用
いてケミカルドライエツチングを行うと、エツチングは
上層膜の窒化シリコンの方が早く進行し、さらにケミカ
ルエツチングのためエツチングは等方的に進行するため
、なだらかな傾斜を有する広口断面パターンの開口を得
ることができる。またケミカルエツチングではエツチン
グは物質に応じて選択的に進行するため、透明導電膜に
損傷を与えることもない。したがって、窒化シリコン膜
の上から選択的に堆積・形成される電極間配線用の導電
金属膜の材料を、なんらの障害なく前記開口内に充填し
、透明導電膜への効果的な接続部とすることができる。
実施例
本発明の実施例を第1図a、 b、 cを用いて説明す
る。まず基板(1)上に透明導電膜(2)を選択的パタ
ーンにおいて被着形成し、その後全面に第1の絶縁膜と
して例えばTa205膜(13)を被着形成する。その
被着にあたっては、透明導電膜(12)に悪影響を与え
ないため作製雰囲気中に水素ガスプラズマを発生しない
ヌパッタやCVDが採用される。その膜厚は500Aも
あれは十分である。
る。まず基板(1)上に透明導電膜(2)を選択的パタ
ーンにおいて被着形成し、その後全面に第1の絶縁膜と
して例えばTa205膜(13)を被着形成する。その
被着にあたっては、透明導電膜(12)に悪影響を与え
ないため作製雰囲気中に水素ガスプラズマを発生しない
ヌパッタやCVDが採用される。その膜厚は500Aも
あれは十分である。
ついでグロー放電によって全面に第2の透明絶縁膜であ
る窒化シリコン膜(4)を被着する(第1Iffla)
。゛この後所望のレジストパターンQO) 全形成し、
窒化シリコン膜(4)とTa2o5膜(13)に、例え
ハカヌ流m比CF4 : 02 = 7 : 2のケミ
カルドライエツチングを実施して開口部(8)を形成し
、透明導電膜(2)の一部を露出する。窒化シリコンと
Ta205の、ガス流量比CF’4 : 02=7 :
2に対するエッチングガスは、例えばマイクロ波パワ
ー450W、ガス圧20 Paでは、窒化シリコンは’
l’azQsのエツチングレートは窒化シリコンに比ぺ
て十分遅く、シたがって、窒化シリコン膜(4)の開口
縁がオーバーハングしないなだらかな二段すりばち状断
面のパターンを得ることができる(第1図b)。この後
、不要となったレジストパターン(10)を除去し、導
電金属膜α7)を選択的に被着形成すれば、ソース・ド
レイン配線のカバーレッジ(面接着性)は良好であり、
外部への安定した電気的接続を得ることができる。(第
1図C) 発明の詳細 な説明したように本発明によれば、透明導電膜上に保護
絶縁膜を介して窒化シリコン膜を形成し、透明導電膜の
開口部をケミカルドライプロセスによりオーバーハング
のないなだらかな断面のパターンとして得ることができ
るため、窒化シリコン膜の上から導電金属膜を選択的に
被着形成することにより、前記開口を通して良好な電気
的接続を得、特性、歩留り、信頼性を著しく向上するこ
とができる。
る窒化シリコン膜(4)を被着する(第1Iffla)
。゛この後所望のレジストパターンQO) 全形成し、
窒化シリコン膜(4)とTa2o5膜(13)に、例え
ハカヌ流m比CF4 : 02 = 7 : 2のケミ
カルドライエツチングを実施して開口部(8)を形成し
、透明導電膜(2)の一部を露出する。窒化シリコンと
Ta205の、ガス流量比CF’4 : 02=7 :
2に対するエッチングガスは、例えばマイクロ波パワ
ー450W、ガス圧20 Paでは、窒化シリコンは’
l’azQsのエツチングレートは窒化シリコンに比ぺ
て十分遅く、シたがって、窒化シリコン膜(4)の開口
縁がオーバーハングしないなだらかな二段すりばち状断
面のパターンを得ることができる(第1図b)。この後
、不要となったレジストパターン(10)を除去し、導
電金属膜α7)を選択的に被着形成すれば、ソース・ド
レイン配線のカバーレッジ(面接着性)は良好であり、
外部への安定した電気的接続を得ることができる。(第
1図C) 発明の詳細 な説明したように本発明によれば、透明導電膜上に保護
絶縁膜を介して窒化シリコン膜を形成し、透明導電膜の
開口部をケミカルドライプロセスによりオーバーハング
のないなだらかな断面のパターンとして得ることができ
るため、窒化シリコン膜の上から導電金属膜を選択的に
被着形成することにより、前記開口を通して良好な電気
的接続を得、特性、歩留り、信頼性を著しく向上するこ
とができる。
第1図a、 b、 cは本発明の製造方法の一実施例を
示す半導体装置の工程断面図、第2図aは従来例の構造
断面図、第2図すは従来例で生じた窒化シリコン膜のオ
ーバーハング(出張り)を示す断面図である。 (1) ・・・−・−・一基板 (2) ・・−−−−−−・・・−透明導電膜(4)・
・・・・−・・・・−・・窒化シリコン膜(8) ・−
−−−−−・−・−開口部α0) −−−−−・−・−
レジストパターン(11) ・・・−・・−・・Ta
205膜特許出願人 松下電器産業株式会社 代 理 人 新 実 健 部(外1名)
示す半導体装置の工程断面図、第2図aは従来例の構造
断面図、第2図すは従来例で生じた窒化シリコン膜のオ
ーバーハング(出張り)を示す断面図である。 (1) ・・・−・−・一基板 (2) ・・−−−−−−・・・−透明導電膜(4)・
・・・・−・・・・−・・窒化シリコン膜(8) ・−
−−−−−・−・−開口部α0) −−−−−・−・−
レジストパターン(11) ・・・−・・−・・Ta
205膜特許出願人 松下電器産業株式会社 代 理 人 新 実 健 部(外1名)
Claims (3)
- (1)基板上に形成された透明導電膜上に、窒化シリコ
ンよりエッチング速度の遅い第1の絶縁膜上作成し、さ
らに前記第1の絶縁膜上に第2の絶縁膜である窒化シリ
コン膜を形成し、前記第1及び第2の絶縁膜を前記ケミ
カルエツチングプロセスを用いて同時にエッチングする
ことにより、なだらかな断面パターンを有して前記透明
導電膜の端面に達する開口を形成し、さらに前記窒化シ
リコン膜上において選択的に電極間配線を設けるととも
に、前記開口内において前記電極間配線の、前記透明導
電膜に対する電気接続部を形成することを特徴とする薄
膜の製造方法。 - (2)第1の絶縁膜がTa:O_5であることを特徴と
する特許請求の範囲第(1)項に記載の薄膜半導体装置
の製造方法。 - (3)ケミカルドライエッチングが、CF_4、O_2
をエッチングガスとすることを特徴とする特許請求の範
囲第(1)項記載の薄膜半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15768286A JPS6313347A (ja) | 1986-07-03 | 1986-07-03 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15768286A JPS6313347A (ja) | 1986-07-03 | 1986-07-03 | 薄膜半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6313347A true JPS6313347A (ja) | 1988-01-20 |
Family
ID=15655082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15768286A Pending JPS6313347A (ja) | 1986-07-03 | 1986-07-03 | 薄膜半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6313347A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02232924A (ja) * | 1989-03-07 | 1990-09-14 | Matsushita Electric Ind Co Ltd | 配線素子とその製造方法 |
US5849611A (en) * | 1992-02-05 | 1998-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a taper shaped contact hole by oxidizing a wiring |
JP2010272883A (ja) * | 1995-11-27 | 2010-12-02 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
-
1986
- 1986-07-03 JP JP15768286A patent/JPS6313347A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02232924A (ja) * | 1989-03-07 | 1990-09-14 | Matsushita Electric Ind Co Ltd | 配線素子とその製造方法 |
US5849611A (en) * | 1992-02-05 | 1998-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a taper shaped contact hole by oxidizing a wiring |
US6147375A (en) * | 1992-02-05 | 2000-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device |
US6476447B1 (en) | 1992-02-05 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device including a transistor |
JP2010272883A (ja) * | 1995-11-27 | 2010-12-02 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
JP2011238956A (ja) * | 1995-11-27 | 2011-11-24 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US8283788B2 (en) | 1995-11-27 | 2012-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device |
JP2014150274A (ja) * | 1995-11-27 | 2014-08-21 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR19990023185A (ko) | 게이트 구조 및 그의 제조 방법, 박막 트랜지스터 구조 및 그의 제조 방법, 인버티드 트랜지스터 구조 | |
US5814553A (en) | Method of fabricating self-align contact window with silicon nitride side wall | |
EP0068843B1 (en) | Method of producing a conductor in a desired pattern on a semiconductor substrate | |
JPS6313347A (ja) | 薄膜半導体装置の製造方法 | |
JPS5950564A (ja) | 薄膜トランジスタの製造方法 | |
JPS59113666A (ja) | 薄膜トランジスタの製造方法 | |
US5523187A (en) | Method for the fabrication of liquid crystal display device | |
JPS6347981A (ja) | 薄膜トランジスタおよびその製造方法 | |
JPH04123458A (ja) | 半導体装置の製造方法 | |
JPH01266718A (ja) | 半導体装置の製造方法 | |
JPH0951103A (ja) | 薄膜トランジスタおよびその製造方法 | |
CN118280844A (zh) | 一种垂直型薄膜晶体管及其制备方法 | |
JPS61145530A (ja) | 薄膜トランジスタアレイの製造方法 | |
JPH0582729A (ja) | 容量素子の製造方法 | |
JPH06181322A (ja) | 誘電体ベーストランジスタ及びその製造方法 | |
JPS5867069A (ja) | 半導体装置の製造方法 | |
JPS6297331A (ja) | 半導体装置の製造方法 | |
JPH0149025B2 (ja) | ||
JPS61187348A (ja) | 半導体装置の製造法 | |
JPH09219526A (ja) | 薄膜トランジスタの製造方法 | |
JPH11204498A (ja) | 半導体装置の製造方法 | |
JPH02277230A (ja) | 電極取り出し部の構成方法 | |
JPH01133370A (ja) | 薄膜半導体装置の製造方法 | |
JPH0521379A (ja) | 半導体装置の電極形成方法 | |
JPS63205972A (ja) | 超伝導回路装置とその製造方法 |