JPH03190232A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03190232A JPH03190232A JP1330402A JP33040289A JPH03190232A JP H03190232 A JPH03190232 A JP H03190232A JP 1330402 A JP1330402 A JP 1330402A JP 33040289 A JP33040289 A JP 33040289A JP H03190232 A JPH03190232 A JP H03190232A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- metal
- layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims 2
- 239000002184 metal Substances 0.000 claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 10
- 238000007740 vapor deposition Methods 0.000 claims description 12
- 239000012528 membrane Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 20
- 239000011229 interlayer Substances 0.000 abstract description 13
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 5
- 238000001704 evaporation Methods 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract description 3
- 230000001070 adhesive effect Effects 0.000 abstract 1
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 125000000962 organic group Chemical group 0.000 abstract 1
- 238000000034 method Methods 0.000 description 16
- 239000010931 gold Substances 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 101100137008 Streptomyces hygroscopicus Pmms gene Proteins 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 229920003217 poly(methylsilsesquioxane) Polymers 0.000 description 1
- 229920000434 poly[(mercaptopropyl)methylsiloxane] polymer Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、半導体装置の多層配線の形成方法に関し。
多層配線の層間絶縁膜の平坦化と金属の選択ＣＶＤ法に
よる層間接続孔への埋め込みを行うことにより、配線の
信頼性を向上させることができる多層配線の形成方法を
提供することを目的とし。
よる層間接続孔への埋め込みを行うことにより、配線の
信頼性を向上させることができる多層配線の形成方法を
提供することを目的とし。
半導体基板上に第１の金属配線を形成する工程と、該第
１の金属配線を覆って、半導体基板上に絶縁膜を形成す
る工程と、該絶縁膜の上に、イオンビームアシスト蒸着
法で形成した最上層絶縁膜を形成する工程と、該最上層
絶縁膜及び該絶縁膜を貫通して、第１の金属配線上に金
属配線接続用の接続孔を形成する工程と、該接続孔に該
第１の金属配線に対する接続用金属を選択的に埋め込む
工程と、該接続孔を覆って、該最上層絶縁膜上に第２の
金属配線を形成する工程とを含むように構成する。
１の金属配線を覆って、半導体基板上に絶縁膜を形成す
る工程と、該絶縁膜の上に、イオンビームアシスト蒸着
法で形成した最上層絶縁膜を形成する工程と、該最上層
絶縁膜及び該絶縁膜を貫通して、第１の金属配線上に金
属配線接続用の接続孔を形成する工程と、該接続孔に該
第１の金属配線に対する接続用金属を選択的に埋め込む
工程と、該接続孔を覆って、該最上層絶縁膜上に第２の
金属配線を形成する工程とを含むように構成する。
本発明は、半導体装置の多層配線の形成方法に関する。
近年のコンピューターシステムの高速化の要求に伴い、
半導体集積回路の高集積化、高速化が要求されている。
半導体集積回路の高集積化、高速化が要求されている。
このため、半導体素子の微細化のみならず、配線の微細
化、多層化が益々重要となってきている。
化、多層化が益々重要となってきている。
この様な多層配線を実現するには９層間絶縁膜の平坦化
技術と、多層配線の層間の接続をする微細な接続孔に配
線を形成する技術の開発が特に重要である。これによっ
て、多層配線の信頼性を高めてやる必要がある。
技術と、多層配線の層間の接続をする微細な接続孔に配
線を形成する技術の開発が特に重要である。これによっ
て、多層配線の信頼性を高めてやる必要がある。
従来の多層配線の形成においては１層間絶縁膜の平坦化
法として、エッチバック法、ＳＯＧ塗布法、バイアスス
パッタ法等がある。
法として、エッチバック法、ＳＯＧ塗布法、バイアスス
パッタ法等がある。
この中で、特に有機系のＳＯＧ塗布による平坦化は工程
が簡単であり、平坦性に優れている。また、有機系ＳＯ
Ｇは電気絶縁性の点で十分でないため、単独で用いられ
ず、無機膜と併用される。
が簡単であり、平坦性に優れている。また、有機系ＳＯ
Ｇは電気絶縁性の点で十分でないため、単独で用いられ
ず、無機膜と併用される。
微細な層間接続孔に配線を形成する方法としては、原料
ガスとして、六弗化タングステン（ＷＦ６）を、還元剤
として水素（Ｈ２）やシラン（ＳｉＨ，）等を使用した
タングステン（Ｉ８）の選択ＣＶＤ法が用いられている
。この場合、絶縁膜に対して２選択性を得るためには、
絶縁膜としては、熱ＣＶＤ法によるＰ Ｓ Ｇ、 ５１
０２等の膜が好ましく、スパッタ法やプラズマＣＶＤ法
で形成した５ｉ０２膜、 Ｓｉ３Ｎ４膜等の膜は選択性
が損なわれ易い。
ガスとして、六弗化タングステン（ＷＦ６）を、還元剤
として水素（Ｈ２）やシラン（ＳｉＨ，）等を使用した
タングステン（Ｉ８）の選択ＣＶＤ法が用いられている
。この場合、絶縁膜に対して２選択性を得るためには、
絶縁膜としては、熱ＣＶＤ法によるＰ Ｓ Ｇ、 ５１
０２等の膜が好ましく、スパッタ法やプラズマＣＶＤ法
で形成した５ｉ０２膜、 Ｓｉ３Ｎ４膜等の膜は選択性
が損なわれ易い。
層間絶縁膜の平坦化１例えば、有機系ＳＯＧ塗布法とＷ
の選択ＣＶＤ法による層間接続孔への配線形成を考えた
場合、有機系ＳＯＧ上の無機膜としては、熱ＣＶＤ法に
よるＰＳＧ、ＳｉＯ□膜が好ましいが、この方法で形成
した膜は有機系ＳＯＧ膜への密着性の点においても１機
械的強度の点においても十分でなく、配線工程中に膜が
剥離したり。
の選択ＣＶＤ法による層間接続孔への配線形成を考えた
場合、有機系ＳＯＧ上の無機膜としては、熱ＣＶＤ法に
よるＰＳＧ、ＳｉＯ□膜が好ましいが、この方法で形成
した膜は有機系ＳＯＧ膜への密着性の点においても１機
械的強度の点においても十分でなく、配線工程中に膜が
剥離したり。
膜にクラックが入るという問題があった。
本発明は、このような問題点に鑑みてなされたものであ
って１層間絶縁膜の平坦化と金属の選択ＣＶＤ法による
層間接続孔への埋め込みを行うことにより、配線の信頼
性を向上させることができる多層配線の形成方法を提供
することを目的としている。
って１層間絶縁膜の平坦化と金属の選択ＣＶＤ法による
層間接続孔への埋め込みを行うことにより、配線の信頼
性を向上させることができる多層配線の形成方法を提供
することを目的としている。
第１図は本発明の原理説明図でる。
図において、１は半導体基板、２は第１の金属配線、３
は絶縁膜、４は最上層絶縁膜、５は接続孔、６は接続用
金属、７は第２の金属配線である。
は絶縁膜、４は最上層絶縁膜、５は接続孔、６は接続用
金属、７は第２の金属配線である。
前記の問題点は９本発明の如く、半導体基板１上に第１
の金属配線２を形成する工程と、該第１の金属配線２を
覆って、半導体基板１上に絶縁膜３を形成する工程と、
該絶縁膜３の上に、イオンビームアシスト蒸着法で形成
した最上層絶縁膜４を形成する工程と、該最上層絶縁膜
４及び該絶縁膜３を貫通して、第１の金属配線２上に金
属配線接続用の接続孔５を形成する工程と、該接続孔５
に該第１の金属配線２に対する接続用金属６を選択的に
埋め込む工程と、該接続孔５を覆って、該最上層絶縁膜
４上に第２の金属配線７を形成する工程とを含むことに
より解決される。
の金属配線２を形成する工程と、該第１の金属配線２を
覆って、半導体基板１上に絶縁膜３を形成する工程と、
該絶縁膜３の上に、イオンビームアシスト蒸着法で形成
した最上層絶縁膜４を形成する工程と、該最上層絶縁膜
４及び該絶縁膜３を貫通して、第１の金属配線２上に金
属配線接続用の接続孔５を形成する工程と、該接続孔５
に該第１の金属配線２に対する接続用金属６を選択的に
埋め込む工程と、該接続孔５を覆って、該最上層絶縁膜
４上に第２の金属配線７を形成する工程とを含むことに
より解決される。
上記のように９本発明によれば、第１図の様に。
平坦化された絶縁膜の最上層にイオンビームアシスト蒸
着法で形成した絶縁膜を用いている。イオンビームアシ
スト蒸着法を用いて形成された絶縁膜は、下地絶縁膜が
有機系の材料であっても、密着性に優れている。また、
膜が緻密であるために。
着法で形成した絶縁膜を用いている。イオンビームアシ
スト蒸着法を用いて形成された絶縁膜は、下地絶縁膜が
有機系の材料であっても、密着性に優れている。また、
膜が緻密であるために。
機械的強度の点でも優れている。
さらに、この方法で形成した膜は、配線接続孔に、ＣＶ
Ｄ法により選択的に金属を埋め込む際の選択性において
も優れている。
Ｄ法により選択的に金属を埋め込む際の選択性において
も優れている。
従って１層間絶縁膜の平坦化と１層間接続孔に選択的に
金属を埋め込むことができるため、配線の信頼性が向上
できる。
金属を埋め込むことができるため、配線の信頼性が向上
できる。
第２図は本発明に用いたイオンビームアシスト蒸着装置
の模式断面図、第３図は本発明の一実施例の工程順模式
断面図である。
の模式断面図、第３図は本発明の一実施例の工程順模式
断面図である。
図において、９は基板、１０は保持台、１１は蒸着源、
１２はるつぼ、１３はシャッター、１４はイオン源。
１２はるつぼ、１３はシャッター、１４はイオン源。
１５はシャッター、１６はＳｉ基板、１７は５１０２膜
、１８はＴｉ／Ａｕ膜、１９はＰＭＳＳ樹脂膜、２０は
Ｓｉｎ、膜、２１は接続孔、２２はＷ膜、２３はＴｉ／
Ａｕ膜である。
、１８はＴｉ／Ａｕ膜、１９はＰＭＳＳ樹脂膜、２０は
Ｓｉｎ、膜、２１は接続孔、２２はＷ膜、２３はＴｉ／
Ａｕ膜である。
本実施例では、第２図に模式的に示すようなイオンビー
ムアシスト蒸着装置を使用する。
ムアシスト蒸着装置を使用する。
第２図に示すように、装置はステンレス製の真空槽８か
らなり、真空ポンプにより真空排気される。基板９表面
への蒸着源１１の電子ビーム蒸着は。
らなり、真空ポンプにより真空排気される。基板９表面
への蒸着源１１の電子ビーム蒸着は。
電子ビームをるつぼ１２内の蒸着源１１に当てて、蒸着
させる。るつぼ１２の上部にはシャッター１３が設けら
れ、蒸着量を制御する。イオン源１４によりアルゴン（
Ａｒ）又は酸素（０２）をイオン化して蒸着中に基板９
表面にイオンを照射し、蒸着源１１の基板９への密着を
強化すると共に蒸着膜を緻密にする。
させる。るつぼ１２の上部にはシャッター１３が設けら
れ、蒸着量を制御する。イオン源１４によりアルゴン（
Ａｒ）又は酸素（０２）をイオン化して蒸着中に基板９
表面にイオンを照射し、蒸着源１１の基板９への密着を
強化すると共に蒸着膜を緻密にする。
イオン源１４の上部にもシャッター１５が設けられ。
電子ビーム蒸着と連動して作動する。基板９は真空槽８
の上部の保持台１ｏに取り付けられ、電子ビーム蒸着の
際は保持台１ｏの中心軸の周りに回転して蒸着膜の均一
性が保たれるようにしている。
の上部の保持台１ｏに取り付けられ、電子ビーム蒸着の
際は保持台１ｏの中心軸の周りに回転して蒸着膜の均一
性が保たれるようにしている。
第３図により、工程順に本発明の一実施例を説明する。
第３図（ａ）に示すように、半導体基板１例えば、シリ
コン（Ｓｉ）基板１６上にプラズマＣＶＤ法により、二
酸化シリコン（Ｓｉｎ２）膜１７を１μｍの厚さに被覆
し、その上にチタン（Ｔｉ）を１００人、金（Ａｕ）を
７．０ＯＯＡの厚さに連続してスパッタにより積層し。
コン（Ｓｉ）基板１６上にプラズマＣＶＤ法により、二
酸化シリコン（Ｓｉｎ２）膜１７を１μｍの厚さに被覆
し、その上にチタン（Ｔｉ）を１００人、金（Ａｕ）を
７．０ＯＯＡの厚さに連続してスパッタにより積層し。
パターニングして、第１層の金属配線としてのＴｉ／Ａ
ｕ膜１８を形成する。
ｕ膜１８を形成する。
第３図（ｂ）に示すように、シリル化ポリメチルシルセ
スキオキサン（ＰＭＭＳ）樹脂膜１９をスピンコードに
より １．５μｍの厚さに塗布し、 ３５０ ｔ’で１
時間加熱して硬化する。
スキオキサン（ＰＭＭＳ）樹脂膜１９をスピンコードに
より １．５μｍの厚さに塗布し、 ３５０ ｔ’で１
時間加熱して硬化する。
第３図（Ｃ）に示すように、第３図に示したイオンビー
ムアシスト装置を用いて、 ５ｉｎ２膜２ｏを２、００
０への厚さに形成する。
ムアシスト装置を用いて、 ５ｉｎ２膜２ｏを２、００
０への厚さに形成する。
この場合、Ｓｉ基板１６の加熱温度は３００℃、イオン
の加速電圧は１．２５ＫＶ、酸素（０２）またはアルゴ
ン（八ｒ）ガス圧力は４ｘｌＯ−５Ｔｏｒｒとし、蒸着
材料として石英粉末（Ｓ１０□）をるつぼに入れて、電
子ビームガン（Ｅガン）により５ｉ０２を蒸発させ、
ＰＭＳＳ樹脂膜■９上に５ｉｎ２膜２０を被着する。
の加速電圧は１．２５ＫＶ、酸素（０２）またはアルゴ
ン（八ｒ）ガス圧力は４ｘｌＯ−５Ｔｏｒｒとし、蒸着
材料として石英粉末（Ｓ１０□）をるつぼに入れて、電
子ビームガン（Ｅガン）により５ｉ０２を蒸発させ、
ＰＭＳＳ樹脂膜■９上に５ｉｎ２膜２０を被着する。
この時、酸素イオンにより、基板表面が清浄化されると
ともに、イオンによりＳｉＯ□膜２０内の原子の結合が
より完全なものとなるので、形成された５１０２膜２０
の組成も緻密なものとなり９機械的強度も強くなる。
ともに、イオンによりＳｉＯ□膜２０内の原子の結合が
より完全なものとなるので、形成された５１０２膜２０
の組成も緻密なものとなり９機械的強度も強くなる。
続いて、第３図（ｄ）に示すように、レジストマスクを
用いて、 ＲＩＢ法により、弗素化合物系の反応ガスを
用いて、Ｓｉｎ□膜２０及びＰＭＳＳ樹脂膜１９を通し
て接続孔２１を開口する。
用いて、 ＲＩＢ法により、弗素化合物系の反応ガスを
用いて、Ｓｉｎ□膜２０及びＰＭＳＳ樹脂膜１９を通し
て接続孔２１を開口する。
第３図（ｅ）に示すように、Ｓｉ基板１６を３００℃に
加熱して、六弗化タングステン（ｗｐ６）とシラン（Ｓ
ｉＨ，）と水素（■２）の混合ガスを用いて、接続孔２
１内にタングステン（Ｗ）を選択的に堆積する。
加熱して、六弗化タングステン（ｗｐ６）とシラン（Ｓ
ｉＨ，）と水素（■２）の混合ガスを用いて、接続孔２
１内にタングステン（Ｗ）を選択的に堆積する。
その後、第３図（ｆ）に示すように、ＴｉとＡｕをスパ
ッタ法により７．０００人の厚さに積層して、パターニ
ングし、第２の金属配線、 Ｔｉ／Ａｕ膜２３を形成す
る。
ッタ法により７．０００人の厚さに積層して、パターニ
ングし、第２の金属配線、 Ｔｉ／Ａｕ膜２３を形成す
る。
前記実施例では、絶縁膜２０として、 ＰＭＳＳ樹脂を
用いた場合を例示したが、 ＰＭＳＳ樹脂の下層にＳｉ
Ｏ□膜やＳｉ、Ｎｓ膜等の無機膜を積層したり、 ＰＭ
ＳＳ樹脂以外のＳＯＧ膜やポリイミド膜を適用すること
ができる。
用いた場合を例示したが、 ＰＭＳＳ樹脂の下層にＳｉ
Ｏ□膜やＳｉ、Ｎｓ膜等の無機膜を積層したり、 ＰＭ
ＳＳ樹脂以外のＳＯＧ膜やポリイミド膜を適用すること
ができる。
以上説明したように９本発明によれば、平坦化された絶
縁膜の最上層に、イオンビームアシスト蒸着法で形成し
た絶縁膜を用いているため、下地絶縁膜の種類に関係な
く、絶縁膜との密着性が良く、また９機械的強度にすぐ
れている。
縁膜の最上層に、イオンビームアシスト蒸着法で形成し
た絶縁膜を用いているため、下地絶縁膜の種類に関係な
く、絶縁膜との密着性が良く、また９機械的強度にすぐ
れている。
更に、この絶縁膜は、配線接続孔にＣＶＤ法により選択
的に金属を埋め込む際の選択性においても優れているた
め９層間絶縁膜の平坦化と層間接続孔に選択的に金属を
埋め込むことが容易になり。
的に金属を埋め込む際の選択性においても優れているた
め９層間絶縁膜の平坦化と層間接続孔に選択的に金属を
埋め込むことが容易になり。
多層配線の信頼性の向上に寄与するところが大きい。
２３はＴｉ／Ａｕ
第１図は本発明の原理説明図。
第２図は本発明に使用したイオンビームアシスト蒸着装
置。 第３図は本発明の一実施例の工程順模式断面図である。 １は半導体基板、 ２は第１の金属配線。 ３は絶縁膜、 ４は最上層絶縁膜。 ５は接続孔、 ６は接続用金属。 ７は第２の金属配線、８は真空槽。 ９は半導体基板、 １０は保持台。 １１は蒸着源、１２はるつぼ。 １３はシャッター、１４はイオン源。 １５はシャッター、１６はＳｉ基板。 １７は５Ｉ０２膜、１８はＴｉ／Ａｕ膜。 １９はＰＭＳＳ樹脂膜、２０はＳｉｎ、膜。 ２１は接続孔、２２はＷ膜。 本発明のＲ理説明図 第 １ 図 ＄定明に使用したイオンビー乙アシスト蕉Ｉ牧置粥２図 本発明の一突施ｆｌ＋の工程順模式断面凹部３ 図
置。 第３図は本発明の一実施例の工程順模式断面図である。 １は半導体基板、 ２は第１の金属配線。 ３は絶縁膜、 ４は最上層絶縁膜。 ５は接続孔、 ６は接続用金属。 ７は第２の金属配線、８は真空槽。 ９は半導体基板、 １０は保持台。 １１は蒸着源、１２はるつぼ。 １３はシャッター、１４はイオン源。 １５はシャッター、１６はＳｉ基板。 １７は５Ｉ０２膜、１８はＴｉ／Ａｕ膜。 １９はＰＭＳＳ樹脂膜、２０はＳｉｎ、膜。 ２１は接続孔、２２はＷ膜。 本発明のＲ理説明図 第 １ 図 ＄定明に使用したイオンビー乙アシスト蕉Ｉ牧置粥２図 本発明の一突施ｆｌ＋の工程順模式断面凹部３ 図
Claims (1)
- 【特許請求の範囲】 半導体基板（１）上に第１の金属配線（２）を形成する
工程と、 該第１の金属配線（２）を覆って、半導体基板（１）上
に絶縁膜（３）を形成する工程と、 該絶縁膜（３）の上に、イオンビームアシスト蒸着法で
形成した最上層絶縁膜（４）を形成する工程と、該最上
層絶縁膜（４）及び該絶縁膜（３）を貫通して、第１の
金属配線（２）上に金属配線接続用の接続孔（５）を形
成する工程と、 該接続孔（５）に該第１の金属配線（２）に対する接続
用金属（６）を選択的に埋め込む工程と、 該接続孔（５）を覆って、該最上層絶縁膜（４）上に第
２の金属配線（７）を形成する工程とを含むことを特徴
とする半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1330402A JPH03190232A (ja) | 1989-12-20 | 1989-12-20 | 半導体装置の製造方法 |
| US07/621,148 US5231054A (en) | 1989-12-20 | 1990-12-03 | Method of forming conductive material selectively |
| KR1019900019849A KR930010968B1 (ko) | 1989-12-20 | 1990-12-04 | 도전재료의 선택적 형성방법 |
| EP90124818A EP0434045B1 (en) | 1989-12-20 | 1990-12-19 | Method of forming conductive material selectively |
| DE69025873T DE69025873D1 (de) | 1989-12-20 | 1990-12-19 | Verfahren zum selektiven Herstellen von leitendem Stoff |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1330402A JPH03190232A (ja) | 1989-12-20 | 1989-12-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03190232A true JPH03190232A (ja) | 1991-08-20 |
Family
ID=18232201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1330402A Pending JPH03190232A (ja) | 1989-12-20 | 1989-12-20 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5231054A (ja) |
| EP (1) | EP0434045B1 (ja) |
| JP (1) | JPH03190232A (ja) |
| KR (1) | KR930010968B1 (ja) |
| DE (1) | DE69025873D1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5305519A (en) * | 1991-10-24 | 1994-04-26 | Kawasaki Steel Corporation | Multilevel interconnect structure and method of manufacturing the same |
| US5474949A (en) * | 1992-01-27 | 1995-12-12 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating capacitor or contact for semiconductor device by forming uneven oxide film and reacting silicon with metal containing gas |
| JP3158749B2 (ja) * | 1992-12-16 | 2001-04-23 | ヤマハ株式会社 | 半導体装置 |
| KR960008550B1 (en) * | 1992-12-31 | 1996-06-28 | Hyundai Electronics Ind | Contact plug manufacturing method using tungsten |
| US5559056A (en) * | 1995-01-13 | 1996-09-24 | National Semiconductor Corporation | Method and apparatus for capping metallization layer |
| US5721155A (en) * | 1995-02-13 | 1998-02-24 | Lg Semicon Co., Ltd. | Method for forming a via contact of a semiconductor device |
| US5710460A (en) * | 1995-04-21 | 1998-01-20 | International Business Machines Corporation | Structure for reducing microelectronic short circuits using spin-on glass as part of the interlayer dielectric |
| US6294799B1 (en) * | 1995-11-27 | 2001-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating same |
| US5940732A (en) | 1995-11-27 | 1999-08-17 | Semiconductor Energy Laboratory Co., | Method of fabricating semiconductor device |
| KR100508036B1 (ko) * | 1997-02-26 | 2005-11-21 | 삼성전자주식회사 | 몰리브덴또는몰리브덴합금을이용한반도체장치의제조방법 |
| KR100434713B1 (ko) * | 1996-12-27 | 2004-09-01 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
| FR2764309B1 (fr) * | 1997-06-06 | 1999-08-27 | Corning Inc | Procede de creation d'une couche de silicium sur une surface |
| US6150272A (en) * | 1998-11-16 | 2000-11-21 | Taiwan Semiconductor Manufacturing Company | Method for making metal plug contacts and metal lines in an insulating layer by chemical/mechanical polishing that reduces polishing-induced damage |
| US6709882B2 (en) | 2001-08-27 | 2004-03-23 | Lightwave Microsystems Corporation | Planar lightwave circuit active device metallization process |
| US7323142B2 (en) * | 2001-09-07 | 2008-01-29 | Medtronic Minimed, Inc. | Sensor substrate and method of fabricating same |
| US20040061232A1 (en) * | 2002-09-27 | 2004-04-01 | Medtronic Minimed, Inc. | Multilayer substrate |
| US8003513B2 (en) * | 2002-09-27 | 2011-08-23 | Medtronic Minimed, Inc. | Multilayer circuit devices and manufacturing methods using electroplated sacrificial structures |
| KR100536361B1 (ko) * | 2003-12-10 | 2005-12-12 | 삼성전기주식회사 | 광 픽업장치 |
| JP4900019B2 (ja) * | 2007-04-19 | 2012-03-21 | 富士電機株式会社 | 絶縁トランスおよび電力変換装置 |
| US20180144973A1 (en) * | 2016-11-01 | 2018-05-24 | Applied Materials, Inc. | Electromigration Improvement Using Tungsten For Selective Cobalt Deposition On Copper Surfaces |
| US11158577B2 (en) | 2020-01-31 | 2021-10-26 | Micron Technology, Inc. | Methods for fabricating microelectronic devices with contacts to conductive staircase steps, and related devices and systems |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61139026A (ja) * | 1984-12-11 | 1986-06-26 | Fujitsu Ltd | 半導体装置の製造方法 |
| EP0195977B1 (en) * | 1985-03-15 | 1994-09-28 | Hewlett-Packard Company | Metal interconnection system with a planar surface |
| US4789648A (en) * | 1985-10-28 | 1988-12-06 | International Business Machines Corporation | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias |
| EP0261846B1 (en) * | 1986-09-17 | 1992-12-02 | Fujitsu Limited | Method of forming a metallization film containing copper on the surface of a semiconductor device |
| US4746621A (en) * | 1986-12-05 | 1988-05-24 | Cornell Research Foundation, Inc. | Planar tungsten interconnect |
| US4983543A (en) * | 1988-09-07 | 1991-01-08 | Fujitsu Limited | Method of manufacturing a semiconductor integrated circuit having an interconnection wire embedded in a protective layer covering the semiconductor integrated circuit |
| GB8907898D0 (en) * | 1989-04-07 | 1989-05-24 | Inmos Ltd | Semiconductor devices and fabrication thereof |
| US4943539A (en) * | 1989-05-09 | 1990-07-24 | Motorola, Inc. | Process for making a multilayer metallization structure |
-
1989
- 1989-12-20 JP JP1330402A patent/JPH03190232A/ja active Pending
-
1990
- 1990-12-03 US US07/621,148 patent/US5231054A/en not_active Expired - Fee Related
- 1990-12-04 KR KR1019900019849A patent/KR930010968B1/ko not_active IP Right Cessation
- 1990-12-19 DE DE69025873T patent/DE69025873D1/de not_active Expired - Lifetime
- 1990-12-19 EP EP90124818A patent/EP0434045B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0434045A3 (en) | 1993-01-20 |
| US5231054A (en) | 1993-07-27 |
| DE69025873D1 (de) | 1996-04-18 |
| KR910013465A (ko) | 1991-08-08 |
| KR930010968B1 (ko) | 1993-11-18 |
| EP0434045A2 (en) | 1991-06-26 |
| EP0434045B1 (en) | 1996-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03190232A (ja) | 半導体装置の製造方法 | |
| US4894351A (en) | Method for making a silicon IC with planar double layer metal conductors system | |
| JP3409984B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20080166870A1 (en) | Fabrication of Interconnect Structures | |
| JPH1140671A (ja) | 半導体装置を形成するためのプロセス | |
| JPS601846A (ja) | 多層配線構造の半導体装置とその製造方法 | |
| TW200401339A (en) | Bilayer HDP CVD/PE CVD cap in advanced BEOL interconnect structures and method thereof | |
| KR20010076349A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3236576B2 (ja) | 層間絶縁膜の形成方法、化学的気相成長装置、及び半導体装置 | |
| JPH10125782A (ja) | 半導体装置の製造方法 | |
| JPS59154029A (ja) | 絶縁膜形成方法 | |
| JP4092902B2 (ja) | 半導体装置の製造方法 | |
| JP2736370B2 (ja) | 半導体装置とその製造方法 | |
| US6544882B1 (en) | Method to improve reliability of multilayer structures of FSG (F-doped SiO2) dielectric layers and aluminum-copper-TiN layers in integrated circuits | |
| JPH04316351A (ja) | 半導体装置の製造方法 | |
| JPH06267943A (ja) | 半導体装置の製造方法 | |
| JP2000183052A (ja) | 電子装置の製造方法 | |
| JP2000223485A (ja) | 複合絶縁膜の製造方法及びこれを用いた半導体装置の製造方法 | |
| KR100286253B1 (ko) | 질소플라즈마를 이용한 선택적 금속박막 증착방법 및 그를 이용한 다층금속 연결배선 방법 | |
| JP2560623B2 (ja) | 半導体装置の製造方法 | |
| JPH11274296A (ja) | 多層配線構造及びその形成方法 | |
| JPH1140666A (ja) | 半導体集積回路装置 | |
| JP2007088017A (ja) | 有機絶縁膜とその作製方法，及び有機絶縁膜を用いた半導体装置 | |
| JPH03237722A (ja) | 多層配線の平坦化方法 | |
| JPS63262856A (ja) | 半導体装置の製造方法 |