JPS6140146B2 - - Google Patents

Info

Publication number
JPS6140146B2
JPS6140146B2 JP53102963A JP10296378A JPS6140146B2 JP S6140146 B2 JPS6140146 B2 JP S6140146B2 JP 53102963 A JP53102963 A JP 53102963A JP 10296378 A JP10296378 A JP 10296378A JP S6140146 B2 JPS6140146 B2 JP S6140146B2
Authority
JP
Japan
Prior art keywords
region
window
type
buried oxide
oxide pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53102963A
Other languages
English (en)
Other versions
JPS5446485A (en
Inventor
Antoniusu Andoreasu Fuan Girusu Yohanesu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS5446485A publication Critical patent/JPS5446485A/ja
Publication of JPS6140146B2 publication Critical patent/JPS6140146B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8226—Bipolar technology comprising merged transistor logic or integrated injection logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 本発明は、互いに重ねて配置され、交互に異な
る導電型とした少くとも３個の領域を有するトラ
ンジスタのような回路素子を設けた半導体本体を
具え、該半導体本体の表面には埋設酸化物パター
ンを設け、該埋設酸化物パターンにより、上記の
表面上で見て一導電型の表面隣接部分領域を画成
し、該表面隣接部分領域内で前記の回路素子に、
トランジスタの場合にコレクタ領域およびエミツ
タ領域を構成する最下側領域および最上側領域
と、トランジスタの場合にベース領域を構成する
反対導電型の中間領域とを形成し、前記中間領域
を、少くとも局部的に前記埋設酸化物パターンに
隣接するｐ−ｎ接合によつて前記の最下側領域お
よび最上側領域から分離させて成る半導体装置を
製造する半導体装置の製造方法に関するものであ
る。また、本発明はこのような方法を用いて製造
した半導体装置にも関するものである。
互いに重ねて配置され、導電型が交互に異なる
ようにした少くとも３つの領域を有する回路素子
は、例えばエミツタ領域、ベース領域およびコレ
クタ領域を有するバイポーラトランジスタより成
る。通常、最上側領域はエミツタ領域を構成し、
最下側領域はコレクタ領域を構成する。或る場
合、例えばI2L（Integrated Injection Logic）型
の回路の場合には、エミツタとコレクタとの機能
を交換させ、最上側領域がコレクタを構成し、最
下側領域がエミツタを構成するようにすることが
できる。この場合には、通常１個のトランジスタ
当り１個のベース領域内に数個のコレクタ領域を
設ける。
前記の領域は、バイポーラ型のトランジスタの
一部を構成する以外に、４層素子（pnpn或は
npnp素子）のような他の回路素子の一部をも構
成するようにすることができる。
回路素子を設ける部分領域は、例えば反対導電
型の基板上に例えばエピタキシヤル法によつて堆
積した一導電型の表面層内に形成した島（集積回
路の場合）を以つて構成することができる。
埋設酸化物パターンは一般に、半導体本体を例
えば窒化珪素マスクにより局部的に耐酸化マスク
し、半導体本体を酸化することにより既知のよう
にして設けることができる。
上述した方法は、既に公告されているオランダ
国特許出願第7104496号明細書において既知であ
る。
埋設酸化物パターンを用いることによつて、前
述した領域およびこれら領域間のｐ−ｎ接合を埋
設酸化物パターンにじかに隣接させることができ
るという重要な利点が得られる。従つて、極めて
コンパクトな構造の半導体装置を得ることがで
き、少くとも誘電体分離を用いる代りに逆バイア
スｐ−ｎ接合による島分離を用いる場合よりも一
層コンパクトな構造の半導体装置を得ることがで
きる。この形態の場合、回路素子の領域間のｐ−
ｎ接合が実際問題として島分離部からある距離に
位置する。例えばトランジスタを有する半導体装
置は以下のようにして造ることができる。出発材
料は、後に埋込コレクタ層を設けるべき区域或は
（反転トランジスタの場合に）埋込エミツタ領域
を形成すべき区域に、多量にドープ処理したｎ型
表面領域が局部的に設けられたｐ型半導体基板と
する。表面上にはｎ型エピタキシヤル層を設け、
このエピタキシヤル層内に局部酸化により埋設酸
化物パターンを形成し、このパターンによりエピ
タキシヤル層内で１個或は数個の島状領域を画成
する。次に、島内にｐ型ベース領域を拡散或は注
入することができる。次に、ベース領域内にｎ型
エミツタ領域或は（反転トランジスタの場合に）
コレクタ領域を設けることができる。
しかし、一導電型の２つの最外側領域（エミツ
タおよびコレクタ）間には短絡が生じる惧れがあ
るということが確かめられている。その主な原因
は、埋設酸化物パターンの形状にある。珪素はわ
ずかに窒化物マスクの下側まで腐食される為、酸
化処理中酸化物の厚さは酸化物パターンの端縁で
徐々に減少する。従つてｐ型ベース領域とｎ型最
下側領域（例えばコレクタ領域）との間の接合は
半導体本体の表面で或は少くともこの表面に極め
て接近して終端する。従つて、例えばエミツタ窓
をあける為の後の腐食処理中、ｐ−ｎ接合が露出
される惧れがあるか、或は少くとも一導電型の最
上側領域（エミツタ領域）を設ける際にエミツタ
領域とコレクタ領域との間が短絡する程度にｐ−
ｎ接合がエミツタ窓の端縁に接近してしまう惧れ
がある。
エミツタ・コレクタ短絡を防止する為に、前記
のオランダ国特許出願第7104496号明細書では、
酸化処理を行なう以前に、窒化珪素マスクによつ
て被覆されていない半導体本体の表面部分にｐ型
不純物でドープ処理をすることが提案されてい
る。埋設酸化物パターンを設けている間にｐ型基
板内に拡散し、このｐ型基板に所謂チヤネルスト
ツパを形成するこのｐ型不純物は横方向にも拡散
し、埋設酸化物パターンの横側でｎ型エピタキシ
ヤル層内に１個の或は数個のｐ型領域を形成す
る。これらｐ型領域は、多量にドープしたｎ型埋
込領域によりｐ型基板から絶縁しうる。上記のｐ
型領域がベース領域に隣接するようにベース領域
を設けることにより、ベース・コレクタｐ−ｎ接
合が半導体本体の表面で或はこの表面付近で終端
するのを有効に防止しうる。
多くの場合、例えばI2L型の回路の場合に、埋
設酸化物パターンに隣接し、互いに分離された数
個のｐ型（ベース）領域を１個の島内に設けるの
が望ましい。この場合には、各回路ユニツトは
pnpトランジスタと、１個以上のnpnスイツチン
グトランジスタとを有する。スイツチングトラン
ジスタは、（ラテラル）注入トランジスタのコレ
クタをも構成するｐ型のベース領域を有する。こ
の注入トランジスタのエミツタおよびコレクタ領
域は互いに分離する必要があり、従つてこれらエ
ミツタおよびコレクタ領域は埋設酸化物パターン
を囲む共通ｐ型領域に隣接しないようにする。
トランジスタを製造する際の他の問題は、エミ
ツタ接点窓を形成する腐食処理中エミツタ・ベー
ス接合が露出され、後の接点金属の形成中にこの
接合が短絡される惧れがあるということである。
本発明の目的は、エミツタ・ベース接合および
ベース・コレクタ接合の双方またはいずれか一方
を全処理中良好に安定化（パツシベーシヨン）す
るように、ドープ処理用の窓および接点窓の双方
またはいずれか一方を形成する前述した種類の半
導体装置の製造方法を提供せんとするにある。
本発明は特に、窓を経て第1n型半導体領域内
にｐ型領域を設け、次にこのｐ型領域内に第2n
型半導体領域を設ける場合に、中間腐食処理工程
を用いることなく、前記のｐ型領域よりも浅い深
さまで、前記のｐ型領域を形成する窓と同じ窓を
経て前記の第2n型半導体領域を設けることによ
り、第１および第2n型半導体領域間の短絡を防
止することができるという認識を基に成したもの
である。更に、本発明は、中間の腐食処理工程を
用いることなく、同じ窓を経て第2n型領域上に
接点を設けることにより、ｐ型領域と第2n型領
域との間の短絡をも防止しうるという認識をも基
に成したものである。
本発明は、互いに重ねて配置され、交互に異な
る導電型とした少くとも３個の領域を有する回路
素子を設けた半導体本体と、該半導体本体の上側
表面に位置する埋設酸化物パターンとを具える半
導体装置であつて、前記の埋設酸化物パターンに
より、第１導電型の下側および上側領域と、この
第１導電型とは反対の第２導電型の中間領域とを
含む交互に異なる導電型の前記の領域を有する表
面隣接領域を画成し、前記の中間領域と前記の上
側および下側領域とでｐ−ｎ接合を形成した半導
体装置を製造するに当り、第１導電型の表面隣接
領域を囲んで前記の埋設酸化物パターンを形成し
た後に、この表面隣接領域内で前記の中間領域を
得る第１ドープ処理工程を行ない、その後に前記
の表面隣接領域上に当該表面隣接領域の第１部分
を露出する第１窓を有するマスクを設け少くとも
前記の第１窓を経て前記の中間領域を得る第２ド
ープ処理工程を行ない、第１導電型の前記の上側
領域を得るドープ処理工程を前記の第１窓を経て
前記の第２ドープ処理よりも浅い深さまで行な
い、前記の上側領域に前記の第１窓を経て接点を
形成する半導体装置の製造方法において、前記の
第１窓以外に、前記の埋設酸化物パターンと相俟
つて前記の中間領域に対する接点窓を形成する少
くとも１つの他の窓を画成するマスクを設け、前
記の中間領域を得る前記の第２ドープ処理工程を
少くとも前記の他の窓の領域でも行ない、この他
の窓は第１導電型の上側領域を設ける際に前記の
マスクおよび埋設酸化物パターンに対して選択的
に除去し得る材料より成るマスク層で被覆するこ
とを特徴とする。
本発明による方法を用いることにより、極めて
良好なトランジスタを簡単に形成することがで
き、またｐ−ｎ接合を埋設酸化物パターンに隣接
しうるという事実の為に極めてコンパクトな構造
の半導体装置を得ることができる。
エミツタ窓を有するマスク層を表面に設ける前
に、第１ドープ処理工程をベース領域全体に亘つ
て均一に行なうことにより、最終的に得るべきベ
ース領域の外因性部分の厚さおよびドープ濃度が
トランジスタを満足に作動させるのに望ましい値
となる。
エミツタ窓を有するマスクを表面に設けた後に
第２ドープ処理工程を行ない、従つてこの第２ド
ープ処理工程を前記のマスクの区域でしかもこの
マスクを経て行なう為、前述したように既知の技
術の場合に生じる惧れのある短絡問題を簡単に無
くすことができる。このことは、（既知の方法で
はチヤネルストツパと同時に設ける）別個のp+
領域を埋設酸化物パターンの端縁に沿つて設ける
必要がないということを意味する。従つて、互い
に分離された数個のｐ型領域を、例えばI2L型回
路に必要とするように１個の島内に設けることが
できる。
エミツタ窓を有するマスクはベース接点窓をも
設けることができる。エミツタドープ処理中、一
導電型とする不純物が上記のベース接点窓を経て
ベース領域内に導入されるのを防止する為には、
このベース接点窓を被覆するようにすることがで
きる。この目的の為に、本発明による好適な方法
においては、前記のマスクが一導電型の最上側領
域を設ける為の窓を形成する以外に、埋設酸化物
パターンと相俟つてベースに対する接点窓を形成
する第２の窓を構成するようにし、この目的の為
に、前記のマスクが前記埋設酸化物パターンに隣
接する反対導電型の領域の第２表面部分を被覆し
ないようにし、一導電型の最上側領域を設ける際
には、前記の第２の窓を前記のマスクおよび埋設
酸化物パターンに対して選択的に除去しうる材料
より成るマスク層で被覆する。前記のマスクは、
例えば、酸化珪素、すなわち埋設酸化物パターン
の材料と同じ材料を以つて構成することができ
る。または、前記のマスクを窒化珪素を以つて、
或は窒化珪素と酸化珪素との組合せ層を以つて構
成することができる。窒化珪素には珪素或は酸化
珪素に対して選択的に腐食することができたり、
好適な安定化特性を有したりする種々の利点があ
る。特別な利点は、第２レベルの金属化パターン
に対する窓を経て腐食処理する際に、この窒化珪
素を腐食用のストツパとして作用せしめることが
できるということである。
本発明による他の方法においては、半導体本体
を耐酸化マスクするマスクを半導体本体の表面上
に設け、その後に半導体本体を腐食処理し、この
腐食処理中、耐酸化マスクする前記のマスクが腐
食マスクを構成し、耐酸化マスクする前記のマス
クによつて被覆されていない半導体本体の露出部
分に凹所を形成し、次に埋設酸化物パターンを得
る酸化処理を行ない、前記の凹所を少くともほぼ
完全に酸化物で充填する。この方法は特に、埋設
酸化物パターンの下に所謂チヤネルストツパを設
けるのに適している。この目的の為に、本発明に
よる方法においては、前記の凹所を耐酸化マスク
する前記のマスクの下側まで延在させ、前記の凹
所の形成後に、耐酸化マスクする前記のマスクの
うち前記の凹所の端縁を越えて突出する突出部分
によつて画成された凹所の一部分にイオン注入す
ることにより反対導電型の不純物を与え、この不
純物が、埋設酸化物パターンを得る後の酸化処理
中に一層深く拡散するとともに、埋設酸化物パタ
ーンの下側で反対導電型の領域を形成するように
し、この反対導電型の領域が表面上で見て埋設酸
化物パターンの下に完全に位置するようにする。
図面につき本発明を説明する。
図面は線図的なものであり、断面における厚さ
方向の寸法を誇張してある。また、同一導電型の
半導体領域には同一方向の斜線を付し、各図にお
いて対応する部分には一般に同一符号を付した。
第１図に示す半導体装置は単結晶半導体本体１
を有し、この半導体本体１の部分領域１０内に、
エミツタ領域５と、ベース領域６と、コレクタ領
域７とを有するトランジスタを形成する。またコ
レクタ抵抗値を減少せしめる為に、埋込層８を設
ける。本例の場合、エミツタ−ベース接合および
ベース−コレクタ接合をそれぞれ形成するｐ−ｎ
接合１２および１３は埋設酸化物パターン４に少
くとも部分的に隣接させ、この酸化物パターンに
よりトランジスタを囲むとともに、ベースおよび
エミツタ領域が形成されている左側の領域からコ
レクタ接点領域９を分離する。第１図に示す半導
体装置の部分は１個のトランジスタのみを有する
も、このトランジスタが、共通の半導体本体１内
に数個の素子が形成された集積回路の一部分を形
成するようにすることができること明らかであ
る。更に、本例ではエミツタ領域、ベース領域お
よびコレクタ接点領域に、埋設酸化物パターン上
まで延在する接点電極１１を設ける。
第１図に示す装置は以下のようにして製造しう
る（第２〜６図参照）。出発材料はｐ型珪素基板
３としし、この基板の固有抵抗は、臨界的な値で
はないが例えば１〜100Ω・cmとする。
出発材料のこの基板の厚さは約250μｍとす
る。また、基板の横方向寸法は回路を形成しうる
のに充分な大きさとする。
この基板の表面のうち、埋込層８を形成したい
個所に、既知のようにして、例えば拡散により、
多量にドープしたｎ型領域を形成する（第２
図）。次に、約２μｍの厚さのｎ型エピタキシヤ
ル層を基板上に成長させる。この成長中および他
の熱処理中、埋込層８はエピタキシヤル層１４中
にわずかに広がる。
このようにして形成したエピタキシヤル層の表
面２上には窓１５を有するマスク層を設け、この
マスク層によりその下側の本体を耐酸化マスクす
る。このマスク層は主に約1500Åの厚さの窒化珪
素層１６で形成する。
しかし、この層１６を形成する前に、例えば
0.1μｍの厚さの極めて肉薄な酸化物層１７を表
面２上に設けるのが好適である。窒化珪素層１６
はシラン（SiH4）およびアンモニア（NH3）から得
ることができ、酸化物層１７は例えば熱酸化によ
り得ることができる。
窓１５は燐酸により、或はプラズマエツチング
により窒化珪素層１６に腐食形成する。窒化珪素
層で被覆されていない肉薄の酸化物層を除去した
後、残存する窒化珪素層と酸化物層との層をマス
クとして作用させた腐食処理を珪素に行なう。
この珪素の腐食処理は、例えば弗化水素酸を含
有する腐食剤か或はプラズマエツチングにより行
なう。この腐食処理は、約１μｍの深さまで行な
い（第３図）、凹所３０を形成する。次に、窒化
珪素層１６および酸化物層１７をマスクとして用
いた局部酸化により埋設酸化物パターン４を形成
する。この酸化処理は、埋設酸化物パターン４の
厚さが約２ミクロンとなり、ほぼ平坦な表面が得
られるまで続ける（第４図）。第４図から明らか
なように埋設酸化物パターン４は埋込層８内まで
延在する。このようにして、表面２の埋設酸化物
パターン４が設けられた半導体構体を得た。前記
の埋設酸化物パターン４は一導電型の部分領域１
０、本例の場合表面２を隣接する島を画成し、こ
の島は中央の酸化物細条により２部分に分割さ
れ、これら２分のうちの右側の部分は埋込層によ
り島の残部に接続され、コレクタ接点領域として
作用する。前記の部分領域１０内には回路素子を
形成する。この回路素子は、部分領域１０の左側
部分内に、一導電型、すなわちｎ型の最上側領域
および最下側領域と、反対導電型、すなわちｐ型
の中間領域とを有し、上記の最上側領域および最
下側領域を以つてnpnトランジスタのコレクタお
よびエミツタ領域をそれぞれ構成し、上記の中間
領域を以つて上記のnpnトランジスタのベース領
域を構成する。
表面２上に既に存在する窒化珪素層１６と酸化
物層１７とのマスク１６，１７は必要に応じ後の
処理工程に対しても用いることができる。しか
し、このマスクは埋設酸化物パターンを形成した
後に除去し、このマスクの代りに、最終的な表面
安定化層を形成する必要のある新たな酸化物・窒
化物層１９，２０を設けるのが好適である。更
に、この酸化物・窒化物層１９，２０は後のベー
スドープ処理の前に予め設けておき、ベースから
エピタキシヤル層中への外方拡散をできるだけ防
止するようにする。しかし、所望に応じ特にベー
ス幅の大きいトランジスタを製造する場合には、
酸化物・窒化物層１９，２０を後のベースドープ
処理工程の後に設けることもできる。
酸化物層１９は例えば400Åの厚さとし、窒化
物層２０は1000Åの厚さとする。
ベース領域を形成する為には、埋設酸化物パタ
ーンにすべての側面で隣接し、反対導電型で形成
すべきベース領域の全表面に亘つて左側部分内に
第１のドープ処理を行なう。このドープ処理は拡
散によつて行なうことができるも、本例の場合イ
オン注入を用いる。例えば60KeVのエネルギーを
有する硼素イオンを1014原子／cm2のドーズ量で約
0.2μｍの深さまで珪素中に注入する。これによ
りｐ型領域２５が得られる（第４図参照）。
上記のイオン注入中、部分領域１０の区域に、
場合によつてはｐ型領域を形成すべき他の領域の
区域にも窓を有するフオトマスク１８によつて二
重層１９，２０をマスクする（第４図）。このマ
スク１８は正確に位置決めする必要はない。その
理由は、実際にベースの窓が埋設酸化物パターン
４により既に画成されている為である。
イオン注入後には、フオトマスク１８を除去
し、二重層１９，２０を腐食処理してマスク２１
を形成し、このマスク２１が埋設酸化物パターン
４と相俟つて窓２２，２３，２４、本例の場合エ
ミツタ窓、ベース接点窓、コレクタ接点窓を画成
するようにする（第５図）。このマスク２１は珪
素および埋設酸化物パターンに対して大部分を選
択的に除去しうる材料から成る。従つて、このマ
スクは臨界的でないフオトリソグラフイ腐食処理
によつて得られる。後に詳細に説明するように、
エミツタ窓２２はエミツタ接点窓をも構成する。
エミツタ窓２２およびベース接点窓２３の区域
における二重層１９，２０は、埋設酸化物パター
ン４と相俟つて、埋設酸化物パターンに隣接する
ｐ型領域２５の２つの表面部分（これらの表面部
分はエミツタ接点およびベース接点をそれぞれ形
成すべき部分である）を画成する。ベース領域を
形成する第２のｐ型ドープ処理をこれらの窓を経
て行なう。これにより少くともエミツタを形成す
べき領域２５の一部分のドープ濃度を増大させ
る。本例ではベース領域の全体に亘つてドープ濃
度を増大させる。このドープ処理は例えば硼素イ
オンを用いたイオン注入によつて行なうのが好適
であり、硼素イオンは例えば30KeVのエネルギー
で５、1013原子／cm2のドーズ量で行なう。イオン
注入が拡散よりも優れている利点は、ドープする
必要がない部分をフオトラツカー層により簡単に
被覆しうることである。更に、第１のベースドー
プ処理が外方拡散を伴なうようにする熱処理を一
般に必要としない。更にイオン注入によれば形成
すべき領域やドープ濃度を良好に制御しうる。
領域２５はマスク２１の一部分により部分的に
被覆する為、イオン注入はベース領域全体に亘つ
て均一に行なわれない。このことを第５図に破線
２６によつて線図的に示す。しかし、このことは
問題とならない。その理由は、第１のベースドー
プ処理が表面全体に亘つて均一に行なわれた為で
ある。前記のイオン注入中は、窓２４や半導体本
体の他の部分を、先に設けたフオトマスク２７に
よつて保護する。以下のことは厳密には必要でな
いが、ベース領域の全体を前記のマスクにより被
覆せずに露出したままにし、第２のドープ処理中
に不純物の濃度がｐ型ベース領域の表面全体に亘
つて増大するようにする。この場合、ベース接点
抵抗値やベース直列抵抗値が小さくなるとともに
後に記載するエミツタ−コレクタ短絡を防止する
ことができる利点が得られる。
前記のドープ処理工程の後に、フオトマスク２
７を除去し、フオトマスク２８を設け、このフオ
トマスク２８によりベース接点窓２３を被覆する
も窓２２は露出したままにする。このフオトマス
ク２８は埋設酸化物パターン４およびマスク２１
に対して大きな公差で設けることができ、窓２２
は以前のドープ処理に対して変化しない。更に、
フオトマスク２８によつてはコレクタ接点窓２４
を被覆せずに露出したままとし、次のドープ処理
工程中にこのコレクタ接点窓２４を介して不純物
を導入するのが望ましい。
次に、窓２２を経て半導体本体にｎ型不純物を
ドープする。このドープ処理も、例えば60KeVの
エネルギーを有する砒素イオンを用いたイオン注
入により６、1015原子／cm2のドーズ量で行なうの
が好適である。
使用するイオンの質量比の関係上、このドープ
処理は、前のドープ処理工程（第２のドープ処理
工程）中に不純物濃度が増大されたｐ型領域の部
分の深さよりも浅い深さまで行なわれる。これに
よりエミツタ領域５が得られ、ｐ型領域がベース
領域６を構成する（第６図）。本例では、マスク
２８を用いてコレクタ接点領域９をエミツタと同
時に設ける。約1000℃での次のアニール処理工程
後に、ｐ−ｎ接合１２および１３がそれぞれ表面
から約0.25μｍおよび0.4μｍの位置に得られ
る。
フオトマスク２８を除去した後、マスク２１内
の窓２２，２３および２４を経て、エミツタ−ベ
ースおよびコレクタに接点を形成し、接点電極１
１を得る（第１図参照）。
上述した方法によれば、エミツタ−コレクタ短
絡およびエミツタ−ベース短絡が防止される。こ
の種の短絡問題は、埋設酸化物の端縁付近のｐ−
ｎ接合が完全には平坦に延在しない所謂くちばし
効果（beak effect）の為に埋設酸化物の端縁で
生じる。このことを第７〜９図につき説明する。
オランダ国特許出願第7104496号明細書でも説
明されているように、珪素本体１の酸化中（第３
図）、酸化珪素層１７の下側の窓１５の端縁にも
酸化が行なわれ、従つて、窒化珪素層１６を除去
した後に第７図に示す形状の酸化物パターン４が
形成される。次にｐ型領域６，２５を形成する
と、これによつて得られるｐ−ｎ接合１３はその
大部分が埋設酸化物パターン４の形状２９を追従
する為（第７図）、前記の埋設酸化物パターンの
端縁付近のｐ−ｎ接合はわずかに湾曲した形状と
なる。次の工程で珪素表面２を例えば弗化水素酸
を含む腐食用混合物内への浸漬腐食により露出さ
せると、第８図に破線３１によつて線図的に示す
ように埋設酸化物パターンの一部分も腐食され
る。次に、このようにして露出した表面を経てエ
ミツタ形成用のｎ型不純物を与えると、これによ
り形成されるｐ−ｎ接合１２は所望の形状３２を
追従せず、形状３１を追従し、埋設酸化物パター
ンの近くのｐ−ｎ接合１２がライン３３のように
湾曲せずに破線３４のように湾曲し、従つてコレ
クタとエミツタとが互いに接触するようになる。
接点孔を形成する後の腐食工程においては、２つ
のｐ−ｎ接合１２，１３のうちの一方が露出され
る程度に埋設酸化物パターン４をも腐食除去され
る惧れがあり、更に後の接点形成工程中に位置３
５に前記の短絡の１つが生じる惧れがある。
このような短絡は本発明による方法では生じな
い。その理由は、肉薄の酸化物層を腐食した後、
第２のイオン注入を行ない、このイオン注入によ
り形状３６（第９図）によるｐ型領域を画成し、
また上記の腐食処理後に更に他の腐食処理を行な
うことなく、同じ形状３６によるエミツタを前記
のｐ型領域の深さよりも浅い深さまで設ける為で
ある。従つて、ｐ−ｎ接合１２はｐ−ｎ接合１３
から常にある距離にあり、従つてエミツタ領域の
みが、接点を形成する表面に位置する。
エミツタ−コレクタ漏洩の他の原因は、酸化物
中の電荷の為に位置３５（第８図）における酸化
物の端縁に沿つてｎ−チヤネルが誘起される惧れ
があるという事実にある。ベース領域の第２のイ
オン注入は一般に、この形態の漏洩をも簡単に防
止しうるようなイオン濃度を有する。
第１図に示す装置には、所望に応じ、埋設酸化
物の下に破線３７で線図的に示すチヤネルストツ
パを設けることができる。これらチヤネルストツ
パの領域は、例えば、エピタキシヤル層１４を形
成するような他の処理を行なう前に、ｐ型不純物
を用いたイオン注入により基板３の表面全体に亘
つてドープ濃度を増大させることにより簡単に得
ることができる。これらチヤネルストツパにおけ
るドープ濃度は、埋設酸化物パターンの下にエピ
タキシヤル層の一部を互いに接続するようなチヤ
ネルが形成されないように充分大きく選択する。
チヤネルストツパ領域の形成は、前記のオランダ
国特許出願第7104496号明細書に記載された方法
とは相違して、前述したくちばし効果を防止する
のに用いない為、チヤネルストツパ領域の形成に
よりベース−コレクタ容量或はベース−コレクタ
降服電圧に悪影響を及ぼさない。
わずかに異なる本発明の他の方法においては、
第１０および第１１図に示すように、埋込層に隣
接しないチヤネルストツパを回路素子間に設け、
これにより漂遊容量を有効に更に減少しうるよう
にする。この方法の場合も、耐酸化マスク１６，
１７を腐食マスクとして作用させて凹所３０をま
ず最初に腐食形成する（第１０図）。凹所３０は
このマスク１６，１７の下に延在する為、このマ
スク１６，１７の一部分が凹所３０の上方に突出
し、従つて突出した状態の上記の部分が、ｐ型不
純物をイオン注入によつて設ける領域を、露出し
た状態にする。このイオン注入は、例えば30KeV
のエネルギーを有する硼素イオンを1014原子／cm2
のドーズ量で注入することにより行なう。これに
より、基板３と同一導電型のｐ型領域３７が形成
される。埋設酸化物パターン４を設ける後の処理
中、上記の領域３７は拡散により広がり、基板の
ドープ濃度よりも大きなドープ濃度を有するｐ型
領域が得られ、このｐ型領域は表面上から見て完
全に埋設酸化物パターン４の下側に位置する（第
１１図）。上記の酸化物パターン４はエピタキシ
ヤル層１４を経て基板３内に延在させるのが好適
であり、領域３７のドープ濃度は、埋設酸化物パ
ターンの下側にｎ型チヤネルが形成されるのを防
止する程度に大きくする。
第１２図は本発明による方法を用いて製造した
半導体装置の一例を示し、本例の場合、いわゆる
コレクタ壁３８、すなわち埋込層８まで下方に延
在する深いコレクタ接点領域を半導体装置に設け
る。このコレクタ壁３８は、例えば島１０の左側
部分をマスク層により被覆した拡散により得る。
このようなコレクタ壁を設けることにより、反対
導電型、この場合ｐ型の２つのドープ処理工程を
島１０の表面全体に亘つて、従つてコレクタ壁に
おいても行なうことができるという利点が得られ
る。ただし、この場合上記のｐ型ドープの濃度
が、コレクタ壁３８および後に設けるべきコレク
タ接点領域９のドープ濃度に比べ導電型に影響を
及ぼさない程度に低いものとする。
従つて、このようなコレクタ壁を用いることに
より、前述した例でコレクタ接点を被覆したマス
クを省略することができる。
第１３図は、本発明による方法を用いて製造し
た半導体装置の一部を、第１４図に示す平面図の
−線上を断面として示す断面図である。
本例はI2L型の３出力インバータに関するもので
あり、このインバータの電気的等価回路を第１５
図に示す。
スイツチングトランジスタＴ（第１５図）は、
前述した例のトランジスタに対し反転させたマル
チコレクタnpnトランジスタを以つて構成する。
入力電極Ａはベース接点窓２３を経てｐ型領域６
に接触させ、このｐ型領域６内には本例の場合コ
レクタとして作用する３つのｎ型領域５を設け、
これらｎ型領域５を接点窓２２を経て金属化パタ
ーン１１と接触させる。これらｎ型領域５に接触
する金属化パターン１１の部分が出力トラツク
を構成する。前記のnpnトランジスタのエミツタ
はエピタキシヤル層１４および埋込層８を以つて
構成し、エピタキシヤル層１４および埋込層８は
注入電流を生じるラテラルpnpトランジスタのｎ
型ベースをも構成する。このラテラルpnpトラン
ジスタを第１５図に電流源によつて線図的に示
す。このラテラルpnpトランジスタのコレクタは
トランジスタＴのベース領域６を以つて構成し、
エミツタはｐ型領域４１を以つて構成する。接地
を行なう為にはエピタキシヤル層内に接点領域を
設け、この接点領域を埋込層８を経てトランジス
タＴのエミツタおよび注入トランジスタのベース
に接触させるようにすることができる。本例では
上記の接点領域を図示しない。その理由は、この
接点領域（エピタキシヤル層および埋込層）は数
個の回路素子に対し共通にでき、従つて各回路素
子に対し接地を行なう必要がない為である。
この半導体装置は先の例で説明した半導体装置
とほぼ同じ方法で造ることができる。本発明によ
る方法を用いることにより、埋設酸化物パターン
の端縁に沿うｐ型領域を用いない為、ラテラルト
ランジスタのエミツタおよびコレクタが、埋設酸
化物パターンを囲む共通ｐ型領域に隣接しない。
第１４図においては、接点窓２２，２３および
４０を実線で示し、金属化パターン１１を破線で
示し、埋設酸化物パターンの端縁３９を一点鎖線
で示す。ｎ型領域５を埋設酸化物パターンに接触
させる方法の為に、極めてコンパクトな構造の半
導体装置を得ることができること明らかである。
第１６図および１７図は、反対導電型、本例の
場合ｐ型の第１ドープ処理および第２ドープ処理
を行なつた後の製造中の第１３図の装置をそれぞ
れ示す。
イオン注入による第１ドープ処理を行なう為
に、フオトマスク１８を用いる。この場合、最初
の例におけるベース窓と相違して、孔４２が埋設
酸化物パターン４によりすでに画成されているも
このフオトマスク１８によつても画成されてい
る。この場合もイオン注入は酸化物・窒化物層１
９，２０を経て行なう。
第１ドープ処理工程を行なつた後、フオトマス
クを除去し、また二重層１９，２０を腐食処理し
てマスク２１を形成し、このマスク２１が埋設酸
化物パターン４と相俟つてコレクタ接点窓２２、
ベース接点窓２３および注入接点窓４０を画成す
るようにする。この場合も、このマスク２１を珪
素および埋設酸化物パターンに対して大部分選択
的に除去しうる材料を以つて構成することがで
き、従つて臨界的でないフオトリソグラフイ腐食
処理によつて得ることができる。このマスクを用
いて、前述した接地の為に後に設けるべき接点領
域に対する窓をエピタキシヤル層に設けることが
できる。この後者の窓は、ｐ型の第２ドープ処理
工程中に、フオトラツカーの層（フオトマスク）
２７で被覆する必要がある。このフオトラツカー
層は、エピタキシヤル層１４が表面２に隣接する
領域をも被覆する（第１７図）。
コレクタ接点窓２２を経てコレクタのドープ処
理を行なう際、ベース接点窓２３と注入接点窓４
２（pnpトランジスタのエミツタ接点窓）とは、
エピタキシヤル層１４が表面および接点領域でな
い領域に隣接する領域や、一導電型の他のドープ
処理を必要とする領域と同様にフオトラツカー層
によつて被覆する。次に下側の半導体領域には窓
２２，２３，４０や必要に応じて形成した他の接
点窓を経て接点を形成する。
本発明は上述した例のみに限定されず幾多の変
更を加えうること明らかである。
例えば、前記の一導電型の最上側領域は必ずし
も前述した例のようにして設ける必要はなく、こ
の領域は反対導電型とする不純物の第２ドープ処
理工程を行なう前に設けることができる。
前述した最後の例においては、pnpトランジス
タ（第１７図）のベースの区域におけるマスク２
１を、砒素原子の侵入を防止するのに充分肉厚と
すれば上記のベースの区域に必ずしもフオトラツ
カー層２７を設ける必要がない。従つて、この例
ではコレクタ５間の領域におけるベースのドープ
濃度は増大しないが、このことは必ずしも欠点と
はならない。また、半導体本体は必ずしも珪素と
する必要はなく、他の半導体材料、例えば炭化珪
素を用いることもできる。また、あらゆる領域の
導電型を（同時に）前述した導電型と逆にするこ
とができる。また、所望の電気特性に依存してド
ープ処理の値を前述した値と相違させることがで
きる。所望に応じ、凹所３０の腐食処理を省略す
ることができる。この場合においても表面を平坦
にすることが望ましい場合には、酸化処理を一時
的に中断し既に形成された酸化物を除去し、その
後に所望の深さが得られるまで酸化処理を続ける
ことにより凹所を形成することができる。また、
金属接点の代りに、多結晶珪素の形態の接点を設
けることができる。
【図面の簡単な説明】
第１図は本発明方法によつて製造した半導体装
置の一例の一部を示す断面図、第２〜６図は第１
図に示す半導体装置を本発明による方法の順次の
工程で示す断面図、第７〜９図は第１図に示す半
導体装置の一部と既知の方法によつて造つた半導
体装置の一部とを詳細に示す断面図、第１０図お
よび１１図は第１図に示す半導体装置とはわずか
に異なる半導体装置の、本発明による方法を用い
た製造工程を示す断面図、第１２図は本発明によ
り製造した他の半導体装置を示す断面図、第１３
図は本発明によつて製造した更に他の半導体装置
を、第１４図の−線上を断面として示す
断面図、第１４図は第１３図の半導体装置を示す
平面図、第１５図は第１３および１４図の半導体
装置の電気的等価回路を示す回路図、第１６およ
び１７図は第１３図に示す半導体装置を本発明に
よる方法の工程で示す断面図である。 １……半導体本体、２……表面、３……基板、
４……埋設酸化物パターン、５……ｎ型領域（エ
ミツタ領域、コレクタ領域）、６……ベース領
域、７……コレクタ領域、８……埋込層、９……
コレクタ接点領域、１０……部分領域（島）、１
１……接点電極（金属化パターン）、１２，１３
……ｐ−ｎ接合、１４……エピタキシヤル層、１
５……窓、１６……窒化珪素層、１７……酸化物
層、１８，２７，２８……フオトマスク、１９…
…酸化物層、２０……窒化物層、２１……マス
ク、２２……窓（エミツタ窓、コレクタ接点
窓）、２３……ベース接点窓、２４……コレクタ
接点窓、２５……ｐ型領域、３０……凹所、３７
……ｐ型領域（チヤネルストツパ）、３８……コ
レクタ壁、３９……埋設酸化物パターンの端縁、
４０……注入接点窓、４１……ｐ型領域。

Claims (1)

    【特許請求の範囲】
  1. １ 互いに重ねて配置され、交互に異なる導電型
    とした少くとも３個の領域を有する回路素子を設
    けた半導体本体と、該半導体本体の上側表面に位
    置する埋設酸化物パターンとを具える半導体装置
    であつて、前記の埋設酸化物パターンにより、第
    １導電型の下側および上側領域と、この第１導電
    型とは反対の第２導電型の中間領域とを含む交互
    に異なる導電型の前記の領域を有する表面隣接領
    域を画成し、前記の中間領域と前記の上側および
    下側領域とでｐ−ｎ接合を形成した半導体装置を
    製造するに当り、第１導電型の表面隣接領域を囲
    んで前記の埋設酸化物パターンを形成した後に、
    この表面隣接領域内で前記の中間領域を得る第１
    ドープ処理工程を行ない、その後に前記の表面隣
    接領域上に当該表面隣接領域の第１部分を露出す
    る第１窓を有するマスクを設け少くとも前記の第
    １窓を経て前記の中間領域を得る第２ドープ処理
    工程を行ない、第１導電型の前記の上側領域を得
    るドープ処理工程を前記の第１窓を経て前記の第
    ２ドープ処理よりも浅い深さまで行ない、前記の
    上側領域に前記の第１窓を経て接点を形成する半
    導体装置の製造方法において、前記の第１窓以外
    に、前記の埋設酸化物パターンと相俟つて前記の
    中間領域に対する接点窓を形成する少くとも１つ
    の他の窓を画成するマスクを設け、前記の中間領
    域を得る前記の第２ドープ処理工程を少くとも前
    記の他の窓の領域でも行ない、この他の窓は第１
    導電型の上側領域を設ける際に前記のマスクおよ
    び埋設酸化物パターンに対して選択的に除去し得
    る材料より成るマスク層で被覆することを特徴と
    する半導体装置の製造方法。
JP10296378A 1977-08-25 1978-08-25 Method of producing semiconductor Granted JPS5446485A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7709363A NL7709363A (nl) 1977-08-25 1977-08-25 Werkwijze ter vervaardiging van een halfgeleider- inrichting en halfgeleiderinrichting vervaardigd onder toepassing van een dergelijke werkwijze.

Publications (2)

Publication Number Publication Date
JPS5446485A JPS5446485A (en) 1979-04-12
JPS6140146B2 true JPS6140146B2 (ja) 1986-09-08

Family

ID=19829072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10296378A Granted JPS5446485A (en) 1977-08-25 1978-08-25 Method of producing semiconductor

Country Status (9)

Country Link
US (1) US4199378A (ja)
EP (1) EP0001300B1 (ja)
JP (1) JPS5446485A (ja)
AU (1) AU517646B2 (ja)
CA (1) CA1118532A (ja)
DE (1) DE2861353D1 (ja)
ES (1) ES472793A1 (ja)
IT (1) IT1098127B (ja)
NL (1) NL7709363A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02121143U (ja) * 1989-03-15 1990-10-01

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4269636A (en) * 1978-12-29 1981-05-26 Harris Corporation Method of fabricating self-aligned bipolar transistor process and device utilizing etching and self-aligned masking
JPS5852339B2 (ja) * 1979-03-20 1983-11-22 富士通株式会社 半導体装置の製造方法
JPS5696852A (en) * 1979-12-29 1981-08-05 Fujitsu Ltd Semiconductor device
JPS57149770A (en) * 1981-03-11 1982-09-16 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS57194572A (en) * 1981-05-27 1982-11-30 Clarion Co Ltd Semiconductor device and manufacture thereof
US4961102A (en) * 1982-01-04 1990-10-02 Shideler Jay A Junction programmable vertical transistor with high performance transistor
US4624046A (en) * 1982-01-04 1986-11-25 Fairchild Camera & Instrument Corp. Oxide isolation process for standard RAM/PROM and lateral PNP cell RAM
CA1188418A (en) * 1982-01-04 1985-06-04 Jay A. Shideler Oxide isolation process for standard ram/prom and lateral pnp cell ram
US4444605A (en) * 1982-08-27 1984-04-24 Texas Instruments Incorporated Planar field oxide for semiconductor devices
US4507848A (en) * 1982-11-22 1985-04-02 Fairchild Camera & Instrument Corporation Control of substrate injection in lateral bipolar transistors
US4498227A (en) * 1983-07-05 1985-02-12 Fairchild Camera & Instrument Corporation Wafer fabrication by implanting through protective layer
US4860082A (en) * 1984-07-08 1989-08-22 Nec Corporation Bipolar transistor
JPS61220465A (ja) * 1985-03-27 1986-09-30 Toshiba Corp 半導体装置
US4622738A (en) * 1985-04-08 1986-11-18 Advanced Micro Devices, Inc. Method of making integrated bipolar semiconductor device by first forming junction isolation regions and recessed oxide isolation regions without birds beak
US4700461A (en) * 1986-09-29 1987-10-20 Massachusetts Institute Of Technology Process for making junction field-effect transistors
GB2238658B (en) * 1989-11-23 1993-02-17 Stc Plc Improvements in integrated circuits
US5389553A (en) * 1993-06-30 1995-02-14 National Semiconductor Corporation Methods for fabrication of transistors
KR100384560B1 (ko) * 1995-06-30 2003-08-06 주식회사 하이닉스반도체 반도체소자및그제조방법
KR0171000B1 (ko) * 1995-12-15 1999-02-01 양승택 자동 정의된 베이스 전극을 갖는 바이폴라 트랜지스터 구조 및 그 제조방법
JP2001217317A (ja) * 2000-02-07 2001-08-10 Sony Corp 半導体装置およびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5338984A (en) * 1976-09-22 1978-04-10 Hitachi Ltd Manufacture of semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3748187A (en) * 1971-08-03 1973-07-24 Hughes Aircraft Co Self-registered doped layer for preventing field inversion in mis circuits
US3928091A (en) * 1971-09-27 1975-12-23 Hitachi Ltd Method for manufacturing a semiconductor device utilizing selective oxidation
US3992232A (en) * 1973-08-06 1976-11-16 Hitachi, Ltd. Method of manufacturing semiconductor device having oxide isolation structure and guard ring
GB1457139A (en) * 1973-09-27 1976-12-01 Hitachi Ltd Method of manufacturing semiconductor device
NL180466C (nl) * 1974-03-15 1987-02-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een halfgeleiderlichaam voorzien van een in het halfgeleiderlichaam verzonken patroon van isolerend materiaal.
DE2429957B2 (de) * 1974-06-21 1980-08-28 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer dotierten Zone eines bestimmten Leitungstyps in einem Halbleiterkörper
JPS5329555B2 (ja) * 1974-11-22 1978-08-22
DE2605641C3 (de) * 1976-02-12 1979-12-20 Siemens Ag, 1000 Berlin Und 8000 Muenchen Hochfrequenztransistor und Verfahren zu seiner Herstellung
US4066473A (en) * 1976-07-15 1978-01-03 Fairchild Camera And Instrument Corporation Method of fabricating high-gain transistors
US4111720A (en) * 1977-03-31 1978-09-05 International Business Machines Corporation Method for forming a non-epitaxial bipolar integrated circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5338984A (en) * 1976-09-22 1978-04-10 Hitachi Ltd Manufacture of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02121143U (ja) * 1989-03-15 1990-10-01

Also Published As

Publication number Publication date
IT1098127B (it) 1985-09-07
US4199378A (en) 1980-04-22
JPS5446485A (en) 1979-04-12
IT7826940A0 (it) 1978-08-22
EP0001300B1 (en) 1981-11-25
NL7709363A (nl) 1979-02-27
AU517646B2 (en) 1981-08-13
AU3917778A (en) 1980-02-28
DE2861353D1 (en) 1982-01-28
ES472793A1 (es) 1979-03-16
CA1118532A (en) 1982-02-16
EP0001300A1 (en) 1979-04-04

Similar Documents

Publication Publication Date Title
JPS6140146B2 (ja)
EP0052450B1 (en) Method of manufacturing a semiconductor device with polycrystalline semiconductor cum metal electrodes
EP0094891B1 (en) Method of fabricating a vertical power mosfet structure
US4445268A (en) Method of manufacturing a semiconductor integrated circuit BI-MOS device
EP0422940B1 (en) Method of forming a DMOS transistor
EP0034910B1 (en) A method of manufacturing a semiconductor device, and a device so manufactured
EP0083816B1 (en) Semiconductor device having an interconnection pattern
JPS622708B2 (ja)
JPH05175227A (ja) 横方向バイポーラ・トランジスタ及び横方向ｐ−ｎ−ｐトランジスタの形成方法、バイポーラ・トランジスタならびに横方向ｐ−ｎ−ｐトランジスタ
EP0036319B1 (en) Semiconductor device
KR0166052B1 (ko) 고전압 병합 바이폴라/cmos 및 그 제조 방법
US4323913A (en) Integrated semiconductor circuit arrangement
US4473941A (en) Method of fabricating zener diodes
JP2619340B2 (ja) 半導体素子の高電圧トランジスタ構造及びその製造方法
US4859630A (en) Method of manufacturing a semiconductor device
KR970011641B1 (ko) 반도체 장치 및 제조방법
EP0030147A1 (en) Method for manufacturing a semiconductor integrated circuit
US4691436A (en) Method for fabricating a bipolar semiconductor device by undercutting and local oxidation
EP0337823A2 (en) MOS field effect transistor having high breakdown voltage
US4224631A (en) Semiconductor voltage reference device
GB1593937A (en) I2l integrated circuitry
EP0242893B1 (en) Method of manufacturing a semiconductor device
JP2775765B2 (ja) 半導体装置の製造法
US4216038A (en) Semiconductor device and manufacturing process thereof
US4762804A (en) Method of manufacturing a bipolar transistor having emitter series resistors