JPS5922366A - 絶縁ゲ−ト電界効果デバイスの製造方法 - Google Patents

絶縁ゲ−ト電界効果デバイスの製造方法

Info

Publication number
JPS5922366A
JPS5922366A JP58120420A JP12042083A JPS5922366A JP S5922366 A JPS5922366 A JP S5922366A JP 58120420 A JP58120420 A JP 58120420A JP 12042083 A JP12042083 A JP 12042083A JP S5922366 A JPS5922366 A JP S5922366A
Authority
JP
Japan
Prior art keywords
layer
silicon layer
silicon
oxidation
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58120420A
Other languages
English (en)
Inventor
ヘンリカス・ゴデフリダス・ラフア−ル・マス
フランソワ・マリヌス・クラ−セン
ヨハネス・アルノルダス・アペルス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS5922366A publication Critical patent/JPS5922366A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66575Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の関連する技術分野 本発明は第14電形の半導体領域の表面における少なく
ともゲート電極を形成すべき個所に電気的絶縁層を設け
、かつ該絶縁層上に第1シリコン層を設け、その後エツ
チング処理により前記第1シリコン層からゲート電極を
形成すると共に、該ゲート酸化物の個所ではイオンが前
記半導体領域に浸透しないようなエネルギーでイオンを
注入することKより前記ゲート電極の両側に第2の反対
導電形のソースおよびドレイン領域延長部を形成し、か
つ自己整列法で定められるゲート電極から少し離してソ
ースおよびドレイン領域の高ドープ接点部分を形成して
絶縁ゲート電界効果デバイスを製造する方法に関するも
のである。
さらに本発明は上述した方法によって製造される電界効
果デバイスにも関するものである。
従来技術 上述したような方法はProceeding8ofth
eInternat、1onal Elect、ron
ic Device Meeting″(IEDM) 
1981年゛のOgura外1名著による論文28.3
の” Eliminat、ion of hot el
ectron gatecurrent、s  by 
 the  15+L1t、ly dope  dra
in −8ourcest、ructure ” (第
6517654 ’F1 )−fJ)ら既知である。
例えば絶縁ゲート電界効果トランジスタ(IGFET)
の如き電界効果デバイスでは、ゲート電極に直ぐ隣接す
る少なくともドレイン領域が低ドープ延長部を有してお
り、またドレイン領域の残りの部分がゲート電極から少
し離れた所に位置する高ドープ接点部分で構成されるよ
うにするのが望ましい場合もある。このようにすると、
ドレイン/pn=接合のブレークダウン電圧が増大し、
かつデバイスの特性を劣下させることになる熱電荷キャ
リヤのゲート誘電体への注入が防止される。
このことはチャネルの長さが極めて短い電界効果デバイ
スにとって特に重要なことであり、このようなデバイス
ではゲート誘電体への熱電荷キャリヤの注入がデバイス
の特性に極めて大きな影響を及ぼすことになる。
しかし、特に極めて小さな寸法でソースおよび/または
ドレイン領域の斯様な延長部を形成するのは技術的に困
難である。ゲート酸化物と高ドープ接点部分との間の寸
法が111rrL以下のソースおよびドレイン領域の延
長部は、マスク法を用いる再現的な方法では所要の整列
公差があるために殆ど、または全く不可能である。
前記文献”IEDM 1.981°°に記載されている
絶縁ゲート電界効果トランジスタの製造方法では、多結
晶シリコンから成るゲート電極を画成した後に、このグ
ー11極をマスクとして用いて低ドープソースおよびド
レイン領域の延長部をイオン注入により形成する。つい
でゲート酸化物な含む全表面にシリコン酸化物層な電着
する。ついでプラズマエツチング(PIF)によりゲー
ト電極の縁部上の酸化物層を除くすべてのシリコン酸化
物な除去する。一方、ゲート電極の縁部上に残ったシリ
コン酸化物の部分はマスクとして用いて、低ドープ延長
部よりも深い下方位置の所にソースおよびドレイン領域
に対する高ドープ接点部分を形成して、ソースからドレ
イン領域までのこれらの低ドープ部分の最終寸法を前記
シリコン酸化物部分の幅°によって定めている。
しかし斯かる従来法には幾つもの重大な欠点がある。例
えば、ゲート電極の縁部上に残存させるシリコン酸化物
部分の幅は再現性が劣る。さらに、電着酸化物のプラズ
マエツチング処理はその下側のゲート酸化物に対して選
択的でないため、エツチング工程を簡単に制御すること
ができない。
発明の開示 本発明の目的は特に、正確に再現、し得る極めて小さな
寸法のソースおよびドレイン領域延長部をゲート電極の
直ぐ近くに自己整列法で得ることのできる方法を提供す
ることにある。この方法によれば例えばシリコン酸化物
だけから成る均一のゲート誘電体を有する所謂埋込ゲー
I−電極構造を形成することもできる。
本発明は%に、補助シリコンノーを酸化処理と連携して
使用することにより上述した目的を達成し得ると云う事
実の認識に基づいて成したものである。
本発明によれば、冒頭πて述べた種類の絶縁ゲート電界
効果デバイスの↓造に当り、第1シソコン層十に少なく
とも第1酸化防止層を設け、該第1酸化防止層上には第
2シリコン層を設け、ついで第2シリコン層の一部を除
去し、該第2シリコン層の残存部分の縁部が、形成すべ
きゲート電極の縁部とほぼ一致するようにし、ついで少
なくとも第2シリコン層の縁部分を第1酸化工程にて熱
酸化処理し、その後第1酸化防止層の露出部分な選択的
にエツチング除去し、ついで前記第1酸化工程にて形成
した第2シリコン層の縁部における酸化縁部分をエツチ
ング除去し、かつ露出した第2シリコン層の表面を第2
酸化工程にて熱酸化処理し、つぎに第1酸化防止層の露
出部分をエツチング除去し、これにより露出した第1シ
リコン層の部分を少なくとも前記絶縁層まで下方にエツ
チング除去し、ついで斯くして得られた第1シリコン層
における開口部を経てイオン注入によりソースおよびド
レイン領域延長部を形成し、その後露出している酸化物
層をエツチング除去し、かつこれにより露出したシリコ
ンに第8の酸化工程の期間中VC熱酸化物層を設けるよ
うにしたことを%祁とする。
本発明方法を用いることにより正確に画成され。
かつ寸法も正確に制御し得るソースおよびドレイン領域
延長部を得ることができる。なお、シリコン層のエツチ
ング工程を下側にあるゲートMA雷5体(絶縁層)に対
して極めて選択的とすることは非常に重要なことであり
、このようにすればソースおよびドレイン領域延長部を
極めて正確に制御することができる。
前述したように、埋込ゲート電極溝aは本発明による方
法を用いることによって得ることもでき、この場合には
例えばシリコン酸化物のような均一組成の絶縁層でゲー
ト誘電体を構成する。これに対し、埋込ゲートg極構造
を得るための従来技法の殆どは、ゲート誘電体をシリコ
ン酸化物とシリ5コン窒化物との併置層をもつ工構成す
るものであり、このような方法では得られるデバイスの
安定性が劣り、しかもエツチング処理に問題が生ずる。
本発明の好適な実施に当っては、ゲート電極を形成すべ
き個所における第2シリコン層を除去する。このように
すれば、第8酸化工程後に少なくとも第1酸化防止層の
残りの部分および所要に応じ第1シリコン層の下側部分
を除去すると共に、これらの部分の下側に好ましくはイ
オン注入によってソースおよびドレイン延長部に連結す
るようにソースおよびドレイン領域に対する高ドープ接
点iケ(分を形成することによってソースおよびドレイ
ン領域の高ドープ部分を形成することができる。
さらに本発明の好適例に−よれば、第2シリコンJI4
の一部分を除去すると共に、ゲート電極を形成すべき個
所の部分を残存させるようにする。この好適例では第1
酸化防止層をエツチング除去した後で、しかも酸化縁部
分を除去す2)前に第1シリコンj惜を経て第1導電形
の半導体領域にイオン注入してソースおよびドレイン領
域の高ドープ接点部分を形成するのが41利である。
絶縁層は全衣面d設けることができるが、ゲート電極を
形成すべき個所だけに絶縁層を設けるのか好−ブ工場合
もある。
本発明のさらr他の好適例によれば、第2シリコン層に
第2酸化時止層を被着し、かつ第2シリコン層の一部分
を除去する前に、この部分の上にある第2酸化防止層の
部分を除去する。第1および第2酸化防止層はいずれも
同じ材料で構成するのが好適であり、その材料はシリコ
ン窒化物とするのが有利である。
実施例の説明 以下図面につき本発明を説明する。
なお各図は全く図式的に示したものであって、実寸にて
図示したものではなく、このことは%に厚さ方向の寸法
について云えることである。さらに、各図における対応
する部分には同一参照符号をもって示しである。さらに
また、同一導電形の半導体領域には同一方向の斜交平行
線の陰影を4=Jして示しである。
第i−L’y図は本発明による方法の第1の実施例の順
次の製造段における断面図である。先ず第1図に示すよ
う圧、第1導電形の半導体領域1、本例では固有抵抗が
約10Ωαのp−形ンリコン飴域の表面z上に、例えば
熱酸化処理によってシリコン酸化物の電気的絶縁層3を
形成し、この絶縁層の」二に第1シリコン層4を堆積す
る。本例では強IO,□1cn−形ドープされる多結晶
シリコン層の形態に上記シリコン層4な気相から堆積す
る。この埋積処理は、一般に既知の技法に基いて、例え
ばPH3の形態のリンのようなドパントを添加し乍らS
iH,の如きシリコン化合物を熱分解することにより気
相から堆積する。絶縁層8の厚さは0.05ttmとし
、かつ第1シリコン層4の厚さは0.5μmとする。後
に詳述するように、エツチング処理、を施して上記第1
シリコン層4からゲート電極(第5図)を形成し、また
このゲート電極の両側にはイオン注入てよりn−形のソ
ースおよびドレイン領域の延長部12および1Bを形成
すると共に、これらソースおよびドレイン領域に対する
高度にドープされるn−形接点部分(1,5,16)を
、自己整列法で定められるゲート電極から僅かの距離離
間させて形成する(第7図参照)。
この目的のため、本発明によれば先ず第1シリコン層4
の上に第1酸化防止層5を形成し、この酸化防止層の上
に第2シリコン層6を形成する。
本例では第1図に示すように第2シリコン層6の上にも
第2酸化防止層7を形成する。これらの酸化防止層5お
よび7はいずれもシリコンの窒化物をもって構成し、ま
た層6はドープまたは非ドープ多結晶シリコン層とし、
かつこの層6を層4と同じ方法で形成することができる
。J曽5 、6および7の厚さはそれぞれ0.1μm 
、 0.8μmおよび0.2μmとする。なお、本例で
は上述した層はすべて全表面にわた。り形成する。
ついで第2図に示すように第2酸化防止層7の一部分と
、その下側の第2シリコン層60部分をエツチング処理
により除去する。この場合、層6および7の残りの部分
の縁部は後て形成すべきゲート電極の縁部とほぼ一致さ
せる。シリコン窒化物を選択的にエツチングするのには
熱リン酸を用い、かつ多結晶シリコンを選択的にエツチ
ングするには20重量%のKOH水溶液を用いるのが有
利である。
ついで第2シリコン層6の縁部分を水蒸気中で8時間に
わたって1000 ’Cの温度で酸化する第1酸化工程
で熱酸化処理する。この酸化処理によって幅が約0.7
μmの酸化縁部分8を得る(第2図参照)。つぎに第1
シリコン窒化物層5の露出部分を完全にエツチング除去
するが、この際エツチングマスクを用いないので第2シ
リコン窒化物層7も(その厚さは十分に厚いから)エツ
チングされ薄くなる。その後酸化縁部分8をエツチング
除去する。斯くして第8図に示すような状態を得る。
ついで現時点に露出している第1シリコン層の表面を第
2酸化工程で水蒸気中で90分間にわたり850°Cの
温度で熱酸化処理して酸化物層9を形成する。この際第
2シリコン層6の縁部分も軽度冗酸化されるので第4図
に示すような酸化物層10が得られる。
ついで第2シリコン窒化物層7および第1シリコン嵜化
物層5の露出部分を完全にエツチング除去し、その後シ
リコン層6を完全fエツチング除去すると共に第1シリ
コン層4の露出部分を例えば周波数18..56 MH
z 、圧力9.8 Pa +電力800Wの001.−
塩素プラズマで酸化物層8まで下方へとエツチング除去
する。斯くしてゲート電極4Aおよび開口部11を得る
(第5図)。
ついで第5図に示すように、開口部11を経てリンイオ
ンを注入することによりソースおよびドレイン領域を成
す低ドープ延長部12および1Bを形成する。この際、
注入イオンのエネルギーは、ゲート電極4Aおよび層4
と5の個所にて注入イオンが半導体領域1に侵入しない
程度のエネルギーとする。本例では注入イオンのエネル
ギーを100keV、  ドーズ量を10 イオン/儒
2とし、かつ領域1zおよび18の厚さを0.25μm
とすると共に、イオン注入をゲート酸化物層8を経て行
なった。しかし、所要に応じイオン注入をする前に開口
部11の内側の酸化物層8を除去することができる。
ついで露出している酸化物層をエツチング処理によりす
べて除去し、斯くして露出させたシリコン部/1′J(
/コは水蒸気中850°Cの温度で80分間にわたる第
8の酸化処理工程中に第0図に示すように外酸化物層1
4を形成する。
つぎに、本例では層4および5並びに所要に応じ層3も
エツチング処理して除去し、ついでソースおよびドレイ
ン領域に対する接点RIS /))15および16(第
7図)に対する個所にリンイオンを注入することによっ
て高ドープ接点部分15および10を形成する。この際
酸化物層14は、例えばθ三人エネルギーが24 ke
Vで、ドーズh1が5×1015イオン/crn2とす
る上記イオン注入て対してマスクとして作用する。所要
に応じ、上記接点領域15および16は拡散によって得
イ)こともできる。
接点領域15および16と、ゲートTlf、極4Aには
、これらf接点窓をエツチングしてあけ、これらの接点
窓の個所にて金属化することにより慣例の方法でリード
線を接続することができるが、これは図示してない。ソ
ースおよびドレイン領一部分15および16は集積回路
に通ずる半導体トラックに結合させることができ、この
場合には接点窓を経て接触させる必要はない。ゲート電
極は多結晶シリコンの相互接続パターンの一部を成すよ
うにすることができる。
本発明による方法では、ゲート′屈極4Aから高ドープ
接点部分15および16までの距離、換言するに、ソー
スからドレイン領域を見た場合の低ドープ延長部12お
よび13の寸法が自己整列法で定められ、それは先に酸
化処理して得られる縁部分によって固定される。延長部
12および1Bの寸法は極めて小さく(1μm)するこ
とができる。さらf、絶縁材料で完全に囲まれる埋込ゲ
ート電極4Aがシリコン酸化物だけから成るゲート誘電
体8と一緒に得られる。
以上上述した本発明方法の変形例を第8〜11図につき
説明する。なお、ここに第1〜7図の各部分に対応する
ものには同一符号を付して示しである。第8図は絶縁層
8、つまりゲート誘電体な、形成すべきゲート電極の個
所にだけ実用的に設けた点を除けば第4図のM造設に対
応するものである。さらに、層R,4,5,6および7
並びに領域1は前例と同じ材料で構成し、また層の厚さ
も同じとする。
第0図は第51y1の段に対応するものであり、この場
合にも開口部11を絶縁層80個所まで下方Vこエツチ
ングしてあけ、この絶縁IN Sが開口部11内に存在
していてもこの絶縁層な経てリンイオンを注入して、低
ドープソース領域およびドレイン領域の延長部12およ
び18を形成する。
第10および11図の製造段は第6および7図の製造段
に対応するものである。しかしこの場合には高度てドー
プされるソースおよびドレイン接点軸m15および16
を第6および7図の場合とは多少異なる方法で形成した
。即ちこの例では斯かる接点領域15および16を第1
シリコン層Φ内およびそのシリコン164を経て形成す
る。従って、n−形に強度てドープされた層4のIHS
分が、ソースおよびドレイン領域に対する高ドープ接点
部分を成すよってなる。
−に述した2つの例では、ゲート電極4Aを形成すべき
個所における第2の酸化防止用シリコン窒化物層7と、
その下側の第2シリコン層6の部分を除去した。これら
の例と相補的な関係にある例を以下第12〜17図な参
照して説明する。
この例でも前例と同様Kp−形シリコンの半導体領域■
の上に絶縁層8、υ]Jちゲート銹↑ヱ体を設け、その
上に第1シリコン層壬、第1酸化防止層5、第2シリコ
ン層6および第2酸化防止層7を順次設ける。これらの
各層の成分、厚さおよびドーズb1は前述した例の場合
と同じとすることができる。なお、絶縁層3は第8〜1
1図に示した例の場合と同様に、ゲート電極を形成すべ
き個所だけに設ける。
本例では前述した例とは異なり、ゲート電極を形成すべ
き個所における層7および6を除去せずに、これらの層
をゲート電極個所にそのまま残存させる。この場合にも
層6および7の残存部分の縁部は後に形成すべきゲート
電極の縁部にほぼ一致させる。ついで層6の縁部分8を
酸化してから、シリコン窒化物層50個所における酸化
物層で覆われていない部分をエツチング処理により完全
に除去する。この際シリコン窒化物層7はその厚さが厚
いために多少エツチング除去される。ついで第1シリコ
ン層4(および層8)を経てリンイオンを注入すること
によりソースおよびドレイン領域に対する高ドープ接点
部分15および16を形成する。この場合、ゲート領域
に対応する個所の半導体領域1は層5.,6.8および
7によってマスクされる。斯くして第18図の構造のも
のが得られる。
ついで酸化縁部分8を選択的にエツチング除去した後て
第14図の構造のものを得る。第2酸化工程中には第1
5図に示すような酸化物層9およびlOを形成する。つ
いで先ずシリコン窒化物層5および7を選択的にエツチ
ング除去し、かつ第1シリコン層4の露出部分を絶縁1
−8まで下方にエツチングして除去した後に第16図に
示すような開口部】1を得る。つぎにリンイオンを注入
すること(でより低ドープソース領域およびドレイン領
域12および18を形成する。酸化物層8,9および1
0を選択的にエツチング除去した後に第8の酸化工程を
行tx、つて、酸化物層14を形成するようにする。こ
の場合、ゲート電極4Aは酸化物層14によって完全に
囲まれるのではなく、そのゲート電極4Aの上側はシリ
コン窒化物層5Vcよって覆われる。しかし、酸化物層
14を形成する前に窒化物層5をエツチングすれば、第
7および11図のゲート’<極と同様な埋込ゲート電極
構造か得られる。
ソースおよびドレイン領域には接点窓をエツチングし、
かつ金属化することによって慣例の方法で接点を形成す
ることができる。
なお、第2酸化防止層7は必ずしも設ける必要はない。
従って、第1〜7図に示した方法は層7がなくても実施
することができる。このように層7を省く場合における
製造方法を第18〜22図につき一説明するが、これら
の図は層7を省いた場合における第1〜5図のものに対
応するものである。この場合には第19図に示すように
、第1酸化工程中に第2シリコン層6の縁部分を酸化物
8に完全に変換し、このシリコン層6の残りの部分はそ
の厚さの一部分な酸化物8Aに変換する。シリコン層6
の残存部分を十分に薄くすれば、酸化物(8,8A)を
エツチング除去した後圧残存するシリコン層6の部分が
第2の酸化工程中に第21図に示すように完全に酸化物
1.0Kf換される。開口部11をエツチングしてあけ
た饅に第6および7図に示したような方法で処理工程を
終了させろ。同様に、第12〜17図に示す方法は第2
酸化BH止層7が′1′、C<ても実施することができ
る。。
このよって層7を省く場合における製造方法を第23〜
27図につき説、明するが、これらの図は層7を省いた
場合における第12〜17図のものに対応1ろ。この例
でも第1酸化工程中て第24図に示すよって縁部分8以
外の層6の残存部分の−I@Sヶ同様にして酸化物8A
に変換する。このようにして、層6の残存部分を十分て
薄くすれば、この残存シリコンiA (lの部分は第2
6図f示すように、第2の酸化工程中に完全て酸化され
る。その後間L〕部11をエツチングしてあけたfKK
IO3よび17図に示すような処理工程で製造方法を終
了させる。
第2酸化防止層7を用いない場合には、第1酸化工程を
正確に制御する必要がある。その理由(ま、シリコン層
6は縁部分8以外ではその厚さ方向の部分しか酸化され
lfいからである。これがため、第2酸化を方正層7の
利用は有利ブエこともある。
第2シリコン層6を十分に薄くすれば、例えば第1〜7
図の例において50nmよりも薄くすれば、シリコン窒
化物層7はシリコン窒化物層5と同じ厚さ、またはそれ
よりも薄くすることができる。このようにすれば、層7
は第3図の製造段にて完全にエツチング除去され、また
第2酸化工程(第4図)中に薄いシリコン層6が完全に
酸化されるようになる。ついで第5〜7図の工程と同じ
工程で製造方法を終了させることができる。これと同様
な変更は第12〜17図の例にも適用し得ること勿論で
ある。
本発明は上述した例のみ圧限定されるものではなく、幾
多の変更を加え得ること勿論である。例えば、半導体領
域1はシリコン以外の他の半導体材料で構成することも
できる。さらK、酸化防止層5および7はシリコン窒化
物の代り圧、シリコンーオギシ寧化物または他の酸化防
止材料で構成することができる。1錯5および7は必ず
しも同一材料で構成する必要はないが、同一材料で構成
しない場合にはエツチング工程数が増えることになる。
I慢4.5.6および7の厚さは各用途に応じて当業者
が適当に選定することができる。所要に応じ、ゲート誘
電体8もシリコン酸化物以外の他の拐料で構成すること
ができる。
追加のマスクを用いる場合には、領域18を形成する以
外に領域12を形成するのに他の注入ドーズを利用する
ことができる。このことは、例えばソース領域でなく、
ドレイン領域だけに比較的低ドープの延長部18を設け
る必要のある場合”に重要である。この場合には、延長
部12を領域18よりも高ドープに選定し、かつその領
域よりも厚く選定することができる。しかし、上述した
ような追加マスクを使用する場合にはその寸法を多少太
き目とする。
上述した各側ではエンハンスメント形のn−チャネA/
MOSトランジスタを形成する場合につき述べたが、す
べての導電形を反対にし、かつ例女−ばホウ素イオンの
ようなアクセプタイオンを注入することによってp−チ
ャネルトランジスタな製造することができる。さらに、
層8を形成する前にゲー)を極を形成すべき個所にnま
たはp−形チャネルを注入または波数して形成すること
により、エンハンスメント−トランジスタの代りにデプ
リーション−トランジスタを製造することができる。
また、例えば四極HO8Tまたは電荷結合デバイス(C
0T) )を形成するために、1個のゲート電極の代り
に複数個のゲート電極を形成することもできる。
【図面の簡単な説明】
第1〜7図は本発明による方法の第1例の順次の製造段
を示す断面図; 第8〜11図は第i〜7図に示す方法の変形例を示す断
面図; 第12〜17図は本発明方法のf12例のIIEi次の
製造段を示す断面図; 第18〜22図は第1〜7に示す方法σ)さらに他の変
形例を示す断面図; 第28〜27図は第8〜11図f示す方法の変形例を示
す断面図である。 1・・・半導体領域(p−形シリコン領域)2・・・表
+IJj 領域     8・・・ゲート誘電体4・・
・第1シリコン層  4A・・・ゲート電極5・・・第
1酸化防止層  6・・・第2シリコン層7・・・第2
酸化防止層  8・・・酸化縁部分9、lO・・・酸化
物層   11・・・開口部12・・・ソース領域の低
ドープ延長部13・・・ドレイン領域の低ドープ延長部
14・・・熱酸化物層 15・・・ソース領域の高ドープ接点部分16・・・ド
レイン領域の高ドープ接点部分。 匡   L     LL

Claims (1)

  1. 【特許請求の範囲】 L 第1導電形の半導体領域の表面における少なくとも
    ゲート電極を形成すべき個所に%気的絶縁層を設け、か
    つ該絶縁層上に第1シリコン層を設け、その後エツチン
    グ処理により前記第1シリコン層からゲートit極を形
    成すると共に、該ゲート電極の個所ではイオンが前記半
    導体領域[v透しないようなエネルギーでイオンを注入
    することにより前記ゲート電極の両側に第2の反対導電
    形のソースおよびドレイン領域延長部を形成し、かつ自
    己整列法で定められるゲート電極から少し離してソース
    およびドレイン領域の高ドープ接点部分を形成して絶縁
    ゲート電界効果デバイスを製造するに当り、 第1シリコン層上に少なくとも第1酸化防止層な設け、
    該第1酸化防止層上には第2シリコン層を設け、ついで
    第2シリコン層の一部を除去し、該第2シリコン層の残
    存部分の縁部が、形成すべきゲート電極の縁部とほぼ一
    致するようにし、ついで少なくとも第2シリコン層の縁
    部分を第1酸化工程にて熱酸化処理し、その後第1酸化
    肪止層の露出部分を選択的にエツチング除去し、ついで
    前記第1酸化工程にて形成した第2シリコン層の縁部に
    おける酸化縁部分をエツチング除去し、かつ露出した第
    2シリコン層の表面を第2酸化工程にて熱酸化処理1/
    一つぎに第1酸化防止層の露出部分をエツチング除去し
    、これにより露出した第1シリコン層の部分な少なくと
    も前記絶縁層まで下方にエツチング除去し、ついで斯く
    して得られた第1シリコン層における開口部を経てイオ
    ン注入によりソースおよびドレイン領域延長部を形成し
    、その後露出している酸化物層をエツチング除去し、か
    つこれにより露出したシリコンに第8の酸化工程の期間
    中に熱酸化物層を設けるようにしたことを特徴とする絶
    縁ゲート電界効果デバイスの製造方法。 2、特許請求の範囲1記載の方法において、第1酸化工
    程の期間中に第2シリコン層の縁部分を完全て酸化させ
    、第2シリコン層の残りの部分はそれらの19さの一部
    分だけを酸化し、かつ第2酸化工程の期間中に第2シリ
    コン層の残りの部分を完全に酸化させることを特徴とす
    る絶縁ゲート電界効果デバイスの製造方法。 & 特許tfi求の範囲1記載の方法において、第2シ
    リコン層に第2rn化防止層を被着し、かつ第2シリコ
    ン層の一部分を除去する前に該第2シリコン層の除去部
    分の上に位置する部分の第2酸化防止層を除去すること
    を特徴とする絶縁ゲート電界効果デバイスの製造方法。 4 嚇許梢求の範囲8記載の方法において、第1および
    第2酸化防止層を同一材料なもって構成することを特徴
    とする絶縁ゲート?li界効果デバイスの製造方法。 五 特許請求の範囲4記載の方法において、第2酸化防
    止層の厚さを第1酸化防止層の厚さよりも厚くし、かつ
    第2シリコン層の縁部分の酸化後に第1酸化防止層を完
    全て除去すると共如、これと同じエツチング工程中に第
    2酸化防止層はその厚さの一部だけを全体的に除去する
    ことを特徴とする絶縁ゲート電界効果デバイスの製造方
    法。 6、 特許請求の範囲1〜5の何れか1つに記載の方法
    において、絶縁層を実質上ゲート電極を形成すべき個所
    にだけ設けることを特徴とする絶縁ゲート電界効果デバ
    イスの製造方法。 7、 特許請求の範囲1〜6の何れが1つに記載の方法
    において、ゲート電極を形成すべき個所における第2シ
    リコン層を除去することを特徴とする絶縁ゲート電界効
    果デバイスの製造方法。 8、 特許請求の範囲7記載の方法妬おいて、第8酸化
    工程後に少なくとも第1酸化防止層の残りの部分を除去
    し、かつこれらの除去部分の下側に前記ソースおよびド
    レインの延長部と連結するようにソースおよびドレイン
    領域の高ドープ接点部分を形成することを特徴と第2シ
    リコン層の一部分を除去するのに、ゲート電極を形成す
    べき個所における第2シリコン層の部分は残存させるこ
    とを特徴とする絶縁ゲート電界効果デバイスの製造方法
    。 10、  特許請求の範囲9記載の方法において、第1
    酸化防止層をエツチング除去した後で、し、かも第2シ
    リコン層の酸化縁部分を除去する前に第1シリコン層を
    経て第1導’rtt形の半導体領域にソースおよびドレ
    イン領域の高ドープ接点部分を形成することを特徴とす
    る絶縁ゲート電界効果デバイスの製造方法。 IL  %許請求の範囲1〜1oの何れか1つ忙記載の
    方法において、少なくとも1つの酸化防止層をシリコン
    窒化物で構成することを特徴とする絶縁ゲート電界効果
    デバイスの製造方法。 1& 特許請求の範囲1〜11の何れか1つに記載の方
    法において、ソースおよびドレイン領域の延長部が異な
    るドーピング濃度を呈することを特徴とする絶縁ゲート
    君を界効果デバイスの製造方法。 1& 特許請求の範囲1−12の何れか1つに記載の方
    法において、絶縁層をシリコン酸化物をもって構成する
    ことを特徴とする絶縁ゲート電界効果デバイスの製造方
    法。 14特許請求の範囲1〜18の何れか1つに記載の方法
    において、第1導電形の半導体領域をシリコンとするこ
    とを特徴とする絶縁ゲート電界効果デバイスの製造方法
JP58120420A 1982-07-05 1983-07-04 絶縁ゲ−ト電界効果デバイスの製造方法 Pending JPS5922366A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8202686A NL8202686A (nl) 1982-07-05 1982-07-05 Werkwijze ter vervaardiging van een veldeffektinrichting met geisoleerde stuurelektrode, en inrichting vervaardigd volgens de werkwijze.
NL8202686 1982-07-05

Publications (1)

Publication Number Publication Date
JPS5922366A true JPS5922366A (ja) 1984-02-04

Family

ID=19839970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58120420A Pending JPS5922366A (ja) 1982-07-05 1983-07-04 絶縁ゲ−ト電界効果デバイスの製造方法

Country Status (6)

Country Link
US (1) US4545110A (ja)
EP (1) EP0098652B1 (ja)
JP (1) JPS5922366A (ja)
CA (1) CA1206625A (ja)
DE (1) DE3366266D1 (ja)
NL (1) NL8202686A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61140122A (ja) * 1984-12-13 1986-06-27 Mitsubishi Electric Corp 負荷時タツプ切換装置
JPH0258206A (ja) * 1988-08-23 1990-02-27 Mitsubishi Electric Corp 負荷時タップ切換装置
JP2006275124A (ja) * 2005-03-29 2006-10-12 Shinwa Sangyo Co Ltd 都市ガス用ガスコック

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8302541A (nl) * 1983-07-15 1985-02-01 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting, en halfgeleiderinrichting vervaardigd volgens de werkwijze.
NL8400224A (nl) * 1984-01-25 1985-08-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting en inrichting vervaardigd door toepassing daarvan.
NL8402223A (nl) * 1984-07-13 1986-02-03 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting en inrichting, vervaardigd door toepassing daarvan.
NL8402859A (nl) * 1984-09-18 1986-04-16 Philips Nv Werkwijze voor het vervaardigen van submicrongroeven in bijvoorbeeld halfgeleidermateriaal en met deze werkwijze verkregen inrichtingen.
FR2573919B1 (fr) * 1984-11-06 1987-07-17 Thomson Csf Procede de fabrication de grilles pour circuit integre
US4653173A (en) * 1985-03-04 1987-03-31 Signetics Corporation Method of manufacturing an insulated gate field effect device
GB2172743B (en) * 1985-03-23 1988-11-16 Stc Plc Improvements in integrated circuits
US4649629A (en) * 1985-07-29 1987-03-17 Thomson Components - Mostek Corp. Method of late programming a read only memory
NL8700640A (nl) * 1987-03-18 1988-10-17 Philips Nv Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.
JPS63262873A (ja) * 1987-04-21 1988-10-31 Fuji Xerox Co Ltd 半導体装置
GB2215515A (en) * 1988-03-14 1989-09-20 Philips Electronic Associated A lateral insulated gate field effect transistor and a method of manufacture
EP0452720A3 (en) * 1990-04-02 1994-10-26 Nat Semiconductor Corp A semiconductor structure and method of its manufacture
US5039621A (en) * 1990-06-08 1991-08-13 Texas Instruments Incorporated Semiconductor over insulator mesa and method of forming the same
DE69505348T2 (de) * 1995-02-21 1999-03-11 St Microelectronics Srl Hochspannungs-MOSFET mit Feldplatten-Elektrode und Verfahren zur Herstellung
US5888873A (en) * 1996-11-06 1999-03-30 Advanced Micro Devices, Inc. Method of manufacturing short channel MOS devices
US6525340B2 (en) * 2001-06-04 2003-02-25 International Business Machines Corporation Semiconductor device with junction isolation
US7166867B2 (en) 2003-12-05 2007-01-23 International Rectifier Corporation III-nitride device with improved layout geometry

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5284981A (en) * 1976-01-06 1977-07-14 Mitsubishi Electric Corp Production of insulated gate type semiconductor device
JPS54140483A (en) * 1978-04-21 1979-10-31 Nec Corp Semiconductor device
US4173818A (en) * 1978-05-30 1979-11-13 International Business Machines Corporation Method for fabricating transistor structures having very short effective channels
JPS5621372A (en) * 1979-07-31 1981-02-27 Fujitsu Ltd Manufacture of semiconductor device
NL187328C (nl) * 1980-12-23 1991-08-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
US4419809A (en) * 1981-12-30 1983-12-13 International Business Machines Corporation Fabrication process of sub-micrometer channel length MOSFETs

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61140122A (ja) * 1984-12-13 1986-06-27 Mitsubishi Electric Corp 負荷時タツプ切換装置
JPH0258206A (ja) * 1988-08-23 1990-02-27 Mitsubishi Electric Corp 負荷時タップ切換装置
JP2006275124A (ja) * 2005-03-29 2006-10-12 Shinwa Sangyo Co Ltd 都市ガス用ガスコック

Also Published As

Publication number Publication date
US4545110A (en) 1985-10-08
DE3366266D1 (en) 1986-10-23
EP0098652B1 (en) 1986-09-17
EP0098652A3 (en) 1984-02-22
EP0098652A2 (en) 1984-01-18
NL8202686A (nl) 1984-02-01
CA1206625A (en) 1986-06-24

Similar Documents

Publication Publication Date Title
JPS5922366A (ja) 絶縁ゲ−ト電界効果デバイスの製造方法
US5384279A (en) Method of manufacturing a semiconductor device comprising a silicon body in which semiconductor regions are formed by ion implantations
US6518623B1 (en) Semiconductor device having a buried-channel MOS structure
KR940011480B1 (ko) 반도체장치
KR970011744B1 (ko) 상보형 반도체장치 및 그 제조방법
US6117738A (en) Method for fabricating a high-bias semiconductor device
US5565369A (en) Method of making retarded DDD (double diffused drain) device structure
US6025628A (en) High breakdown voltage twin well device with source/drain regions widely spaced from fox regions
JPH02112273A (ja) Cmos集積回路及びその製造方法
JPS6152577B2 (ja)
JP2001308321A (ja) 半導体装置とその製造方法
JPH04239760A (ja) 半導体装置の製造法
KR970053087A (ko) 반도체 소자의 트랜지스터 제조방법
JPH0244154B2 (ja)
JPH11284178A (ja) 絶縁ゲートトランジスタ及びその製造方法並びに半導体集積回路装置
US5817564A (en) Double diffused MOS device and method
JPS62262462A (ja) 半導体装置
JP3063051B2 (ja) 半導体装置の製造方法
JPH0434942A (ja) 半導体装置の製造方法
KR0167664B1 (ko) 반도체소자 제조방법
JPH0428236A (ja) 半導体装置の製造方法
JPS63142866A (ja) 絶縁ゲ−ト電界効果トランジスタの製造方法
JPS5856450A (ja) 相補型mos半導体装置
JPS596580A (ja) 半導体装置
KR100200881B1 (ko) 고전압 반도체 소자 및 그의 제조방법