DE1639364A1 - Integrierte Halbleiterschaltung - Google Patents

Integrierte Halbleiterschaltung

Info

Publication number
DE1639364A1
DE1639364A1 DE19681639364 DE1639364A DE1639364A1 DE 1639364 A1 DE1639364 A1 DE 1639364A1 DE 19681639364 DE19681639364 DE 19681639364 DE 1639364 A DE1639364 A DE 1639364A DE 1639364 A1 DE1639364 A1 DE 1639364A1
Authority
DE
Germany
Prior art keywords
layer
substrate
grooves
islands
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19681639364
Other languages
English (en)
Inventor
Jean-Claude Frouin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1639364A1 publication Critical patent/DE1639364A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—Dc amplifiers in which all stages are dc-coupled
    • H03F3/343—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only
    • H03F3/347—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/036—Diffusion, nonselective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline

Description

(K 32 296 Vlllc/21g) , .
Bf.V.Philipsi'Gloeilampenfabrieken, Eindhoven/Holland.
"Integrierte Halbleiterschaltung"*
Die Erfindung "betrifft eine integrierte Halbleitervorrichtung mit einem Substrat, auf das eine epitaxiale Schicht aufge " bracht ist, .die mit dem Substrat einen isolierenden p-n-Übergang bildet, wobei die epitaxiale Schicht in voneinander isolierte Inseln"geteilt ist, in denen Halbleiterschaltelemente . angebracht sind. Die Inseln in der epitaxialen Schicht sind ■ gewöhnlich durch "diffundierte Isolierzonen gegenseitig iso-. liert, die vom gleichen leitungstyp sind wie das Substrat und sich über die ganze Stärke der Isolierschicht erstrecken.
Eine solche Isolierung durch örtliche Diffusion geht, aber mit vielen Nachteilen einher, besonders hinsichtlich der ge- * genseitigen Isolierung der Inseln, Diese Isolierung hat Nachteile, denn an der Stelle des Übergangs können unerwünschte f Effekte auftreten, wie Leckströme und Haumladungskapazitäten. Die dem Substrat zugeführte Polarisationsspannung muß be-. schränkt werden, damit nicht die Durchschlagspannung erreicht wird. Weiterhin muß die Diffusion zur Erhaltung der Isolierzonen ausreichend tief sein, um das Substrat zu erreichen, was meist eine besonders lange Diffusionszeit beansprucht, wobei eine unerwünschte Diffusion von Verunreinigungen in eine epitaxiale Schicht oder aus ihr heraus auftreten kann.
Die Verunreinigungenkonzentrationen, wenigstens die Oberflä-
PHK- 2673 NeUQ Unterlagen (Art. 7 f l Abs. 2 Nr. I Sate 3 des Xnderunosgea. v. 4.9.19β7ί
Br/8 t09809/0S62 >
chenkonzentration, einer diffundierten Isolierzone ist gewöhnlich größer als die Verunreinigungenkonzentration in dem Substrat und den Inseln. Dadurch ist die Durchschlagspannung des p-n-Übergangs zwischen einer Insel und. einer Isolierzone kleiner als die des p-n-Übergangs zwischen einer Insel und dem Substrat, was oft. unerwünscht ist. Weiterhin ist die Stör-' • kapazität zwischen einer Insel und einer Isolierzone oft unerwünscht groß infolge der hohen Verunreinigungenkonzentration der Isolierzone. ·
Man kann die 6^ffundierten Isolierzonen durch Nuten ersetzen. Dies ergibt eine, höhere Durchschlagspannung, da diese dann durch die Durchschlagspannung des p-n-Übergangs zwischen einer Insel und dem Substrat bedingt wird. Weiter werden z.B. die Störkapazitäten herabgesetzt. Solche Nuten erschweren aber das Anbringen von leitenden Verbindungen zwischen in den Inseln angebrachten Schaltelementen. Außerdem treten die p-n-Übergänge zwischen den Inseln und. dem Substrat an der freiliegenden Oberfläche der.Nutenwände auf, was unerwünscht ist.
Die Erfindung bezweckt, die erwähnten Nachteile zu vermeiden.
Der Erfindung liegt unter anderem die Erkenntnis zugrunde, daß dies möglich ist durch Füllung der Nuten mit einem Isoliermaterial, wobei dieses Material einen Ausdehnungskoeffizient · nahezu gleich dem der Inseln aufweist. Der Erfindung liegt auch die Erkenntnis zugrunde, daß polykristallines Halbleiterma-terial .die günstigsten Möglichkeiten bietet.
Nach der.Erfindung weist eine integrierte Halbleitervorrichtung der eingangs erwähnten Art das Kennzeichen auf, daß die epitaxiale Schicht durch sich von der freien Oberfläche dieser Schicht her erstreckende Nuten, die einen p-n-Übergang zwischen dieser Schicht und dem Substrat durchschneiden, in Inseln geteilt ist, daß,die Nuten mit einem polykristallinen
109809/0562
.Halbleitermaterial gefüllt sind, und daß die Inseln und die gefüllten Nuten mit einer Isolierschicht bedeckt sind, auf de. leitende Spuren angebracht sind, die durch Öffnungen in der Isolierschicht mit den Schaltelementen verbunden sind.
Die bei einer Vorrichtung nach der Erfindung durch die Verwendung von Nuten und die Verwendung von Isolierzonen gebotenen Möglichkeiten werden auf besonders günstige Weise kombiniert.
Es ist einleuchtend, daß das polykristalline Halbleitermaterial vorzugsweise aus dem gleichen Halbleiter besteht, wie das Substrat. .
Bemerkt wird, daß integrierte Halbleitervorrichtungen bekannt sind, .bei denen die Inseln völlig in Isoliermaterial eingebettet sind. Diese Vorrichtungen weisen eine ausgezeichnete Isolation zwischen den Inseln auf, haben aber einen sehr hohen Selbstkostenpreis. .
Die Nuten-wände sind vorzugsweise mit einer Isolierschicht, z.B. aus Siliziumoxyd, bedeckt. Das polykristalline Halbleitermaterial braucht dann nicht solchen hohen Isolationsforderungen zu entsprechen und dient nur noch als Füllmitteln
Die Vorteile der Vorrichtung nach der Erfindung sind ,sofort ä erkennbar, wenn diese Vorrichtung mit den bekannten Vorrichtungen verglichen wird. Die Isolierung .der Inseln hat sehr gute Eigenschaften, die Durchschlagspannung ist hoch und die Kapazität niedrig. Diese Eigenschaften können von der Stärke und -vom spezifischen Widerstand der.Isolierschicht abhängen, welche die Wände der Nut bedeckt, und es ist eine einfache Aufgabe, ein Isoliermaterial zu wählen und diesem eine Stärke zu geben,· die in dieser Hinsicht vollständig befriedigend ist.
Eine wichtige Ausführungsform weist das Kennzeichen auf, daß die leitenden Spuren Kontaktstellen in Form von Verbreiterun-
109aO9/05B2 - 4 _
gen aufweisen und wenigstens diese Kontaktstellen völlig oberhalb der gefüllten Nuten liegen. · ·-
Letzterer Umstand bietet verschiedene Vorteile. Einerseits-. *2s*" . lassen sich .leichter breite Nuten als schmale Nuten füllen ?-: und andererseits kann die Randzone, als "tote Zone" bezeichnet, die gewöhnlich um Jede integrierte Schaltereinheit herum angebracht wird und oberhalb der sich die Kontakte für äußere Verbindungen befinden, beträchtlich verkleintert werden. In sehr vielen Fällen ist außerdem ein einfacheres Leitermuster möglich. "" : ' ■
Die Erfindung wird anhand der beiliegenden Zeichnungen näher' erläutert. Es zeigen
Pig. 1 einen Schnitt durch einen Teil einer Halbleitervorrichtung nach der Erfindung; .
Pig. 2 das Schaltbild eines ersten Beispiels einer zu integrierenden Schaltung»
Pig. 3 die Draufsicht der Schaltung nach Pig. 2 in einer integrierten Form nach der Erfindung;
Pig. 4 einen Schnitt durch die selbe Schaltung gemäß der Linie IV-IV der.Pig, J; \ "
Pig. 5 das Schaltbild eines zweiten Beispiels einer zu integrierenden Schaltung;
Pig. 6 eine Draufsicht der Schaltung nach Pig. 5 in einer integrierten Porm nach der Erfindung;
Fig. 7 einen Schnitt durch die aelbe Schaltung gemäß der
- 5 -109809/0562
- sr -
Linie VII-VII der £'±g. 6;
Pig. 8a bis 8e in einem Schnitt gemäß der linie IV-IV der Pig. 3 in verschiedenen Phasen der Herstellung der integrierten Schaltung nach Pig. 3.
Die Vorrichtung nach Pig. 1 besitzt ein Substrat S, auf dem eine epitaxiale Schicht P gebildet ist, dessen Leitungstyp von demjenigen des Substrats abweicht, so daß sich ein p-n-Übergang
• J ergibt. Die Vorrichtung weist Nuten G auf, die sich bis in
das Substrat S erstrecken. Mehrere Inseln K1, K2, K3 sind auf , diese Weise durch die Nuten begrenzt. Die Innenfläche der * Nuten ist mit einer Isolierschicht 11 bedeckt und die Nuten sind mit polykristallinem Halbleitermaterial H aufgefüllt, so daß wieder eine flache Oberfläche M entstanden ist. Auf diese Oberfläche wurde eine Isolierschicht 12, z.B.. aus .Silizium-"
• oxyd , aufgebracht.
Die Inseln K sind durch die Obergänge. J und durch die gefüllten Nuten Cr voneinander isoliert,, deren Art und Stärke leicht derart . wählbar sind, daß eine ausgezeichnete seitliche Isolierung erhalten wird. - ' ■ .■■*.„
Nachstehend werden zwei Beispiele von integrierten Schaltungen |
beschrieben, die dazu bestimmt sind, zwei besondere- Ausführungs-' formen der Erfindung zu illustrieren, sowie die Verfahren zur
Herstellung dieser Schaltungen. Das erste Beispiel ist ein Hoch-. frequenz-Breitbandverstärker 5 und das zweite Beispiel ist eine integrierte lineare Niederfrequenzschaltung hoher Leistung, die einen Spannungsregler bildet. .
Der Verstärker, dessen Schaltbild in Pig. 2 dargestellt.ist, beeitzt zwei !Transistoren 3P1 und T2 des npn-Typs. Die Basiselektrode von Φ1 ist mit einer Eingangeklemme a verbunden und
109809/0562
durch eine Widerstandsbrücke R1, R2 polarisiert, die zwischen einer Speiseklemme a und einer Erdungsklemme ΐ> eingeschaltet ist. Die Emitterelektrode und die Kollektorelektrode von T1 sind mit Erde bzw. mit der Emitterelektrode von T2 verbunden. Die Kollektorelektrode des letzteren ist einerseits über einen Widerstand R3 mit der Klemme _d und andererseits mit einer Ausgangsklemme _c verbunden, während seine Basiselektrode einerseits über einen Widerstand R. mit der Klemme jl verbunden und andererseits über in Reihe geschaltete Dioden D1, D2 und D3 an Erde liegt.
Fig. 3 und 4 I treffen eine Draufsicht bzw. einen im Schnitt durch die integrierte Schaltung, wobei die strichpunktierten Linien 21 die Stelle angeben, an der die Schaltung nach ihrer Fertigstellung von einer größeren Platte abgeschnitten werden
kann. ' / - '
Die verschiedenen Elemente einer Schaltung werden über sechs Inseln verteilt. In Fig. 3 sind durch dicke Liniendie Grenzen dieser Inseln angedeutet; die drei den Dioden D1, D2, D3 entsprechenden Inseln, die beiden den Transistoren T1 und T2- entsprechenden Inseln und eine Insel 20, welche die vier Widerstände R1, R2, R3 und R4 vereinigt. In dieser Draufsicht sind die den Klemmen &, b, £ und d entsprechende Kontaktflächen ersichtlich. Diese Kontaktflächen sind durch leitende Spuren, z.B. 16, verlängert, die gleichzeitig mit den Flächen niedergeschlagen wurden, als auch die leitenden Spuren zwischen den Elementen, z.B. 22, und den Elektroden, z.B. 17. Die Kontaktflächen und die Spuren sind deutlichkeitshalber in Fig. 3 schraffiert dargestellt. ■ ." .
Im Schnitt nach Fig. A ist mit 10 das Substrat und mit 11 eine epitaxiale Schicht bezeichnet, deren Leitungstyp demjenigen.des Substrats entgegengesetzt ist, worauf sich ein isolierender
109809/0562
Übergang 7 ergibt.
Bei der dargestellten Ausführungsform bestellt das Substrat 10 aus monokristallinem Silizium des p-Typs und die - epitaxiale Schicht 11 aus monokristallinem Silizium des η-Typs. Die Inseln sind durch Nuten 9 getrennt, die mit einer Isolierschicht 19" aus Siliziumoxyd bedeckt und mit polykristallinem Silizium 18 ausgefüllt sind.
Die Zonen 14 sind Zonen mit einem dem. Leitungstyp der Schicht entgegengesetzten Leitungstyp und sind durch Diffusion einer geeigneten Verunreinigung erhalten, und die Zonen 15 sind Zonen mit einem niedrigen spezifischen Widerstand und einem dem I
Leitungstyp der Zonen 14-entgegengesetzten Leitungstyp und sind durch Diffusion einer geeigneten Verunreinigung erhalten. In diesem Beispiel sind die.Zonen 14 vom p-Typ und enthalten Bor als Verunreinigung und die Zonen 15 sind vom n+Typ und enthalten Phosphor als Verunreinigung, während die Transistoren T1 und T2 vom npn-Typ sind. Der Transistor T2 hat z.B. eine' Basiselektrode B2. des p-Typs (Zone 14a der Pigl 4), eine Kollektorelek-
des
trode/C2 η-Typs und eine Emitterelektrode E2 des η-Typs (Zone .11a
bzw. Zone 15 der Pig. 4). ·
Die Dioden D1, D2, D5, sind in Wirklichkeit npn-Transistoren, deren Kollektorelektrode und Basiselektrode kurzgeschlossen. | sind und mit einem ähnlichen Aufbau wie T1 und T2. Die Widerstände RI, R2, R3, R4; bestehen aus diffundierten Streifen des p-Typs (Zonen 14b der Pig. 4).
Die Oberfläche 5 ist mit einer Isolierschicht 6 aus z.B. Siliziumoxyd bedeckt, in der Fenster für elektrische Verbindungen mit Halbleiterzonen geformt sind.
Die Inseln des Substrats 10 sind durch einen prtn-Übergang 7
■ . _ ■ . .. ': ' - 8 109809/056 2
.-■■·■■ - #8 -
isoliert und sind durch die Hüten 18 voneinander isoliert, wobei die Schichten 1.9 und 6 Siliziumoxydschichten sind.
Die Stärke des Substrats beträgt 160 /um und die der Schicht beträgt' 10 /um. Die Nuten 13 und 18 haben dann eine Gesamttiefe von 15 /üin und erstrecken sich bis in das Substrat 10, während die Isolierschichten 12 und 19 aus Siliziumoxyd eine Stärke von etwa 1 /um haben. Die Schicht 6 kann eine Stärke von gleicher Größenordnung haben oder stärker sein, da diese wenigstens örtlich die Resultante einer Reihe von Oxydationen ist, wie es nachstehend erklärt werden wird. Die diffundierten Zonen 14 haben z.B. eine Stärke von 3 /um und die diffundierten Zonen 15 eine Stärke von z.B. 2 /um. Die auf der Oxyetschicht 6 angebrachten Metallspuren sind aufgedampfte Aluminiumschichten mit einer Stärke von etwa 0,8 /um.
Der Spannungsregler, dessen Schema in Mg. 5 dargestellt ist, besteht aus drei Transistoren T3, T4 und T5 des npn-Typs. Die Kollektorelektrode des Transistors T3 ist mit einer Eingangsklemme j2 und mit der Kollektorelektrode des Transistors T4 verbunden, dessen Emitterelektrode mit der geregelte Spannung führenden Ausgangskiemme £ verbunden ist; Die Emitterelektrode von T3 ist mit der Basiselektrode von T4 verbunden, während die Basiselektrode von T3 einerseits mit einer Klemme f und andererseits mit der Kollektorelektrode von T5 verbunden ist. Ein Widerstand R liegt parallel mit den Klemmen _e und f, während die Basiselektrode von T5 mit einer Differenzspannung führenden Klemme h und dessen Emitterelektrode über eine gegensinnig .geschaltete Diode D mit einer an Erde gelegten " Klemme i. verbunden ist.
Fig. 6 und 7-betreffen die Draufsicht bzw. den Schnitt durch die nach der Erfindung integrierte Schaltung nach Fig. 5. Die strichpunktierten Linien 41 deuten die Stelle an,' an der die Schältung nach ihrer Fertigstellung von einer größeren Platte
- 9 10980.9/0562
' abgeschnitten werden kann,'
• Die verschiedenen Schaltelemente sind über drei voneinander isolierte Inseln verteilt. In iigl 6 sind durch dicke Linien die Grenzen dieser Inseln angedeutet; eine entspricht der Mode D, eine zweite entspricht dem TransistorT5, und die dritte vereinigt den Widerstand R und die Transistoren T 3· und T4. Man findet in dieser Draufsicht die Kontaktflächen zurück, die den Klemmen e, f, g, h und f entsprechen. Diese Kontaktflächen setzen sich fort in Spuren, unter anderem der Spur 36. Diese Spuren mit ihren Kontaktflächen in Form von Verbreiterungen sind deutlichkeitshalber schraffiert dargestellt.
Im Schnitt nach Pig... 7 ist mit 30 das Substrat und mit 31a eine erste epitaxiale Schicht bezeichnet, die einen dem Lei-' tungstyp des Substrats entgegengesetzten Leitungstyp aufweist, sowie einen niedrigen spezifischen Widerstand hat. Diese · Schicht wird als "begrabene Schicht" bezeichnet und ist besonders dazu bestimmt, den Reihenwidefstand der Kollektorelektroden der Transistoren zu verringern. Mit 31b ist einezweite epitaxiale Schicht bezeichnet,die gleichfalls einen dem Lei* tungstyp des Substrats entgegengesetzten-Leitungstyp aufweist·
Die Zonen 34 sind von einer dritten gleichfalls epitaxial niedergeschlagenen Schicht verbliebene Teilef Äer Jjeitung%-vtyp dieser.Teile ist demjenigen der Schicht 3tb entgegengesetzt. Die Zonen 31c sind diffundierte Zonm mit. dem gleiche» Leitungetyp Wie die Schicht 31b, die alcii Über die ganze Stärke der oberen epitaxialen Schicht erstrecken, wodurch die erwähnten TeIXe 34 .verbleiben^ die die Biusieeleletrodeti der Traftsietoren T3» T4f T5," den Wideretand R und eine Zone der Diode D
Die Zonen 35 sind diffundierte Zonen mit einem dem Leitungstyp der Inseln 54 entgegengesetzten Leitungstyp und einem geringen
- 10 1098 0 9/0582
spezifischen .Widerstand, welche die Emitterelektroden der Transistoren und die Kontaktzonen der Kollektorelektroden derselben Transistoren bilden.
Das Substrat 30 besteht aus monokristallinem Silizium des p-Typs, die Schicht 31 des n+Typs, die Schicht 34b des n-Typs, die Schicht 34 des p-Typs und die diffundierten Zonen 35 des n+Typs; die Transistoren sind vom npn-Typ.
Die Inseln.sind gegenseitig durch Nuten 29 getrennt, mit einer , Isolierschicht 39 aus Siliziumoxyd bedeckt und mit polykristallinem Silizium 38 gefüllt.
In Pig. 7 sind der Transistor T4,. der Widerstand R und die Diode D im Schnitt dargestellt. Die Diode D hat den gleichen Aufbau wie die Transistoren und besteht aus einem npn-Transistor, dessen Kollektorelektrode und Basiselektrode kurzgeschlossen sind. '-
Die Oberfläche 25 ist mit einer Isolierschicht 26, z.B. ais Siliziumoxyd, bedeckt, in der Fenster für die elektrischen Verbindungen mit Halbleiterzonen geformt und auf der unter, anderem leitende Spuren 36 oder 42 niedergeschlagen sind, ,
Das Substrat ist ein Viereck mit Seiten von je 1 mm..- Die Stärke des Substrate beträgt 150 /um> die der Schichten 3ia, 5tb und 34 beträgt 5 yuflrbsw. 4 yum bzw. 5 yum. Die Tiefe der Iioliernuten beträgt dann 20 /um, wodurch diese Nuten bis in das Substrat .30 reichen, und die Isolierschicht besteht aus Siliziumoxyd von etwa 1? /um. Die Schicht 26 hat eine Stärke von gleicher Größenordnung oder kann stärker sein, da sie wenigstens Örtlich die Resultante einer Reihe von Oxydationen ist, die während der Herstellung auftreten. Die diffundierten Zonen 35 haben eine Tiefe von je 2 yum und die leitenden Spuren mit Kontaktstellen,J die aus aufgedampftem Aluminium bestehen, haben eine Stärke von wenigstens 0,8 yum. :
109800/0562 > " -
.Die Vorrichtung nach Pig..3 und 4 kann wie folgt hergestellt werden: Auf einer p-Typ monokristallinen Siliziumplatte 10 (siehe Fig. 8a bis 8e), deren Stärke etwa 160" /um beträgt und die als Substrat dienen muß, wird auf übliche V/eise eine Siliziumschicht 11 des η-Typs epitaxial niedergeschlagen, bis eine Stärke von 10 /um erreicht ist. ·
Der nächste Vorgang besteht aus dem Anbringen der Hüten 9 (Pig. 8b), die bis in das Substrat 10 reichen müssen und dann eine Tiefe von etwa '15 /um haben. Die Nuten werden dadurch gebildet, daß auf·die übliche V/eise unter Anwendung einer ,Photoreservierungstechnik geätzt wird. Die angebrachten Nuten trennen die Inseln 11a, 11b, 11ß voneinander. Nach dem Pormieren der Nuten v/erden" ihre Wände mit einer Isolierschicht 12-19, im vorliegenden Beispiel.vorzugsweise als· Siliziumoxyd, bedeckt, wozu eine übliche Technik verwendet werden kann. Anschließend werden die Nuten mit polykristallinem.Halbleitermaterial gefüllt, das in Ißhormischer Hinsicht dem Substrat entspricht. Im Falle eines Substrats aus monokristallinem Silizium wählt man vorzugsweise polykristallines Silizium.
Die Platte ist, nach dem vorhergehenden Bearbeitungen, in · Fig. 8b dargestellt, in der die mit Silizium gefüllten Nuten mit 18 und 13 bezeichnet sind, während die Schicht 43 ,während des Füllvorgangs der Nuten niedergeschlagen wurde. Die Stärke dieser Schicht kann sich änderny je nachcdera zum Niederschlagen des Siliziums verwendeten Verfahren; die Schicht kann z„B. etwa 20 /um stark sein.
Der nächste Vorgang besteht aus dem Entfernen der Schicht 43 durch eine Schleifbearbeitung, damit eine fläche Oberfläche entsteht. Diese Sohleifbearbeitung wird fortgesetzt, bis die Oberflächen 5 der Inseln exponiert sind. Anschließend wird eine dünne Schicht 44 aufgebrächt (Fig. 8c), die während der Diffusionsbearbeitungen zur Erzielung von Zonen von Schaltelementen
-12-109809/0562
als Maske dienen muß. Vorzugsweise wird eine dünne Schicht 44 aus Siliziumoxyd durch Oxydation aufgebracht. Die Schicht 44 hat z.B. eine Stärke von 0,4 /um. Nach dem Aufbringen der Schicht "44 entspricht die Platte, der Pig. 8c.
Die nächsten Bearbeitungen bezwecken die Bildung von Zonen aktiver und passiver Elemente der Schaltung. Die Widerstände werden durch örtliche Diffusion von Verunreinigungen des p-Typs hergestellt, genau wie die Basiselektroden der Transistoren.
Die Zonen 14 werden durch die Eindiffusion von Bor durch in der Schicht 44 geformte Fenster auf übliche Weise hergestellt (siehe Fig. 8d). Die Zonen 14 haben eine Stärke von etwa 3 /am. V.'ährend der Bordiffusion bildet sich eine neue Oxydschicht 45 mit einer Stärke von etwa 0,4 yum. Die Zonen 14d und 14c gehören zu den Widerständen R1 und R2, die in Fig. 3 in Draufsicht dargestellt sind, die Zone 14a ist die Basiszone des Transistors T2 und die Zone 14d ist die Basiszone des Transistors, auf dem die Diode D2 aufgebaut wird.
Anschließend werden auf übliche Weise durch die Eindiffusion von Phosphor etwa bis auf eine Tiefe von 2 /um die n-Typ Emitterelektroden der Transistoren und die η-Typ Kontaktzonen der Kollektorelektroden gebildet, wobei.sich eine neue Siliziumoxydschicht .46 mit einer Stärke von etwa 0,3 /um bildet. Das Ergebnis ist in Fig. 8e dargestellt. Die Zone 15a ist die Emitterzone des Transistors T2 und die Zone 15b ist die. Kontaktzone des Kollektors desselben Transistors, die Zone 15d ist die Emitterzone des Transistors, aus dem die Diode D2 aufgebaut wird, und die Zone 15c ist. die Kontaktzone des Kollektors dieses'Transistors.
Anschließend werden auf übliche Weise die in Fig. 3 schraffiert
. ■ . - 13'-
10980 9/05 62
BAD ORJGWAL
dargestellten leitungen Spuren mit ihren. Kontaktstellen a bis el .gebildet. Die Spuren und die Kontaktstellen bestehen aus Aluminium.
Nach allen diesen Bearbeitungen entspricht die Platte der Pig. 4, in der die Oxydschicht 6 deutlichkeitshalber mit gleich bleibender Stärke dargestellt ist, während die Verhältnisse der Ausmaße in den verschiedenen Figuren nicht eingehalten sind.
Die verschiedenen auf- einer Platte hergestellten Schaltungen werden gemäß den Linien 21 voneinander getrennt.
Die Halbleitervorrichtung nach Fig., .6 und 7 kann auf ähnliche Weise hergestellt werden. Ausgehend Ton einer Platte aus p-Typ monokristallinem Silizium mit einer Stärke von etwa, 150 /um
■ bildet man· einen ersten epitaxialen Niederschlag des n+Typs
(Behiehf 31 a la Kg· 7), dea? al§ Ixsigrabtag. Senieht ._d#? gölle'k*» torelektroden der·Transistoren dienen wird, dann einen zweiten epitaxialen Niederschlag des η-Typs, der die Kollektorelektro-i· . den bildet (Schicht 31b), dann einen dritten epitaxialen Niederschlag des p-Typs, zu dem die Teile 54 gehören. *
■ Nach diesem Niederschlag werden die Isoliernuten geformt, ihre | Oberflächen mit einer Isoliersehicht bedeckt ujid, dann die . Nuten gefüllt* Anschließend werden eine Schleifbearbeitung und eine Oxydation durchgeführt, wobei alle diese Bearbeitungen auf gleiche Weise wie im vorhergehenden Beispiel erfolgen.
Nach dem Anbringen von Fenstern in der oxydierten Schicht wird eine η-Typ Verunreinigung in der epitaxialen Schicht 31b diffundiert, so daß p-Typ Teile 34 der epitaxialen Oberflächen- ■ schicht verbleiben, die den Widerstand R und die Basiselektroden dtr Transistoren bilden. -
109809/0562
Eine zweite Diffusion wird anschließend auf die im Vorgehenden beschriebene.· Weise durchgeführt zum Bilden der Emitterelek- " troden der Transistoren und der Kontaktzonen der Kollektorelektroden, worauf die leitenden Spuren mit ihren Kontaktstellen j[ bis _i angebracht werden.
Es ist einleuchtend, daß die vorliegende Erfindung weder auf Siliziumsubstrate, noch auf Isolierung durch eine SiO2-Schicht, noch auf das Pullen der Isoliernuten mit Silizium beschränkt ist. Die Erfindung betrifft auch andere Halbleiter, z.B. Gallium, Arsenikum, Germanium usw. und andere Isolierschichten, z.B. Nitride. ' . ·
iATENTANSPRÜCHE;
-15 -.
109803/0562

Claims (5)

PATENTANSPRÜCHE:
1. Integrierte Halbleitervorrichtung mit einem Substrat, auf das eine epitaxiale Schicht aufgebracht ist, die mit dem Substrat einen isolierenden p-n-tibergang bildet, wobei die epitaxiale Schicht in voneinander isolierte Inseln geteilt ist, in denen Halbleiterschaltelemente angebracht sind* dadurch gekennzeichnet, daß die epitaxiale Schicht durch sich von der freien Oberfläche dieser Schicht her erstreckende Hüten, die einen p-n-Übergang zwischen dieser Schicht und dem Substrat durch-
'. schneiden, in Inseln geteilt ist, daß die Nuten mit einem poly-"' kristallinen Halbleitermaterial.gefüllt sind, und daß die In- I sein und die gefüllten Hüten mit einer Isolierschicht bedeckt sind, auf der leitende Spuren angebracht sind, die durch Öffnungen in der Isolierschicht mit den Schaltelementen verbunden sind.
2. Integrierte Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das polykristalline Halbleitermaterial aus dem gleichen Halbleiter besteht wie das Substrat* .--
3. Integrierte Halbleitervorrichtung nach^Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Wände der mit polykristallinen! Halbleitermaterial gefüllten Nuten mit einer Isolierschicht f bedeckt sind. ·,-'-■
4. Integrierte Halbleitervorrichtung nach Anspruch 3Ί dadurch gekennzeichnet, daß die Isolierschicht aus Siliziumoxyd und.-das polykristalline Halbleitermaterial aus Silizium besteht.
5. Integrierte Halbleitervorrichtung nach einem oder mehreren der . vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die lei-. tend en Spuren Kontakt st oll en in 3?orm von Verbreiterungen auf-
- , weisen und wenigstens diese Kontaktstellen völlig oberhalb der gefüllten Nuten liegen.
Neue Unterlagen (Art 7 SI Ab3.2 Nr. Τ Satz 3 des Änderungsges. v. 4.9.1967)
109809/0562
BAD ORIGINAL .
DE19681639364 1967-03-16 1968-03-15 Integrierte Halbleiterschaltung Pending DE1639364A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR99074A FR1527898A (fr) 1967-03-16 1967-03-16 Agencement de dispositifs semi-conducteurs portés par un support commun et son procédé de fabrication

Publications (1)

Publication Number Publication Date
DE1639364A1 true DE1639364A1 (de) 1971-02-25

Family

ID=8627031

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19681639364 Pending DE1639364A1 (de) 1967-03-16 1968-03-15 Integrierte Halbleiterschaltung

Country Status (8)

Country Link
US (1) US3500139A (de)
BE (1) BE712370A (de)
CH (1) CH466873A (de)
DE (1) DE1639364A1 (de)
ES (1) ES351652A1 (de)
FR (1) FR1527898A (de)
GB (1) GB1214203A (de)
NL (1) NL6803688A (de)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696402A (en) * 1965-09-28 1997-12-09 Li; Chou H. Integrated circuit device
US7038290B1 (en) 1965-09-28 2006-05-02 Li Chou H Integrated circuit device
US4946800A (en) * 1965-09-28 1990-08-07 Li Chou H Method for making solid-state device utilizing isolation grooves
US6849918B1 (en) * 1965-09-28 2005-02-01 Chou H. Li Miniaturized dielectrically isolated solid state device
US6979877B1 (en) * 1965-09-28 2005-12-27 Li Chou H Solid-state device
US3894893A (en) * 1968-03-30 1975-07-15 Kyodo Denshi Gijyutsu Kk Method for the production of monocrystal-polycrystal semiconductor devices
US3753803A (en) * 1968-12-06 1973-08-21 Hitachi Ltd Method of dividing semiconductor layer into a plurality of isolated regions
FR2080849A6 (de) * 1970-02-06 1971-11-26 Radiotechnique Compelec
DE2106540A1 (de) * 1970-02-13 1971-08-19 Texas Instruments Inc Halbleiterschaltung und Verfahren zu ihrer Herstellung
NL169936C (nl) * 1970-07-10 1982-09-01 Philips Nv Halfgeleiderinrichting omvattende een halfgeleiderlichaam met een althans ten dele in het halfgeleiderlichaam verzonken oxydepatroon.
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
NL166156C (nl) * 1971-05-22 1981-06-15 Philips Nv Halfgeleiderinrichting bevattende ten minste een op een halfgeleidersubstraatlichaam aangebrachte halfge- leiderlaag met ten minste een isolatiezone, welke een in de halfgeleiderlaag verzonken isolatielaag uit door plaatselijke thermische oxydatie van het half- geleidermateriaal van de halfgeleiderlaag gevormd isolerend materiaal bevat en een werkwijze voor het vervaardigen daarvan.
US3912556A (en) * 1971-10-27 1975-10-14 Motorola Inc Method of fabricating a scannable light emitting diode array
US3859127A (en) * 1972-01-24 1975-01-07 Motorola Inc Method and material for passivating the junctions of mesa type semiconductor devices
US3772577A (en) * 1972-02-10 1973-11-13 Texas Instruments Inc Guard ring mesa construction for low and high voltage npn and pnp transistors and diodes and method of making same
SE361232B (de) * 1972-11-09 1973-10-22 Ericsson Telefon Ab L M
US3932927A (en) * 1973-03-05 1976-01-20 Motorola, Inc. Scannable light emitting diode array and method
US3913124A (en) * 1974-01-03 1975-10-14 Motorola Inc Integrated semiconductor transistor structure with epitaxial contact to the buried sub-collector including fabrication method therefor
US4042949A (en) * 1974-05-08 1977-08-16 Motorola, Inc. Semiconductor devices
US3998673A (en) * 1974-08-16 1976-12-21 Pel Chow Method for forming electrically-isolated regions in integrated circuits utilizing selective epitaxial growth
JPS5146083A (en) * 1974-10-18 1976-04-20 Hitachi Ltd Handotaisochino seizohoho
US4032950A (en) * 1974-12-06 1977-06-28 Hughes Aircraft Company Liquid phase epitaxial process for growing semi-insulating gaas layers
US4542579A (en) * 1975-06-30 1985-09-24 International Business Machines Corporation Method for forming aluminum oxide dielectric isolation in integrated circuits
US4048649A (en) * 1976-02-06 1977-09-13 Transitron Electronic Corporation Superintegrated v-groove isolated bipolar and vmos transistors
US4104086A (en) * 1977-08-15 1978-08-01 International Business Machines Corporation Method for forming isolated regions of silicon utilizing reactive ion etching
US4140558A (en) * 1978-03-02 1979-02-20 Bell Telephone Laboratories, Incorporated Isolation of integrated circuits utilizing selective etching and diffusion
US4240843A (en) * 1978-05-23 1980-12-23 Western Electric Company, Inc. Forming self-guarded p-n junctions by epitaxial regrowth of amorphous regions using selective radiation annealing
US4670769A (en) * 1979-04-09 1987-06-02 Harris Corporation Fabrication of isolated regions for use in self-aligning device process utilizing selective oxidation
US4255207A (en) * 1979-04-09 1981-03-10 Harris Corporation Fabrication of isolated regions for use in self-aligning device process utilizing selective oxidation
JPS5636143A (en) * 1979-08-31 1981-04-09 Hitachi Ltd Manufacture of semiconductor device
USRE32090E (en) * 1980-05-07 1986-03-04 At&T Bell Laboratories Silicon integrated circuits
US4771328A (en) * 1983-10-13 1988-09-13 International Business Machine Corporation Semiconductor device and process
US4583282A (en) * 1984-09-14 1986-04-22 Motorola, Inc. Process for self-aligned buried layer, field guard, and isolation
US4573257A (en) * 1984-09-14 1986-03-04 Motorola, Inc. Method of forming self-aligned implanted channel-stop and buried layer utilizing non-single crystal alignment key
US4574469A (en) * 1984-09-14 1986-03-11 Motorola, Inc. Process for self-aligned buried layer, channel-stop, and isolation
US4983226A (en) * 1985-02-14 1991-01-08 Texas Instruments, Incorporated Defect free trench isolation devices and method of fabrication
US4767722A (en) * 1986-03-24 1988-08-30 Siliconix Incorporated Method for making planar vertical channel DMOS structures
US5049968A (en) * 1988-02-08 1991-09-17 Kabushiki Kaisha Toshiba Dielectrically isolated substrate and semiconductor device using the same
US5332920A (en) * 1988-02-08 1994-07-26 Kabushiki Kaisha Toshiba Dielectrically isolated high and low voltage substrate regions
US5512774A (en) * 1988-02-08 1996-04-30 Kabushiki Kaisha Toshiba Dielectrically isolated substrate and semiconductor device using the same
JP2788269B2 (ja) * 1988-02-08 1998-08-20 株式会社東芝 半導体装置およびその製造方法
JP2685244B2 (ja) * 1988-09-30 1997-12-03 株式会社日本自動車部品総合研究所 半導体装置の製造方法
US5066603A (en) * 1989-09-06 1991-11-19 Gte Laboratories Incorporated Method of manufacturing static induction transistors
US5457068A (en) * 1992-11-30 1995-10-10 Texas Instruments Incorporated Monolithic integration of microwave silicon devices and low loss transmission lines
KR940016546A (ko) * 1992-12-23 1994-07-23 프레데릭 얀 스미트 반도체 장치 및 제조방법
JP2003282939A (ja) * 2002-03-26 2003-10-03 Oki Degital Imaging:Kk 半導体発光装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271685A (en) * 1963-06-20 1966-09-06 Westinghouse Electric Corp Multipurpose molecular electronic semiconductor device for performing amplifier and oscillator-mixer functions including degenerative feedback means
US3370995A (en) * 1965-08-02 1968-02-27 Texas Instruments Inc Method for fabricating electrically isolated semiconductor devices in integrated circuits
US3400309A (en) * 1965-10-18 1968-09-03 Ibm Monolithic silicon device containing dielectrically isolatng film of silicon carbide

Also Published As

Publication number Publication date
BE712370A (de) 1968-09-18
US3500139A (en) 1970-03-10
GB1214203A (en) 1970-12-02
FR1527898A (fr) 1968-06-07
ES351652A1 (es) 1969-06-01
NL6803688A (de) 1968-09-17
CH466873A (de) 1968-12-31

Similar Documents

Publication Publication Date Title
DE1639364A1 (de) Integrierte Halbleiterschaltung
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
DE3727019A1 (de) Halbleiterbauelement
DE1196296B (de) Mikrominiaturisierte, integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung
DE2326731B2 (de) Halbleiteranordnung mit mehreren hall- elementen
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE1639173C3 (de) Temperaturkompensierte Z-Diodenanordnung
CH495633A (de) Halbleiteranordnung
DE1912177A1 (de) Halbleiterbauelement
DE2133976A1 (de) Halbleiteranordnung, insbesondere mono hthische integrierte Schaltung, und Ver fahren zu deren Herstellung
DE2054863A1 (de) Spannungsverstärker
DE1489250A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE2940975T1 (de)
DE1764578A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Feld-Effekt Transistor und durch dieses Verfahren hergestellte Halbleitervorrichtung
DE1514867A1 (de) Flaechenhafte Halbleiterdiode
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
DE2403816C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2408402A1 (de) Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit
DE3333959C2 (de)
DE2046053A1 (de) Integrierte Schaltung
DE2731443C2 (de)
DE2064084A1 (de) Transistor mit Schottky-Sperrschicht
DE2657822C2 (de)
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1639355C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiteranordnung