DE2101609A1 - Kontaktanordnung für Halbleiterbauelemente - Google Patents

Kontaktanordnung für Halbleiterbauelemente

Info

Publication number
DE2101609A1
DE2101609A1 DE19712101609 DE2101609A DE2101609A1 DE 2101609 A1 DE2101609 A1 DE 2101609A1 DE 19712101609 DE19712101609 DE 19712101609 DE 2101609 A DE2101609 A DE 2101609A DE 2101609 A1 DE2101609 A1 DE 2101609A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor
main surface
metal
over
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712101609
Other languages
English (en)
Other versions
DE2101609C3 (de
DE2101609B2 (de
Inventor
Fredric Leroy Oldwick N.J. Katnack (V. St-A.). P
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2101609A1 publication Critical patent/DE2101609A1/de
Publication of DE2101609B2 publication Critical patent/DE2101609B2/de
Application granted granted Critical
Publication of DE2101609C3 publication Critical patent/DE2101609C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/147—Silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

7150-71/sch/Ba
RCA 63,718
U.S. Ser.No. 84958
Piled: 29. Oktober 1970
RCA Corporation, New York, N.Y. (V.St.A.)
Kontaktanordnung für Halbleiterbauelemente
Die Erfindung betrifft ein Halbleiterbauelement mit einem Halbleiterkörper, dessen eine Hauptfläche von einer Isolierschicht bedeckt ist, welche eine zu der Hauptfläche führende Öffnung aufweist, Insbesondere bezieht sich die Erfindung auf einen verbesserten Kontaktaufbau für derartige Halblei- , terbauelemente, beispielsweise Gleichrichter, Transistoren, ! integrierte Schaltungen u. dgl.
In der Halbleiterindustrie verwendet man heute für die Herstellung von Halbleiterbauelementen zahlreiche Arten des Kontaktaufbaus. Zum Teil bestimmen sich die Materialien und die angewendeten Herstellungsverfahren nach den geforderten Produktionskosten und Gesichtspunkten der Zuverlässigkeit. Beispielsweise haften aufgedampfte Aluminiumkontakte gut an Silizium und Siliziumdioxid und sind billig und relativ leicht herzustellen, jedoch haben Aluminiumkontakte bekann- j
terweise eine Reihe schwerwiegender Nachteile. Beispielswei-i se neigt Aluminium zur Bildung von Porenkurzschlüssen, wenn es auf dünnen Siliziumdioxid-Isolierschichten abgelagert wird. Ferner stellt Aluminium einen P-Dotierstoff hoher Trägerbeweglichkeit dar und führt zu unerwünschten Umdotierungen des Halbleitermaterials, wenn es auf einen N-leitenden Halbleiterbereich aufgedampft wird. Bei sehr niedrigen·
209819/0907
Behandlungstemperaturen, von beispielsweise 550 bis 600 C, bildet sich weiterhin ein Silizium-Aluminium-Eutektikum, und Aluminium hat einen relativ niedrigen Schmelzpunkt von ca. 600° G. Außerdem neigt Aluminium bei hohen Betriebstemperaturen zu Wanderungserscheinungen in Richtung des Elektronenflusses, welche häufig zu Ausfällen des Bauelementes führen. Trotz dieser Nachteile wird Aluminium weithin als Kontaktmetall benutzt.
Einige Halbleiterbauelemente erfordern jedoch einen Kontaktaufbau größerer Zuverlässigkeit. Insbesondere gilt dies für integrierte Schaltungen und ieistungstransistoren. Bei den !Forschungen über einen zuverlässigeren Kontaktaufbau hat sich herausgestellt, daß abgelagerte Pilme hitzebeständiger Materialien, insbesondere Wolfram und Molybdän, zu außerordentlich gut leitenden Kontaktschichten führen, die nicht mit Siliziumdioxid reagieren, erst bei Temperaturen zwischen 3000 und 4000° C schmelzen und erst bei sehr hohen Temperaturen zur Eutektikumbildung neigen. Diese Vorteile sind insbesondere für Leistungstransistoren von Bedeutung, da sie höhere Betriebstemperaturen zulassen. Diese hitzebeständigen Kontaktschichten haben aber einen wesentlichen Nachteil, sie sind nämlich bei einer Ablagerung nach bekannten Verfahren relativ brüchig. Daher haften die allgemein verwendeten Aluminium- und Goldanschlußdrähte nicht gut an Wolfram-oder Molybdänkontaktschichten.
Ein bekannter Kontaktaufbau verwendet eine Verbindung eines Goldzuleitungsdrahtes mit einer hitzebeständigen Kontaktschicht. Hierzu wird eine Molybdänschicht benutzt, welche durch eine Öffnung in der Siliziumdioxidschicht einen Kontakt zum Siliziumkörper herstellt. Über die Molybdänschicht wird eine Metallschicht relativ niedriger Wärmebeständigkeit,
209819/0907
■ -3-
die entweder Gold oder Aluminium enthält, aufgedampft, welche eine Verbindung des Golddrahtes mit der Kontaktanordnung aus Molybdän und dem weniger hitzebeständigen Metall ermöglicht.
Bei hohen Betriebstemperaturen hat aber auch dieser Aufbau einen wesentlichen Nachteil, indem nämlich häufig unerwünschte metallurgische Reaktionen durch gegenseitige Einwirkungen der verschiedenen Metalle bei hohen Temperaturen auftreten und diese Reaktionen wiederum zu Störungen führen.
Die Aufgabe der Erfindung besteht darin, derartige gegenseitige Einwirkungen zu vermeiden. Die Erfindung sieht daher zur Ausbildung von Anschlußflächen, an welche Metalldrähte angebracht werden, vor, eine Metallschicht relativ geringer Wärmebeständigkeit metallurgisch von der hitzebeständigen Schicht zu trennen.
Ein Halbleiterbauelement mit einem Halbleiterkörper, dessen eine Hauptfläche von einer Isolierschicht bedeckt ist, welche eine zu der Hauptfläche führende Öffnung aufweist, ist erfindungsgemäß dadurch gekennzeichnet, daß die Isolierschicht und die Öffnung von einer ersten, relativ gut hitzebeständigen Metallschicht überdeckt ist, daß über der Isolierschicht und im Abstand von der ersten Metallschicht eine zweite, relativ wenig hitzebeständige Metallschicht angeordnet ist, mit welcher Anschlußkontakte verbunden sind, und daß zwischen den beiden Metallschichten und in Berührung mit ihnen eine polykristalline Halbleiterschicht vorgesehen ist.
Weitere Merkmale der Erfindung ergeben sich aus den Unteransprüchen. Im folgenden ist die Erfindung anhand eines in der beiliegenden Zeichnung dargestellten Ausführungsbeispieles näher erläutert. Die Zeichnung zeigt einen Querschnitt
2098T9/0907
durch einen Overlay-Transistor mit dem erfindungsgemäßen Kontaktaufbau.
Der mit der Bezugsziffer 10 bezeichnete Overlay-Transistor ist in einem Halbleiterkörper 12, beispielsweise aus Silizium, ausgebildet, der eine obere und eine untere Hauptfläche 14 bzw. 16, welche sich gegenüberliegen, aufweist. Der Transistor 10 kann als npn- oder als pnp-Transistor ausgebildet sein. Nachfolgend ist er als npn-Transistor beschrieben. Die Abmessungen des Halbleiterkörpers 12, die Leitfähigkeit und Dicke der Halbleiterzonen sind nicht kritisch und können etwa den Lehren des U.S. Patentes 3 434 entsprechen.
Der Transistor 10 hat einen n+leitenden Träger 18, welcher an die untere Hauptfläche 16 angrenzt und einen Teil des Kollektors darstellt, und eine η-leitende Kollektorzone 20, welche sich an den Träger 18 anschließt. Die n-leitende Kollektorzone 20 reicht bis zur oberen Hauptfläche 14 am Ende des Halbleiterkörpers 12. Auf der unteren Hauptfläche 16 ist ein Kollektorkontakt 22 angeordnet. Mehrere p-leitende Basiszonen 24 ragen von der oberen Hauptfläche 14 in die Kollektorzone 20 hinein, und zwischen benachbarten Basiszonen 24 befindet sich ein p+leitendes Gitter 26. In jede der Basiszonen 24 ragt von der oberen Hauptfläche 14 eine Emitterzone 28.
Über der oberen Hauptfläche 14 ist eine Isolierschicht 30, beispielsweise aus Siliziumdioxid, angeordnet. Durch die Schicht 30 erstrecken sich mehrere Öffnungen 32, deren Qede eine der Emitterzonen 28 zur oberen Hauptfläche 14 freilegt. In bekannter Weise ist die Schicht 30, bedingt durch das Herstellungsverfahren des Transistors 10, unterschiedlich dick. So hat die Schicht 30 beispielsweise einen relativ dicken Teil 34 neben und über der Kollektorzone 20 am Ende
209819/0907
des Halbleiterkörper 12 und einen relativ dünnen Teil 36 neben und über den Basiszonen 24 und dem leitenden Gitter 26.
Sowohl über den dicken als auch über den dünnen Teilen 34 bzw. 36 der Schicht 30 befindet sich eine Schicht 38 aus nleitendem polykristallinen Silizium, welche durch die Öffnungen 32 mit sämtlichen Emitterzonen 28 in Berührung steht. Die Siliziumschicht 38 ist vorzugsweise zwischen 1000 und 10 000 1 dick und weist eine Ladungsträgerkonzentration zwi-
iq 21 / ο
sehen 10 y und 10 Atomen/cm^ auf. Handelt es sich bei dem Transistor 10 um einen pnp-Transistor, dann ist die polykristalline Siliziumschieht p-leitend, und ihre Ladungsträgerkonzentration liegt im selben Bereich.
Eine erste Schicht 40 aus einem relativ hitzebeständigen Metall befindet sich nur oberhalb desjenigen Teiles der Siliziumschicht 38, der auf dem dünnen Teil 36 der Isolier- \ schicht 30 liegt. Unter relativ hitzebeständig sei verstanden, daß die Metallschicht 40 entweder einen Schmelzpunkt von wesentlich mehr als 1000° 0 hat oder oberhalb von 10000C mit dem Halbleitermaterial der Schicht 38 ein Eutektikum bildet. Besteht die Halbleiterschicht 38 aus Silizium, dann enthält die erste Schicht 40 geeigneterweise ein hitzebeständiges Metall wie Wolfram oder Molybdän. Dabei ist Wolfram zu bevorzugen, weil es oberhalb von 3000° 0 schmilzt und mit-Silizium ein Eutektikum oberhalb von 1400° G bildet. Die ! Dicke dieser Schicht 40 ist nicht kritisch, sie kann zwischen
5000 und 50 000 Ϊ liegen. j
Eine zweite Metallschicht 42 aus einem Metall relativ geringer Hitzebeständigkeit, d. h. dessen Schmelzpunkt unter 1000° 0 liegt oder dessen Eutektikumbildungstemperatur hinsichtlich Silizium unterhalb oder bei 1000° C liegt, ist
209819/0907
über demjenigen Teil der Siliziumschicht 38 angeordnet, welche über dem dicken Teil 34 der Isolierschicht 30 liegt. Die zweite Schicht 42 hat einen Abstand d von der ersten Metallschicht 40. Vorzugsweise wird das Metall der zweiten Schicht 42 aus der Materialgruppe Aluminium, Gold, Silber und Platin gewählt, deren Schmelzpunkte bei 660° G, 1063° 0, 960° G bzw. 1765° 0 liegen, während die Temperaturen zur Bildung eines Butektikums mit Silizium bei 577° G, 370° C, 830° G bzw. 980° G liegen. Die zweite Metallschicht kann zweckmässigerweise zwischen 1000 und 25 000 Ä dick sein.
Die zweite Metallschicht 42 ist mit einem Anschlußdraht 44 kontaktiert, der sich über dem dicken Teil 34 der Schicht 30 befindet. Der Transistor 10 wird vervollständigt durch eine Basiskontaktschicht 46 mit Fingern 48, welche durch nicht dargestellte Schlitze in der Schicht 30 Kontakte zu dem p+G-itter 26 bilden.
Der Transistor und der Kontaktaufbau können nach bekannten Verfahren hergestellt werden. Beispielsweise icann das Halbleiterzonenprofil des Halbleiterkörpers 12 nach dem eingangs erwähnten U.S. Patent hergestellt werden. Die polykristalline Siliziumschicht 38 kann durch Ablagerung einer polykristallinen Schicht auf der gesamten Oberfläche der Schicht 30 und Ausbildung der gewünschten Konfiguration der Siliziumschicht 38 durch übliche Photoätztechniken hergestellt werden. Die hitzebeständige Metallschicht 40 läßt sich durch Reduktion von Hexafluorid des hitzebeständigen Metalls ablagern, wie es beispielsweise im U.S. Patent 3 477 872 beschrieben ist. Die weniger hitzebeständige Metallschicht 32 kann in üblicher Weise im Anschluß an einen Photoätzschritt aufgedampft werden.
209819/0907
• -7- !
Der Kontaktaufbau des Transistors 10 bietet u. a. die folgenden Vorteile. Erstens sichert der Abstand d längs der Siliziums chient 38 einen guten Grad metallurgischer Isolation zwischen den beiden Metallschichten, so daß nachteilige metallurgische Reaktionen vermieden werden, welche andernfalls durch gegenseitige Einwirkungen der unterschiedlichen Metalle bei höheren Temperaturen auftreten. Zweitens sichert das polykristalline Silizium längs des Abstandes d einen guten Grad thermischer Isolation zwischen den beiden Metallschichten, da Silizium einen relativ niedrigen Wärmeleitungskoeffizienten hat. Drittens sorgt der Abstand d der Siliziumschicht 38 zwischen den beiden Metallschichten 40 und 42 für einen Ballastwiderstand, dessen Viert durch Bestimmung der lage der beiden Metallschichten und der Ladungsträgerkonzentration des polykristallinen Siliziums gewählt werden kann. Viertens stellt die Siliziumschicht 38 innerhalb jeder Öffnung 32 einen zusätzlichen Belastungswiderstand zwischen der hitzebeständigen Schicht 40 und jeder der Emitterzonen 38
dar. Fünftens ist die hitzebeständige Metallschicht 40 in der Nähe der Emitterzonen 28 angeordnet, wo im Betrieb die größte Erwärmung auftritt. Das weniger hitzebeständige Metall befindet sich demgegenüber nur über den dicken Oxidsehichtbereiehen am Kollektor, wo die Betriebstemperatur relativ niedrig ist.
209819/0907

Claims (8)

  1. Patentansprüche
    M.}Halbleiterbauelement mit einem Halbleiterkörper, dessen ^~"^ eine Hauptfläche von einer Isolierschicht bedeckt ist, welche eine zu der Hauptfläche führende Öffnung aufweist, dadurch gekennzeichnet, daß die Isolierschicht (30) und die Öffnung (32) von einer ersten, relativ gut hitzebeständigen Metallschicht (40) überdeckt ist, daß über der Isolierschicht (30) und im Abstand von der ersten Metallfc schicht (40) eine zweite, relativ wenig hitzebeständige
    Metallschicht (42) angeordnet ist, mit welcher Anschlußkontakte (44) verbunden sind, und daß zwischen den beiden Metallschichten (40,42) und in Berührung mit ihnen eine polykristalline Halbleiterschicht (38) vorgesehen ist.
  2. 2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß in der Öffnung (32) zwischen der ersten Schicht (40) und der Hauptfläche (14) ein Widerstand angeordnet ist.
  3. 3. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, daß der Widerstand und die polykristalline
    ψ Halbleiterschicht (38) aus einer integralen Schicht
    polykristallinen Halbleitermaterials bestehen, welche, über der Isolierschicht (30) und in der Öffnung (32) angeordnet ist.
  4. 4. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die erste Schicht (40) ein hitzebeständiges Metall aufweist.
  5. 5. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Schicht (42) Metalle der Metallgruppe Gold, Silber, Aluminium und Platin aufweist.
    209819/0907 ■»<«««■.
  6. 6. Halbleiterbauelement mit einem Bereich relativ hoher Betriebstemperatur und einem Bereich relativ niedriger Betriebstemperatur, gekennzeichnet durch einen Kontaktaufbau, der eine erste Schicht (40) aus einem relativ hitzebeständigen Metall, welches sich über und in Berührung mit dem Bereich relativ hoher Betriebstemperatur (Emitterzonen 28) befindet, eine zweite Schicht (42) eines Metalles relativ niedriger Wärmebeständigkeit, welches sich über dem Bereich relativ niedriger Betriebstemperatur (Kollektorrandbereiche) und elektrisch isoliert von diesem befindet, ferner eine polykristalline Halbleiterschicht (38) zwischen der ersten und der zweiten Schicht (40,42), und Anschlußkontakte (44), welche mit der zweiten Schicht (42) verbunden sind, aufweist, wobei die erste und die zweite Schicht (40,42) und die polykristalline Halbleiterschicht einen Strompfad zwischen den Anschlußkontakten und dem Bereich hoher Betriebstemperatur bilden.
  7. 7. Halbleiterbauelement mit einem Siliziumkörper, dessen eine Hauptfläche von einer Siliziumoxidschicht überdeckt ist, durch welche sich eine Öffnung zu der Hauptfläche erstreckt, dadurch gekennzeichnet, daß eine polykristalline Siliziumschicht (38) über der Siliziumdioxidschicht (30) und der Öffnung (32) angeordnet ist und eine Ladungsträgerkonzentration zwischen 10 ^ und 10 Atomen/cm ; aufweist, daß eine hitzebeständige Metallschicht (40) auf! einem ersten Teil der Siliziumschicht angeordnet ist, daß eine zweite Metallschicht (42), welche Metalle der Metallgruppe G-old, Silber, Aluminium und Platin enthält, auf einen zweiten Teil der Siliziumschicht (38) angeordnet ist, und daß die zweite Schicht (42) von der ersten
    209819/0907
    ScMcht (40) durch einen dritten Bereich (d) der Siliziumschicht (38) getrennt ist, welche eine metallurgische Isolation und einen wählbaren Widerstand zwischen den beiden Metallschichten (40,42) darstellt, und daß mit der zweiten Metallschicht (42) ein Anschlußleiter (44) verbunden ist.
  8. 8. Verbesserter Overlay-Transistor, welcher in einem Halbleiterkörper mit einer Hauptfläche ausgebildet ist, v/obei eine Kollektorzone sich zu der Hauptfläche erstreckt und mehrere Basiszonen von der Hauptfläche in die Kollektorzone hinein-
    fc ragen und zwischen benachbarten Basiszonen ein Basisleitungsgitter vorgesehen ist und von der Hauptfläche in jede Basiszone eine Emitterzone ragt und ferner die Hauptfläche von einer Isolierschicht mit mehreren Öffnungen abgedeckt ist, welche je eine Emitterzone freigeben, und die Isolierschicht neben der Kollektorzone einen relativ dicicen Bereich und neben den Basiszonen einen relativ dünnen Bereich hat, dadurch gekennzeichnet, daß eine polykristalline Halbleiterschicht (38) über den dicken und dünnen Bereichen der Isolierschicht angeordnet ist und durch die öffnungen (32) mit den Emitterzonen (28) in Berührung steht, daß eine hitzebeständige Metallschicht (40) nur über" demjenigen Teil der Halbleiterschicht (38) über dem dünnen Bereich angeordnet
    W ist, daß eine Metallschicht (42) geringer Hitzebeständigkeit im Abstand von der Schicht (42) hoher Hitzebeständigkeit und über demjenigen Teil der Halbleiterschicht (38) über dein dicken Bereich angeordnet ist, und daß mit der Schicht (42) geringer Hitzebeständigkeit über dem dicken Bereich ein Zuleitungsdraht (44) verbunden ist.
    209819/0907
DE2101609A 1970-10-29 1971-01-14 Kontaktanordnung für ein Halbleiterbauelement Expired DE2101609C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US8495870A 1970-10-29 1970-10-29

Publications (3)

Publication Number Publication Date
DE2101609A1 true DE2101609A1 (de) 1972-05-04
DE2101609B2 DE2101609B2 (de) 1973-06-20
DE2101609C3 DE2101609C3 (de) 1974-01-10

Family

ID=22188279

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2101609A Expired DE2101609C3 (de) 1970-10-29 1971-01-14 Kontaktanordnung für ein Halbleiterbauelement

Country Status (6)

Country Link
US (1) US3667008A (de)
JP (1) JPS5038553B1 (de)
BE (1) BE761668A (de)
DE (1) DE2101609C3 (de)
GB (1) GB1296951A (de)
YU (1) YU36420B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2905022A1 (de) * 1978-02-10 1979-10-31 Nippon Electric Co Integrierte halbleiterschaltung

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3909319A (en) * 1971-02-23 1975-09-30 Shohei Fujiwara Planar structure semiconductor device and method of making the same
DE2251727A1 (de) * 1972-10-21 1974-04-25 Licentia Gmbh Halbleiteranordnung mit mindestens zwei zonen entgegengesetzten leitfaehigkeitstyps
GB1399163A (en) * 1972-11-08 1975-06-25 Ferranti Ltd Methods of manufacturing semiconductor devices
US4106051A (en) * 1972-11-08 1978-08-08 Ferranti Limited Semiconductor devices
US3886578A (en) * 1973-02-26 1975-05-27 Multi State Devices Ltd Low ohmic resistance platinum contacts for vanadium oxide thin film devices
US3860945A (en) * 1973-03-29 1975-01-14 Rca Corp High frequency voltage-variable capacitor
US4042953A (en) * 1973-08-01 1977-08-16 Micro Power Systems, Inc. High temperature refractory metal contact assembly and multiple layer interconnect structure
US4096510A (en) * 1974-08-19 1978-06-20 Matsushita Electric Industrial Co., Ltd. Thermal printing head
US3988759A (en) * 1974-08-26 1976-10-26 Rca Corporation Thermally balanced PN junction
US4152823A (en) * 1975-06-10 1979-05-08 Micro Power Systems High temperature refractory metal contact assembly and multiple layer interconnect structure
US4127863A (en) * 1975-10-01 1978-11-28 Tokyo Shibaura Electric Co., Ltd. Gate turn-off type thyristor with separate semiconductor resistive wafer providing emitter ballast
JPS5917852B2 (ja) * 1977-02-07 1984-04-24 日本電気株式会社 半導体装置
US4265935A (en) * 1977-04-28 1981-05-05 Micro Power Systems Inc. High temperature refractory metal contact assembly and multiple layer interconnect structure
US4209716A (en) * 1977-05-31 1980-06-24 Texas Instruments Incorporated Semiconductor integrated circuit with implanted resistor element in second-level polycrystalline silicon layer
US4234889A (en) * 1977-05-31 1980-11-18 Texas Instruments Incorporated Metal-to-moat contacts in N-channel silicon gate integrated circuits using discrete second-level polycrystalline silicon
US4240097A (en) * 1977-05-31 1980-12-16 Texas Instruments Incorporated Field-effect transistor structure in multilevel polycrystalline silicon
US4329706A (en) * 1979-03-01 1982-05-11 International Business Machines Corporation Doped polysilicon silicide semiconductor integrated circuit interconnections
JPS55138273A (en) * 1979-04-11 1980-10-28 Fujitsu Ltd Transistor
DE2926874A1 (de) * 1979-07-03 1981-01-22 Siemens Ag Verfahren zum herstellen von niederohmigen, diffundierten bereichen bei der silizium-gate-technologie
US4291322A (en) * 1979-07-30 1981-09-22 Bell Telephone Laboratories, Incorporated Structure for shallow junction MOS circuits
US4404737A (en) * 1979-11-29 1983-09-20 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor integrated circuit utilizing polycrystalline silicon deposition, oxidation and etching
DE3135007A1 (de) * 1981-09-04 1983-03-24 Licentia Gmbh Mehrschichtenkontakt fuer eine halbleiteranordnung
JPS5921034A (ja) * 1982-07-27 1984-02-02 Toshiba Corp 半導体装置
US4888297A (en) * 1982-09-20 1989-12-19 International Business Machines Corporation Process for making a contact structure including polysilicon and metal alloys
US5280188A (en) * 1985-03-07 1994-01-18 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor integrated circuit device having at least one bipolar transistor and a plurality of MOS transistors
DE3688711T2 (de) * 1985-03-07 1993-12-16 Toshiba Kawasaki Kk Integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung.
US4794093A (en) * 1987-05-01 1988-12-27 Raytheon Company Selective backside plating of gaas monolithic microwave integrated circuits
US4949162A (en) * 1987-06-05 1990-08-14 Hitachi, Ltd. Semiconductor integrated circuit with dummy pedestals
FR2618254B1 (fr) * 1987-07-16 1990-01-05 Thomson Semiconducteurs Procede et structure de prise de contact sur des plots de circuit integre.
JP2894777B2 (ja) * 1990-03-02 1999-05-24 日本電気株式会社 半導体装置
US5355015A (en) * 1990-12-13 1994-10-11 National Semiconductor Corporation High breakdown lateral PNP transistor
US5567988A (en) * 1993-08-13 1996-10-22 Lsi Logic Corporation Integrated circuit interconnect structure with back reflection suppressing electronic "speed bumps"
DE69321965T2 (de) * 1993-12-24 1999-06-02 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania MOS-Leistungs-Chip-Typ und Packungszusammenbau
EP0660402B1 (de) * 1993-12-24 1998-11-04 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Leistungs-Halbleiterbauelement
US5798287A (en) * 1993-12-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Method for forming a power MOS device chip
US5767546A (en) * 1994-12-30 1998-06-16 Siliconix Incorporated Laternal power mosfet having metal strap layer to reduce distributed resistance

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3504239A (en) * 1964-01-31 1970-03-31 Rca Corp Transistor with distributed resistor between emitter lead and emitter region
US3443175A (en) * 1967-03-22 1969-05-06 Rca Corp Pn-junction semiconductor with polycrystalline layer on one region
US3460007A (en) * 1967-07-03 1969-08-05 Rca Corp Semiconductor junction device
US3519901A (en) * 1968-01-29 1970-07-07 Texas Instruments Inc Bi-layer insulation structure including polycrystalline semiconductor material for integrated circuit isolation
US3559003A (en) * 1969-01-03 1971-01-26 Ibm Universal metallurgy for semiconductor materials

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2905022A1 (de) * 1978-02-10 1979-10-31 Nippon Electric Co Integrierte halbleiterschaltung
DE2954502C2 (de) * 1978-02-10 1990-05-03 Nec Corp., Tokio/Tokyo, Jp
DE2954501C2 (de) * 1978-02-10 1990-08-30 Nec Corp., Tokio/Tokyo, Jp

Also Published As

Publication number Publication date
DE2101609C3 (de) 1974-01-10
GB1296951A (de) 1972-11-22
BE761668A (fr) 1971-06-16
JPS5038553B1 (de) 1975-12-10
YU20671A (en) 1981-11-13
DE2101609B2 (de) 1973-06-20
US3667008A (en) 1972-05-30
YU36420B (en) 1983-06-30

Similar Documents

Publication Publication Date Title
DE2101609A1 (de) Kontaktanordnung für Halbleiterbauelemente
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
EP0118709B1 (de) Verfahren zum Herstellen von MOS-Transistoren mit flachen Source/Drain-Gebieten, kurzen Kanallängen und einer selbstjustierten, aus einem Metallsilizid bestehenden Kontaktierungsebene
DE977615C (de) Verfahren zur Herstellung eines fuer Signaluebertragungsvorrichtungen bestimmten Halbleiterelements
DE2300847A1 (de) Schmelzbare verbindung fuer integrierte schaltungen
DE1764951B1 (de) Mehrschichtige metallisierung fuer halbleiteranschluesse
DE2215357A1 (de) Verfahren zum Herstellen eines intermetallischen Kontakts an einem Halbleiterbauteil
DE1282196B (de) Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge
DE69526486T2 (de) Verfahren zum Herstellen einer Kontaktfläche in einer integrierten Schaltung
DE2063579B2 (de) Codierbare Halbleiteranordnung
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE2228678A1 (de) Verfahren zum herstellen einer schicht aus leiterzugmaterial fuer halbleiterbauteile
EP0199078A1 (de) Integrierte Halbleiterschaltung mit einer aus Aluminium oder einer Aluminiumlegierung bestehenden Kontaktleiterbahnebene und einer als Diffusionsbarriere wirkenden Tantalsilizidzwischenschicht
EP0071916B1 (de) Leistungs-MOS-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2218230A1 (de) Halbleiterbauelement mit guter Wärmeableitung
DE2906249A1 (de) Integrierter, komplementaerer mos- schaltkreis
DE2004776C2 (de) Halbleiterbauelement
DE2117365A1 (de) Integrierte Schaltung und Verfahren zu ihrer Herstellung
DE1946302A1 (de) Integrierte Halbleiterschaltung
DE69528502T2 (de) Statischer Induktionthyristor und Verfahren zur Herstellung
DE1614668A1 (de) Halbleiter-Anordnung mit gut loetbaren Kontaktelektroden
DE1639262A1 (de) Halbleiterbauelement mit einer Grossflaechen-Elektrode
DE2111089A1 (de) Verfahren zur Herstellung eines Halbleiterschaltelementes
DE3218974C2 (de)
DE19841435C2 (de) Halbleitervorrichtung mit einer verbesserten Zuführungsverbindungsstruktur und Herstellungsverfahren hierfür

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)