DE2906249A1 - Integrierter, komplementaerer mos- schaltkreis - Google Patents

Integrierter, komplementaerer mos- schaltkreis

Info

Publication number
DE2906249A1
DE2906249A1 DE19792906249 DE2906249A DE2906249A1 DE 2906249 A1 DE2906249 A1 DE 2906249A1 DE 19792906249 DE19792906249 DE 19792906249 DE 2906249 A DE2906249 A DE 2906249A DE 2906249 A1 DE2906249 A1 DE 2906249A1
Authority
DE
Germany
Prior art keywords
polysilicon
mos
circuit
strip
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19792906249
Other languages
English (en)
Other versions
DE2906249B2 (de
Inventor
Donald Joseph Tanguay
Charles Edward Weitzel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=25378092&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE2906249(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2906249A1 publication Critical patent/DE2906249A1/de
Publication of DE2906249B2 publication Critical patent/DE2906249B2/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4825—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body for devices consisting of semiconductor layers on insulating or semi-insulating substrates, e.g. silicon on sapphire devices, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

  • "Integrierter. komplementärer MOS-Schaltkreist'
  • Die Erfindung betrifft einen integrierten, komplementären MOS-Schaltkreis mit einem ein erstes Paar aktiver Bereiche des einen Leitungstyps aufweisenden ersten MOS-Element und einem ein Paar aktiver Bereiche des anderen Leitungstyps aufweisenden zweiten MOS-Element, sowie das Herstellen von Kontakten an integrierten CMOS-Schaltkreisen.
  • In einem in der Zeitschrift Bell System Journal", Band XLV, Nr. 2, Februar 1966 von M.P. Lepselter veröffentlichten Aufsatz mit dem Titel eBeam-Lead Technology" wird ein Verfahren zum Herstellen von Transistoren mit Streifenleitern beschrieben, wobei die Leiter sowohl bauliche als auch elektrische Aufgaben erfüllen. Bei diesem Verfahren wird ein ohmscher Kontakt aus Platin-Silizid hergestellt und auf diesem ein aus aufgesprühten und anschließend galvanisch vergoldeten Titan- und Platin-Schichten bestehender Zuleiter gebildet. Mit der im Hinblick auf engere Packung und verminderte Herstellungskosten fortschreitenden Entwicklung der integrierten Schaltkreise wurde es jedoch offenbar, daß das in dem Aufsatz vorgeschlagene Verfahren nicht zu akzeptieren ist, da die Leiter einen übermäßig großen Teil der Chip-Fläche einnehmen und der zusätzliche Verfahrensschritt des Aufsprühens der Titan-und Platin Schichten sowie des galvanischen Aufbringens des Goldes die Herstellungskosten über die tragbaren Grenzen anhebt.
  • Als Alternative zu den aus elementarem Metall bestehenden Verbindungsleitern des früheren Standes der Technik besteht ein neuerliches Verfahren zum Herstellen der in integrierten Schaltkreisen hoher Element-Dichte notwendigen Verbindungsleiter darin, daß dotiertes polykristallines Silizium (Polysilizium) verwendet wird. Zum Erzielen noch höherer Packungsdichte in integrierten Schaltkreisen sind weit verbreitet auch vergrabene Kontakte benutzt worden. Bei Anwendung in der NMOS-Technologie treten auch nur geringe Schwierigkeiten bei Benutzung der Polysilizium-iechnik auf, da sowohl die Polysilizium-Streifen als auch der Siliziumkörper N-leitend dotiert sind0 Für das Herstellen von CMOS-Bauelementen, die also sowohl Elemente mit N-leitendem Kanal als auch Elemente mit P leitendem Kanal enthalten, gibt es jedoch keine brauchbaren bekannten Verfahren zum Herstellen einer Verbindung der beiden Elemente mit Hilfe eines aufgrund der bekannten NMOS-Technik hergestellen, dotierten, vergrabenen Kontakts, ohne daß ein unerwünschter bzw. unzulässiger PN-Übergang entsteht. Das rührt daher, daß unabhängig von der Dotierung des Polysilizium-Streifens ein Ende des Streifens in einem Element mit N-leitendem Kanal und das andere Endo des Streifens in einem Element mit P-leitendem Kanal endet ?Jnn z.B. N-dotiertes Polysilizium als Lei terstreifen benutzt wird, wird ein PN-Übergang an der Stelle gebildet, an der der Leiterstreifen in das Element mit dem P=leitenden Kanal mündet. Umgekehrt entsteht der PN-Übergang an dem Element mit dem N-leitenden Kanal wenn eine P-dotierte Polysilizium-Leitung als Verbindung des P-Kanal- und des N-Kanal-Elements verwendet wird.
  • Der Erfindung liegt die Aufgabe zugrunde, für einen Schaltkreis eingangs genannter Art eine elektrisch leitende Verbindung zwischen Elementen verschiedenen Leitungstyps zu schaffen, die relativ wenig Platz erfordert und daher eine hohe Packungsdichte ermöglicht und die ohne den von dem aus elementarem Metall bestehenden Verbindungsleitern her bekannten hohen Aufwand herzustellen ist. Die erfindungsgemäße Lösung dieser Aufgabe ist gekennzeichnet durch einen einen der aktiven Bereiche vom ersten Leitungstyp des ersten MOS-Elements mit einem der aktiven Bereiche vom zweiten Leitungstyp des zweiten MOS-Elements verbindenden, dotierten Polysilizium-Streifen und mindestens einen am Ort eines unerwünschten, potentiellen Übergangs einen niederohmigen, den Übergang überbrückenden, leitenden Pfad bildenden Kurzschluß.
  • Erfindungsgemäß werden die bei bekannten Verfahren auftretenden Schwierigkeiten dadurch beseitigt, daß als Verbindungsleiter Polysilizium benutzt wird, daß der Poiysilizium-Streifen in beliebiger, gerade in das Verfahren passender Weise dotiert wird und damit gegebenenfalls der unerwUnschte Übergang entsteht und daß der Übergang - eventuell anschließend - mit einem elektrischen Kurzschluß versehen wird, welcher vorzugsweise als Polysilizid-Abschnitt herzustellen ist und den Übergang überbrückt. Es entsteht so also ein vergrabener Kontakt für das komplementäre MOS-Bauelement.
  • Anhand der schematischen Darstellung von Ausführungsbeispielen werden weitere Einzelheiten der Erfindung erläuterm. Es zeigen: Fig. 1 bis 3 Querschnitte eines nach der Silizium-auf-Saphir-Technik herzustelleden CMOS-Halbleiterbauelements im Zustand verschiedener aufeinanderfolgender Verfahrensschritte; und Fig. 4 bis 7 Querschnitte von verschiedenen Ausführungsbeispielen.
  • Die Beschreibung bezieht sich lediglich der Einfachheit halber auf ein Bauelement mit einem aus Saphir bestehenden isoliereden Substrat. Der Ausdruk Silizium-auf-Saphir (SOS) umfaßt jedoch nicht nur Saphir sondern z.B. auch Spinell oder monokristallines Berylliumoxid. Die Erfindung ist natürlich E3uch bei CMOS-Vorrichtungen mit massivem Halbleiterkörper mit Vorteil anzuwenden.
  • Die Fig. 1 bis 3 zeigen die verschiedenen Ausfüngsbeispielen des erfindungsgemäßen Bauelements gemeinsamen ersten Verfahrensschritte. Auf einem aus Saphir bestehenden Substrat 10 sind die siliziuminseln 12 und 14 angeordnet.
  • Die Inseln 12 und 14 werden nach dem Herstellen einzeln maskiert (die asken sind nicht gezeichnet) und dann nacheinander dotiert. Im gezeichneten Ausführungsbeispiel ist die Insel 14 maskiert, während die Insel 12 mit Phosphor 16 dotiert wird, so daß eine N-leitende Insel 12 entsteht.
  • Nach den Dotieren der Insel 12 wird die Maske der Insel 14 abgetragen und eine andere Maske auf die nunmehr dotierte Insel 12 aufgebracht. Danach wird die Insel 14, z.B. mit Bor 118" unter Anwendung irgendeines bekannten Ionen-Implantations- oder Diffusionsverfahrens dotiert Anschließend wird nach Fig. 2 die Maske von der Insel 12 abgetragen und ein zweites selektives Maskierverfahren ausgeführt. Dabei wird z0B0 die Insel 14 vollständig maskiert, während die Insel 12 eine (schmale) Maske 20 erhält. Daraufhin wird die maskierte Insel 12 einer solchen Bor-lonen-Implantation ausgesetzt, daß die beiden P+-leitenden Zonen 12.1 und 12.3 entstehen, während die unter der Maske 20 befindliche N--leitende Zone 12.2 den ursprünglich implantierten Leitungstyp beibehält. Die Masken beider Inseln werden nun abgetragen, und die Insel 12 wird mit einer auch den implantierten Bereich bedeckenden Maske versehen, während auf die Insel 14 eine Maske 22 aufgebracht wird, die den unter ihr liegenden P-dotierten Bereich in der Zone 14.2 schützt. Die freiliegenden Teile der Insel 14 werden nun z.B. einer Phosphor-Ionen-Implantation oder Diffusion ausgesetzt, so daß die N+-leitenden Bereiche 14.1 und 1403 entstehen.
  • Nachdem auf diese Weise die Drain-, Kanal- und Source-Zonen 12.1, 12.2 bzw. 12.3 in der Insel 12 und die entsprechenden Drain-Kanal- und Source-Zonen 14.1, 14.2 bzw.
  • 14.3 in der Insel 14 gebildet worden sind, werden gemäß Fig. 3 alle von vorhergehenden Verfahrensschritten noch vorhandenen Masken von den Inseln abgetragen, und beide Inseln 12 und 14 werden mit Oxid-Schichten 24 bedeckt, nach deren entsprechendem Maskieren darin Kontaktlöcher 26 und 28 geöffnet werden.
  • Beispiel I Die Fig. 4a und 4b zeigen ein Ausführungsbeispiel des erfindungsgemäßen Bauelements. Hierbei werden,nachdem in den aus Siliziumdioxid bestehenden Isolierschichten 24 Kontaktlöcher 26 und 28 hergestellt worden sind, nur die freigelegten Teile der Drain-Zone 12.1 und der Source-Zone 14.3 siliziert, d.h. einem Verfahrensschritt zum Bilden einer Silizium-Metallverbindung ausgesetzt. Im Ausführungsbeispiel ist ebenso wie in den folgenden Beispielen Platin-Silizid als ohmsches Kontaktmaterial vorgesehen, Selbstverständlich können anstelle von Platin aber auch Metalle wie Palladium, Titan, Zirkon, Kadmium, Vanadium, Niob, Tantal, Chrom, Molybdän, Wolfram oder Nickel verwendet werden. Im Ausführungsbeispiel wird das Bauelement auf einer Temperatur von etwa 2000 C gehalten, während Platin auf die ganze Bauelement-Oberfläche aufgesprüht wird. Bei einem anschließenden Anlassen bzw. Wärmebehandeln reagiert das Platin nur mit dem freigelegten Silizium nicht aber mit der Siliziumdioxid-Schicht 24. Das Anlassen erfolgt in einer inerten Atmosphäre bei einer Temperatur von etwa 7000C. Das in die Kontaktlöwher 26 und 28 gesprühte Platin reagiert nur mit dem Silizium, und derart, daß PtSi-Bereiche 12.4 und 14.4 entstehen, welche fest sind und daher nicht zusammenlaufen oder zu den Rändern der Kontaktlöcher fließen, wie es das flüssige Eutektikum tun würde. Das gesamte auf die Oxid-Schicht 24 aufgesprühte oder unbeabsichtigt dort abgeschiedene Platin wird auf einfache Weise mit Hilfe heißen, konzentrierten Königswassers abgetragen.
  • Daraufhin wird ein Polysilizium-Streifen 30 in die Kontaktlöcher hinein und auf der Oxid-Schicht 24 entlang niedergenhlagen, um die Bereiche 1204 und 14.4 zu verbinden und damit einen ohmschen Kontakt zwischen der Drain-Zone 12,1 und der Source-Zone 14.3 zu bilden. Der Hersteller hat nun die Wahl, den Polysilizium-Streifen 30 entweder in Richtung auf P- oder in Richtung auf N-Leitung zu dotieren, da an keinem der silizierten Bereiche 12.4 oder 14.4 ein PN-Übergang entstehen kann.
  • In dem Ausführungsbeispiel gemäß Fig. 4a und 4b sind silizierte Bereiche 12.4 und 14.4 sowohl in der Drain-Zone 12.1 als auch in der Source-Zone 14.3 gebildet.
  • Es sei daher darauf hingewiesen, daß bei P-dotiertem Polysiliziumstreifen 30 nur der silizierte Bereich 14.4 erforderlich ist, da an der Kontaktfläche zwischen der Drain-Zone 12.1 und dem Polysilizium-Streifen 30 ohnehin kein PN-Übergang entstehen kann, Entsprechend ist bei N-dotiertem Polysilizium-Streifen 30 nur der Silizid-Bereich 12.4 erforderlich, während der silizierte Bereich 14.4 wegfallen kann.
  • Beisiel II Gemäß Fig. 5a und 5b wird das Bauelement nach dem Bilden der Kontaktöffnungen 26 und 28 in den Oxid-Schichten 24 zunächst mit einem Polysilizium-Streifen 30 versehen, um die Drain-Zone 12.1 mit der Source-Zone 14.3 zu verbinden.
  • Wenn der Verbindungsstreifen 30 P-dotiert wird, entsteht ein PN-Übergang an der Grenzfläche zwischen der Source-Zone 14.3 und dem Polysilizium-Streifen 30. Erfindungsgemäß wird daher auf die freiliegende Oberfläche des Polysilizium-Streifens 30 Platin aufgesprüht und in einer inerten Atmosphäre solange auf etwa 7000C gehalten, bis das Platin durch den Streifen 30 hindurch in den aktiven Bereich 14.3 eingetrieben ist und der silizierte Bereich 14.5 entsteht. Bei diesem Ausführungsbeispiel schadet es offensichtlich nicht, wenn der Polysilizium-Streifen 30 auf seiner ganzen Länge siliziert wird, denn im Ergebnis wird dadurch lediglich der Ckesamtwiderstand herabgesetzt.
  • Nach dem Silizieren des Streifens 30 oder eines Teiles des letzteren wird jedoch jeder an der Grenzfläche zwischen dem Polysilizium-Streifen 30 und der Source-Zone 14.3 gebildete PN-Übergang mit einem polysilizierten Bereich 14.5 versehen, der den PN-Übergang als Kurzschluß überbrückt.
  • Beispiel III Bei dem Ausführungsbeispiel gemäß Fig, 6a und 6b wird zunächst ein Polysilizium-Streifen 30 auf die Oxid-Schicht 24 aufgebracht, um die Drain-Zone 12.1 mit der Source-Zone 14.3 zu verbinden. Es sei angenommen, daß der Streifen 30 P-dotiert ist.
  • Dieses Ausführungsbeispiel betrifft den Fall, daß der Polysilizium-Streifen 30 nur teilweise in das Kontaktloch 28 oberhalb der Oberfläche des Bereichs 14.3 hineinreicht bzw. das Kontaktloch 28 nur teilweise ausfüllt. Nach dem Herstellen dieser Struktur wird auf das gesamte Bauelement und damit auch in das Kontaktloch 28 oberhalb der Source-Zone 14.3 Platin gesprüht und dann bei etwa 7000C in einer inerten Atmosphäre wärmebehandelt, um den silizierten Bereich 32 zu bilden. Da der silizierte Bereich 32 nur in Silizium oder Polysilizium nicht aber in Siliziumdioxid entsteht, können mit Platin besprühte Oxid-Schichten 24 auf vorbeschriebene Weise leicht entfernt werden, während der gebildete silizierte Bereich 32 als Kurzschluß für jeden Übergang dient, welcher an der Grenzfläche zwischen dem P-dotierten Polysilizium-Streifen 30 und der N-dotierten Drain-Zone 14.3 gebildet sein kann.
  • Beispiel IV In dem Ausführungsbeispiel gemäß Fig. 7 werden nach dem Bilden der Kontaktlöcher oberhalb der Drain-Zone 12.1 und der Source-Zone 1403 Polysilizium-Streifen 34 und 36 niedergeschlagen, um einen ohmschen Kontakt mit der Source-Zone 14.3 bzw. der Drain-Zone 12.1 herzustellen. Nach einem Maskieren des Streifens 34 wird der Streifen 36 P-dotiert.
  • Nach dem Abtragen der Maske von dem Streifen 34 und dem Maskieren des Streifens 36 wird der Polysilizium-Streifen 34 N-dotiert. Das Ergebnis ist somit ein PN-Übergang 37 an der Stelle, an der die Streifen 34 und 36 aufeinandertreffen. Zum Entfernen dieses unerwünschten PN-Übergangs wird der Bereich zu zonen beiden Seiten siliziert, indem Platin über den Bereich des PN-Übergangs gesprüht und der besprühte Bereich bei etwa 700 0C angelassen bzw. erwärmt wird, bis eine den PN-Übergang 37 als Kurzschluß überbrückende silizierte Zone 38 entsteht.
  • Wie die Ausführungsbeispiele zeigen, wird der PN- oder NP-Übergang, der entweder an der Grenzfläche eines P- oder N-dotierten Polysilizium-Streifens und einer N- oder P-dotierten Source- oder Drain-Zone oder an der Grenzfläche von P- und N-dotierten Polysilizium-Streifen entsteht, erfindungsgemäß durch das Herstellen einer niederohmigen, kurz schließenden, silizierten Zone überbrückt bzw. unterdrückt.
  • Vorstehend wurde die Erfindung am Beispiel des Herstellens des silizierten Bereichs durch Reagieren der beschriebenen Metalle mit Polysilizium erläutert. Der silizierte Bereich kann auch unmittelbar auf bekannte Weise, z.B. durch Aufsprühen, Verdampfen oder chemisches Aufdampfen irgendeines der genannten Silizide hergestellt werden.
  • L e e r s e i t e

Claims (6)

  1. Patentansprüche: C1,) Integrierter, komplementärer MOS-Schaltkreis mit einem en erstes Paar aktiver Bereiche des einen Leitungstyps aufweisenden ersten MOS-Element und einem ein Paar aktiver Bereiche des anderen Leitungstyps aufweisenden zweiten MOS-Element, g e k e n n z e i c h n e t durch a) einen einen der aktiven Bereiche (12.1) vom ersten Leitungstyp des ersten MOS-Elements (12) mit einem der aktiven Bereiche (14.3) vom zweiten Leitungstyp des zweiten MOS-Elements (14) verbindenden, dotierten Polysilizium-Streifen (30 oder 34, 36); und b) mindestens einen am Ort eines unerwitnschten, potentiellen Übergangs (37) einen niederohmigen, den Übergang überbrückenden, leitenden Pfad bildenden Kurzschluß (12.4, 14.4, 14.5, 38).
  2. 2e Schaltkreis nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t S daß der Kurzschluß ein in den innerhalb von Kontaktöffnungen (26, 28) zugänglich gemachten aktiven Bereichen (12.1, 14.3) gebildetes Metall-Silizid (12.4, 14.4) aufweist, derart, daß bei in der zugänglich gemachten Öffnung (26, 28) abgeschiedenem, dotiertem Polysilizium-Streifen (30) jeder an der Grenzfläche zwischen dem aktiven Bereich (12.1, 14.3) und dem Polysilizium-Streifen (30) gebildete NP- oder PN-Übergang durch das Metall-Silizid kurzgeschlossen ist (Fig. 4a, b).
  3. 3. Schaltkreis nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß der Kurzschluß sowohl Metall-Szlizid (14.5) in dem den aktiven Bereich (14.3) kontaktierenden Polysilizium-Streifen (30) als auch in dem von dem Polysilizium-Streifen (30) kontaktierten aktiven Bereich (14.3) selbst enthält, so daß jeder andernfalls an der Grenzfläche zwischen dem Polysilizium-Streifen (30) und dem aktiven Bereich (14.3) gebildete Übergang durch das Metall-Silizid (14.5) kurzgeschlossen wird.
    (Fig. 5a, b).
  4. 4. Schaltkreis nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß bei von einer isolierenden Schicht (24) bedeckten MOS-Elementen (12, 14) und in der isolierenden Schicht (24) vorgesehenen Kontaktöffnungen (26, 28) zum Bilden von Zugängen für den Polysilizium-Streifen (30) zu den aktiven Bereichen (12.1 und 14o3) jedes MOS-Elements c) der Polysilizium-Streifen (30) nur einen Teil der Kontaktöffnung (28) einnimmt und der Kurzschluß ein Metall-Silizid (32) sowohl in dem in die Kontaktöffnung (28) hineinreichenden Teil des Polysilizium-Streifens (30) als auch in dem durch den Polysilizium-Streifen (30) kontaktierten Teil des aktiven Bereichs (14.3) enthält, so daß jeder andernfalls an der Grenzfläche zwischen dem Polysilizium-Streifen (30) und dem aktiven Bereich (14.3) gebildete Übergang durch das Metall-Silizid (32) kurzgeschlossen ist (Fig. 6a, b).
  5. 5. Schaltkreis nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß bei mit einer isolierenden Schicht (24) bedeckten MOS-Elementen (12, 14) und in der isolierenden Schicht (24) vorgesehenen Kontaktöffnungen (26, 28) zum Bilden von Zugängen für ohmsche Kontakte zu den aktiven Bereichen (12.1, 14.3) der beiden MOS-Elemente d) Mittel zum Dotieren des mit dem aktiven Bereich (12.1) des ersten Leitungstyps in Kontakt stehenden Teils (36) des Polysilizium-Streifens (30) zum ersten Leitungstyp und e) Mittel zum Dotieren des verbleibenden mit dem aktiven Bereich (14.3) des zweiten Leitungstyps in Kontakt stehenden Teils (34) des Polysilizium-Streifens (30) zum zweiten Leitungstyp vorgesehen sind; und f) daß der an der Grenze zwischen dem ersten (36) und zweiten (34) Teil des Polysilizium-Streifens (30) gebildete unerwünschte Übergang (37) g) durch den aus Metall-Silizid (38) bestehenden Kurzschluß leitend überbrückt ist (Fig. 7).
  6. 6. Schaltkreis nach einem oder mehreren der Ansprüche 1 bis 5, d a d u r c h g e k e n n z e i c h -n e t , daß das Metall-Silizid aus Platin-, Palladium-, Titan-, Zirkon-, Kadmium, Vanädium-, Niob-, Tantal-, Chrom-, Molybdän-, Wolfram- oder Nickel-Silizid besteht.
DE2906249A 1978-02-27 1979-02-19 Integrierter, komplementärer MOS-Schaltkreis Ceased DE2906249B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US88125578A 1978-02-27 1978-02-27

Publications (2)

Publication Number Publication Date
DE2906249A1 true DE2906249A1 (de) 1979-08-30
DE2906249B2 DE2906249B2 (de) 1980-11-13

Family

ID=25378092

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2906249A Ceased DE2906249B2 (de) 1978-02-27 1979-02-19 Integrierter, komplementärer MOS-Schaltkreis

Country Status (4)

Country Link
JP (1) JPS592186B2 (de)
DE (1) DE2906249B2 (de)
IT (1) IT1110843B (de)
SE (1) SE438945B (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0043451A2 (de) * 1980-06-30 1982-01-13 International Business Machines Corporation Verfahren zum selektiven Formen von Silizid-Schichten feuerfester Metalle auf Halbleiteranordnungen
DE3127996A1 (de) * 1980-07-15 1982-03-04 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Halbleitervorrichtung
DE3141195A1 (de) * 1980-11-07 1982-06-24 Hitachi, Ltd., Tokyo Integrierte halbleiter-schaltungsanordnung und verfahren zu ihrer herstellung
DE3223858A1 (de) * 1981-06-26 1983-01-13 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Halbleitervorrichtung und verfahren zu ihrer herstellung
EP0072522A2 (de) * 1981-08-19 1983-02-23 Siemens Aktiengesellschaft Verfahren zum Herstellen von integrierten MOS-Feldeffekttransistoren, insbesondere von komplementären MOS-Feldeffekttransistorschaltungen mit einer aus Metallsiliziden bestehenden zusätzlichen Leiterbahnebene
EP0096734A1 (de) * 1982-05-31 1983-12-28 Kabushiki Kaisha Toshiba Inverter mit übereinanderliegendem komplementären Metall-Oxyd-Halbleiter
EP0098737A2 (de) * 1982-06-30 1984-01-18 Fujitsu Limited Halbleiteranordnung
DE3409387A1 (de) * 1983-03-15 1984-09-20 Canon K.K., Tokio/Tokyo Halbleitervorrichtung
DE4121051A1 (de) * 1991-06-26 1993-01-07 Eurosil Electronic Gmbh Halbleiteranordnung und verfahren zur herstellung

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57117257A (en) * 1981-01-13 1982-07-21 Nec Corp Semiconductor device
JPS57199440A (en) * 1981-06-01 1982-12-07 Mitsubishi Electric Corp Holder for stator coil
JPS5830147A (ja) * 1981-08-18 1983-02-22 Toshiba Corp 半導体装置
JPS59125640A (ja) * 1982-12-28 1984-07-20 Fujitsu Ltd 半導体装置の製造方法
JPS61150362A (ja) * 1984-12-25 1986-07-09 Toshiba Corp 半導体装置の製造方法
US4796081A (en) * 1986-05-02 1989-01-03 Advanced Micro Devices, Inc. Low resistance metal contact for silicon devices

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1808926A1 (de) * 1967-11-14 1969-07-17 Sony Corp Halbleiterbauelement und Verfahren zu dessen Herstellung
DE1639051B1 (de) * 1961-12-01 1971-06-09 Western Electric Co Verfahren zum herstellen eines ohmschen kontakts an einem halbleiterkoerper
US3617824A (en) * 1965-07-12 1971-11-02 Nippon Electric Co Mos device with a metal-silicide gate
US3634929A (en) * 1968-11-02 1972-01-18 Tokyo Shibaura Electric Co Method of manufacturing semiconductor integrated circuits
DE1764056B1 (de) * 1967-03-27 1972-03-09 Western Electric Co Verfahren zum herstellen einer halbleiteranordnung
US3658586A (en) * 1969-04-11 1972-04-25 Rca Corp Epitaxial silicon on hydrogen magnesium aluminate spinel single crystals
US3753774A (en) * 1971-04-05 1973-08-21 Rca Corp Method for making an intermetallic contact to a semiconductor device
US4012762A (en) * 1974-06-24 1977-03-15 Sony Corporation Semiconductor field effect device having oxygen enriched polycrystalline silicon
US4041518A (en) * 1973-02-24 1977-08-09 Hitachi, Ltd. MIS semiconductor device and method of manufacturing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5847860B2 (ja) * 1973-06-30 1983-10-25 株式会社東芝 ハンドウタイソウチ

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1639051B1 (de) * 1961-12-01 1971-06-09 Western Electric Co Verfahren zum herstellen eines ohmschen kontakts an einem halbleiterkoerper
US3617824A (en) * 1965-07-12 1971-11-02 Nippon Electric Co Mos device with a metal-silicide gate
DE1764056B1 (de) * 1967-03-27 1972-03-09 Western Electric Co Verfahren zum herstellen einer halbleiteranordnung
DE1808926A1 (de) * 1967-11-14 1969-07-17 Sony Corp Halbleiterbauelement und Verfahren zu dessen Herstellung
US3634929A (en) * 1968-11-02 1972-01-18 Tokyo Shibaura Electric Co Method of manufacturing semiconductor integrated circuits
US3658586A (en) * 1969-04-11 1972-04-25 Rca Corp Epitaxial silicon on hydrogen magnesium aluminate spinel single crystals
US3753774A (en) * 1971-04-05 1973-08-21 Rca Corp Method for making an intermetallic contact to a semiconductor device
US4041518A (en) * 1973-02-24 1977-08-09 Hitachi, Ltd. MIS semiconductor device and method of manufacturing the same
US4012762A (en) * 1974-06-24 1977-03-15 Sony Corporation Semiconductor field effect device having oxygen enriched polycrystalline silicon

Non-Patent Citations (10)

* Cited by examiner, † Cited by third party
Title
DE-Z.: Elektronik 1970 H. 1, S. 30 *
DE-Z.: Industrie-Elektrik + Elektronik 12. Jhrg. 1967/Nr. B7/8, S. 125-128 *
DE-Z.: Philips Technische Rundschau, 32, 1971/72, H. 1, S. 1-12 *
DE-Z.: Philips Technische Rundschau, 35, 1975/76, Nr. 7/8, S. 230-239 *
US-Z.: IBM Techn. Discl. Bull., Vol. 17, No. 6, Nov. 1974, S. 1831-1833 *
US-Z.: J. Electrochemical Soc., Vol. 122, No. 12, Dezember 1975, S. 1714-1718 *
US-Z.: SCP and Solid-State Technologie, März 1965,S. 42-44 *
US-Z.: Solid State Electronics 1972, Vol. 15, S. 789-799 *
US-Z.: Solid State Technology, Bd. 11, 1968, H. 3, S. 36-40 *
US-Z.: The Bell System Journal, Bd. XLV, Nr. 2, Februar 1966, S. 233-253 *

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0043451A2 (de) * 1980-06-30 1982-01-13 International Business Machines Corporation Verfahren zum selektiven Formen von Silizid-Schichten feuerfester Metalle auf Halbleiteranordnungen
EP0043451A3 (en) * 1980-06-30 1984-07-25 International Business Machines Corporation Process for selectively forming refractory metal silicide layers on semiconductor devices
DE3127996A1 (de) * 1980-07-15 1982-03-04 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Halbleitervorrichtung
US5061983A (en) * 1980-07-15 1991-10-29 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device having a metal silicide layer connecting two semiconductors
DE3141195A1 (de) * 1980-11-07 1982-06-24 Hitachi, Ltd., Tokyo Integrierte halbleiter-schaltungsanordnung und verfahren zu ihrer herstellung
US4954871A (en) * 1981-06-26 1990-09-04 Yoshihisa Mizutani Semiconductor device with composite electrode
DE3223858A1 (de) * 1981-06-26 1983-01-13 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Halbleitervorrichtung und verfahren zu ihrer herstellung
EP0072522A2 (de) * 1981-08-19 1983-02-23 Siemens Aktiengesellschaft Verfahren zum Herstellen von integrierten MOS-Feldeffekttransistoren, insbesondere von komplementären MOS-Feldeffekttransistorschaltungen mit einer aus Metallsiliziden bestehenden zusätzlichen Leiterbahnebene
EP0072522A3 (en) * 1981-08-19 1983-11-09 Siemens Aktiengesellschaft Process for manufacturing integrated mos field effect transistors, particularly circuits having complementary mos field effect transistors with an additional conductor level comprising metal silicides
EP0096734A1 (de) * 1982-05-31 1983-12-28 Kabushiki Kaisha Toshiba Inverter mit übereinanderliegendem komplementären Metall-Oxyd-Halbleiter
EP0098737A3 (de) * 1982-06-30 1985-08-28 Fujitsu Limited Halbleiteranordnung
EP0098737A2 (de) * 1982-06-30 1984-01-18 Fujitsu Limited Halbleiteranordnung
DE3409387A1 (de) * 1983-03-15 1984-09-20 Canon K.K., Tokio/Tokyo Halbleitervorrichtung
DE4121051A1 (de) * 1991-06-26 1993-01-07 Eurosil Electronic Gmbh Halbleiteranordnung und verfahren zur herstellung
US5268323A (en) * 1991-06-26 1993-12-07 Eurosil Electronic Gmbh Semiconductor array and method for its manufacture

Also Published As

Publication number Publication date
SE7901551L (sv) 1979-08-28
IT7919722A0 (it) 1979-01-30
SE438945B (sv) 1985-05-13
IT1110843B (it) 1986-01-06
JPS54123883A (en) 1979-09-26
DE2906249B2 (de) 1980-11-13
JPS592186B2 (ja) 1984-01-17

Similar Documents

Publication Publication Date Title
DE2930630C2 (de) Halbleiterbauelement sowie Verfahren zu seiner Herstellung
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE69728259T2 (de) Siliciumkarbid-cmos und herstellungsverfahren
DE3823270C2 (de) Transistor, insbesondere Isoliergate-Bipolartransistor, und Verfahren zu seiner Herstellung
DE2817430C2 (de) Verfahren zum Herstellen von Feldeffekt-Transistoren mit isolierter Gate- Elektrode
DE2906249A1 (de) Integrierter, komplementaerer mos- schaltkreis
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE19611959C2 (de) Komplementär-MOS-Feldeffekttransistor und Herstellungsverfahren für denselben
DE3222805A1 (de) Verfahren zur herstellung einer mos-schaltung in integrierter schaltungstechnik auf einem siliziumsubstrat
DE2718779A1 (de) Mis-halbleiter-bauelement und verfahren zu dessen herstellung
DE2933694A1 (de) Integrierter schaltkreis
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE19838150A1 (de) Halbleitergerät mit einer Reihe von Standardzellen und Verfahren zu seiner Konstruktion
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE2422912A1 (de) Integrierter halbleiterkreis
DE3142448C2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE3127996C2 (de)
DE4121051A1 (de) Halbleiteranordnung und verfahren zur herstellung
DE3932445C2 (de) Komplementäre Halbleitereinrichtung mit einem verbesserten Isolationsbereich
DE3148323A1 (de) Halbleiterschaltung
DE3103785C2 (de)
DE1297762B (de) Sperrschicht-Feldeffekttransistor
DE2044863A1 (de) Verfahren zur Herstellung von Schottkydioden

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8263 Opposition against grant of a patent
8235 Patent refused