JPS5917852B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5917852B2 JPS5917852B2 JP52012760A JP1276077A JPS5917852B2 JP S5917852 B2 JPS5917852 B2 JP S5917852B2 JP 52012760 A JP52012760 A JP 52012760A JP 1276077 A JP1276077 A JP 1276077A JP S5917852 B2 JPS5917852 B2 JP S5917852B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon thin
- wiring
- polycrystalline silicon
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置、特に多結晶シリコン薄膜を配線に
使用する半導体集積回路装置に関するものである。
使用する半導体集積回路装置に関するものである。
従来、集積回路装置には、その製造技術上の単純さ、便
利さ、容易に可能な高集積度、等の為に、３多結晶シリ
コン薄膜が使用されている。
利さ、容易に可能な高集積度、等の為に、３多結晶シリ
コン薄膜が使用されている。
特に多結晶シリコン薄膜による電極、及び配線への応用
は一般化している。が多結晶シリコン薄膜を配線として
利用する場合、その抵抗値が高いという欠点を有してお
り、この為、集積回路装置の設計に於いては、多くの制
限を受けている。即ち集積度主５ 溝型の素子配置から
、配線主導型の素子配置にして、集積度を低下させたり
、又は、アルミニウム等の低抵抗の金属配線を一層構造
から、二層構造に工程を増加させて集積度を確保したり
等の制限を受けている。１０本発明の目的は、上記の従
来の欠点を容易に解決する為の半導体装置を提供するこ
とである。
は一般化している。が多結晶シリコン薄膜を配線として
利用する場合、その抵抗値が高いという欠点を有してお
り、この為、集積回路装置の設計に於いては、多くの制
限を受けている。即ち集積度主５ 溝型の素子配置から
、配線主導型の素子配置にして、集積度を低下させたり
、又は、アルミニウム等の低抵抗の金属配線を一層構造
から、二層構造に工程を増加させて集積度を確保したり
等の制限を受けている。１０本発明の目的は、上記の従
来の欠点を容易に解決する為の半導体装置を提供するこ
とである。
本発明の特徴は、半導体基板の一主面を覆う第１の絶縁
膜上に設けられた多結晶シリコン薄膜上を第２の絶縁膜
を介して配線が延在せる半導体装置５ 置において、前
記配線がその上に存在しない前記多結晶シリコン薄膜の
表面部分に達する開孔を前記第２の絶縁膜に設け、該開
孔を通して平面形状が島状の低抵抗の金属薄膜が前記多
結晶シリコン薄膜とのみに電気的に接続されている半導
体装置’０ にある。以下本発明につき図面を用いて説
明する。
膜上に設けられた多結晶シリコン薄膜上を第２の絶縁膜
を介して配線が延在せる半導体装置５ 置において、前
記配線がその上に存在しない前記多結晶シリコン薄膜の
表面部分に達する開孔を前記第２の絶縁膜に設け、該開
孔を通して平面形状が島状の低抵抗の金属薄膜が前記多
結晶シリコン薄膜とのみに電気的に接続されている半導
体装置’０ にある。以下本発明につき図面を用いて説
明する。
第１図は従来の半導体装置の断面図（第１図゛と平面図
（第１図Ｂ）を示している。
（第１図Ｂ）を示している。
シリコン基板１１を覆う絶縁膜１２上に被着した多結晶
シリ５ コン薄膜による配線１３が形成された後、再び
絶縁膜１４で、該シリコン薄膜配線１３を覆い、この上
にアルミニウム等の金属配線１５、１５′、１５″を形
成している。第２図は本発明の原理を説明する断面図（
第２０図Ａ）と平面図（第２図Ｂ）を示している。
シリ５ コン薄膜による配線１３が形成された後、再び
絶縁膜１４で、該シリコン薄膜配線１３を覆い、この上
にアルミニウム等の金属配線１５、１５′、１５″を形
成している。第２図は本発明の原理を説明する断面図（
第２０図Ａ）と平面図（第２図Ｂ）を示している。
シリコン基板２１を覆う絶縁膜２２上に被着した多結晶
シリコン薄膜による配線２３が形成され、さらに、絶縁
膜２４でシリコン薄膜配線２３を覆つた後、絶縁膜２４
上で、この上に形成されるアルミ５ ニウム等の金属配
線２５、２５’、２５″が通過しない部分に選択的にシ
リコン薄膜配線２３に達する開孔部２６、２６′を設け
開孔部２６、２６′を低抵抗の金属薄膜２７，２７′が
覆つている。本発明の構造を使用することにより、次の
ような効果がある。
シリコン薄膜による配線２３が形成され、さらに、絶縁
膜２４でシリコン薄膜配線２３を覆つた後、絶縁膜２４
上で、この上に形成されるアルミ５ ニウム等の金属配
線２５、２５’、２５″が通過しない部分に選択的にシ
リコン薄膜配線２３に達する開孔部２６、２６′を設け
開孔部２６、２６′を低抵抗の金属薄膜２７，２７′が
覆つている。本発明の構造を使用することにより、次の
ような効果がある。
即ち、配線に使用される多結晶シリコン薄膜の比抵抗は
せいぜい１０−３〜１０−４Ω？であるが、金属はこれ
より２〜３桁低い値である。シリコン薄膜だけで配線の
抵抗値を下げる為には膜厚を増すか、配線巾を広げるか
の方法があるが、膜厚の増加は段差が増え、この上に形
成される金属配線の断線を誘発しやすいし、又配線巾の
拡大は面積の増加をともなう等の信頼性上、価格上の問
題がある。一方、本発明の構造では、シリコン薄膜と共
に、一部に金属薄膜を使用すると、その部分での抵抗値
は金属薄膜の抵抗値が主になりその分だけ全体の配線の
抵抗値が下がり、装置の設計に余裕がでることになる。
以下、本発明を適用した製造工程の断面図を第３図に示
す。
せいぜい１０−３〜１０−４Ω？であるが、金属はこれ
より２〜３桁低い値である。シリコン薄膜だけで配線の
抵抗値を下げる為には膜厚を増すか、配線巾を広げるか
の方法があるが、膜厚の増加は段差が増え、この上に形
成される金属配線の断線を誘発しやすいし、又配線巾の
拡大は面積の増加をともなう等の信頼性上、価格上の問
題がある。一方、本発明の構造では、シリコン薄膜と共
に、一部に金属薄膜を使用すると、その部分での抵抗値
は金属薄膜の抵抗値が主になりその分だけ全体の配線の
抵抗値が下がり、装置の設計に余裕がでることになる。
以下、本発明を適用した製造工程の断面図を第３図に示
す。
シリコン基板３１を熱酸化して基板表面を約０．５ミク
ロンのシリコン酸化膜３２で覆い、さらに続けて、多結
晶シリコン薄膜３３をシリコン酸化膜３２上に約０．７
ミクロン被着させ、再び熱酸化してシリコン薄膜３３の
表面を約０．２ミクロンシリコン酸化膜３４で覆う（第
３図Ａ）。この時のシリコン薄膜は６５０℃でモノシラ
ンを熱分解して被着させるのが好適である。次に写真食
刻技術によりシリコン薄膜３３上のシリコン酸化膜３４
を選択的に除去し、さらに残余シリコン酸化膜３４をマ
スクにしてシリコン薄膜を選択的に除去する（第３図Ｂ
）。
ロンのシリコン酸化膜３２で覆い、さらに続けて、多結
晶シリコン薄膜３３をシリコン酸化膜３２上に約０．７
ミクロン被着させ、再び熱酸化してシリコン薄膜３３の
表面を約０．２ミクロンシリコン酸化膜３４で覆う（第
３図Ａ）。この時のシリコン薄膜は６５０℃でモノシラ
ンを熱分解して被着させるのが好適である。次に写真食
刻技術によりシリコン薄膜３３上のシリコン酸化膜３４
を選択的に除去し、さらに残余シリコン酸化膜３４をマ
スクにしてシリコン薄膜を選択的に除去する（第３図Ｂ
）。
次に、前記残余シリコン酸化膜３４を除去しリン拡散を
行ない、シリコン薄膜３３中へリン原子を拡散し、再び
シリコン薄膜３３の表面を約０．３ミクロンのシリコン
酸化膜３４で覆い、さらに、写真食刻技術によりシリコ
ン酸化膜３４にシリコン膜薄３３に達する開孔部３６，
３６′，３８，３８′を設ける（第３図Ｃ）。
行ない、シリコン薄膜３３中へリン原子を拡散し、再び
シリコン薄膜３３の表面を約０．３ミクロンのシリコン
酸化膜３４で覆い、さらに、写真食刻技術によりシリコ
ン酸化膜３４にシリコン膜薄３３に達する開孔部３６，
３６′，３８，３８′を設ける（第３図Ｃ）。
この時のリン拡散を１０００℃で３０分間行なうことに
より、シリコン薄膜の層抵抗は約２０Ω／？になる。次
に、アルミニウムを約１。
より、シリコン薄膜の層抵抗は約２０Ω／？になる。次
に、アルミニウムを約１。
５ミクロン被着させ、写真食刻技術を用いて、電極、配
線３５，３５′３５″，３７，３７′，３９，３９′を
形成し、４５０℃窒素中で３０分間熱処理してシリコン
とアルミニウムとのオーミツクな接触を得て、素子を完
成する（第３図Ｄ）。
線３５，３５′３５″，３７，３７′，３９，３９′を
形成し、４５０℃窒素中で３０分間熱処理してシリコン
とアルミニウムとのオーミツクな接触を得て、素子を完
成する（第３図Ｄ）。
この時のアルミニウムの層抵抗は約０．０３Ω／？でシ
リコン薄膜の層抵抗より充分低くなつている。ここで、
配線３５，３５′，３５″はシリコン薄膜を覆うシリコ
ン酸化膜上に形成された配線であり、配線３９，３９′
はシリコン薄膜配線３３と他を接続する為の配線であり
、又、電極３７，３７′は本発明を適用したシリコン薄
膜配線３３の抵抗値を下げる為の金属薄膜である。それ
故、第３図Ｃで設けた開孔部のうち、開孔部３８，３８
′は外部との接続の為のものであり、開孔部３６，３６
′は本発明を適用する為に設けたものである。以上、実
施例につき説明したが、本発明の主要な部分は、半導体
基板の一主面を覆う絶縁膜上に被着した多結晶シリコン
薄膜による配線を覆う絶縁膜に選択的に形成された多結
晶シリコン薄膜に達する複数個の開孔部が各々低抵抗の
金属薄膜で覆われていることになる。
リコン薄膜の層抵抗より充分低くなつている。ここで、
配線３５，３５′，３５″はシリコン薄膜を覆うシリコ
ン酸化膜上に形成された配線であり、配線３９，３９′
はシリコン薄膜配線３３と他を接続する為の配線であり
、又、電極３７，３７′は本発明を適用したシリコン薄
膜配線３３の抵抗値を下げる為の金属薄膜である。それ
故、第３図Ｃで設けた開孔部のうち、開孔部３８，３８
′は外部との接続の為のものであり、開孔部３６，３６
′は本発明を適用する為に設けたものである。以上、実
施例につき説明したが、本発明の主要な部分は、半導体
基板の一主面を覆う絶縁膜上に被着した多結晶シリコン
薄膜による配線を覆う絶縁膜に選択的に形成された多結
晶シリコン薄膜に達する複数個の開孔部が各々低抵抗の
金属薄膜で覆われていることになる。
従つて、本発明の技術的範囲は前記の実施例に限定され
ず、Ｐ型シリコン薄膜配線や、シリコン薄膜配線がシリ
コン基板と直接接続している構造のものにも適用可能で
あり、本発明の権利は特許請求の範囲に示す全ての装置
に及ぶ。
ず、Ｐ型シリコン薄膜配線や、シリコン薄膜配線がシリ
コン基板と直接接続している構造のものにも適用可能で
あり、本発明の権利は特許請求の範囲に示す全ての装置
に及ぶ。
第１図は従来の半導体装置の断面図（第１図Ａ）と平面
図（第１図Ｂ）、第２図は本発明の原理を示す断面図（
第２図Ａ）と平面図（第２図Ｂ）、第３図は本発明の実
施例を示す製造工程の断面図である。 図中２１，３１はシリコン基板、２２，２４，３２，３
４は絶縁膜、２３，３３は多結晶シリコン薄膜、２５，
２５′，２５″，３５，３５′，３５〃，３９，３９′
は金属配線、２６，２６′，３６，３６′３８，３８′
は開孔部、２７，２７′，３７，３７′は金属薄膜を示
している。
図（第１図Ｂ）、第２図は本発明の原理を示す断面図（
第２図Ａ）と平面図（第２図Ｂ）、第３図は本発明の実
施例を示す製造工程の断面図である。 図中２１，３１はシリコン基板、２２，２４，３２，３
４は絶縁膜、２３，３３は多結晶シリコン薄膜、２５，
２５′，２５″，３５，３５′，３５〃，３９，３９′
は金属配線、２６，２６′，３６，３６′３８，３８′
は開孔部、２７，２７′，３７，３７′は金属薄膜を示
している。
Claims (1)
- １ 半導体基板の一主面を覆う第１の絶縁膜上に設けら
れた多結晶シリコン薄膜の第１の配線と、該第１の配線
の所定部上に第２の絶縁膜を介して設けられた第２の配
線とを有する半導体装置において、前記第２の配線がそ
の上に存在しない前記多結晶シリコン薄膜の部分に達す
る開孔を前記第２の絶縁膜に設け、該開孔を通して平面
形状が島状の低抵抗の金属薄膜を前記多結晶シリコン薄
膜とのみに電気的に接続しこの部分において該多結晶シ
リコン薄膜と該金属薄膜との積層体としたことを特徴と
する半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52012760A JPS5917852B2 (ja) | 1977-02-07 | 1977-02-07 | 半導体装置 |
| US05/874,551 US4163246A (en) | 1977-02-07 | 1978-02-02 | Semiconductor integrated circuit device employing a polycrystalline silicon as a wiring layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52012760A JPS5917852B2 (ja) | 1977-02-07 | 1977-02-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5397790A JPS5397790A (en) | 1978-08-26 |
| JPS5917852B2 true JPS5917852B2 (ja) | 1984-04-24 |
Family
ID=11814349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52012760A Expired JPS5917852B2 (ja) | 1977-02-07 | 1977-02-07 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4163246A (ja) |
| JP (1) | JPS5917852B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6394144A (ja) * | 1986-07-14 | 1988-04-25 | Yokogawa Hewlett Packard Ltd | 熱伝導率検出器 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54110068U (ja) * | 1978-01-20 | 1979-08-02 | ||
| JPS5553462A (en) * | 1978-10-13 | 1980-04-18 | Int Rectifier Corp | Mosfet element |
| US4329706A (en) * | 1979-03-01 | 1982-05-11 | International Business Machines Corporation | Doped polysilicon silicide semiconductor integrated circuit interconnections |
| US4785341A (en) * | 1979-06-29 | 1988-11-15 | International Business Machines Corporation | Interconnection of opposite conductivity type semiconductor regions |
| DE2926874A1 (de) * | 1979-07-03 | 1981-01-22 | Siemens Ag | Verfahren zum herstellen von niederohmigen, diffundierten bereichen bei der silizium-gate-technologie |
| JPS56126969A (en) * | 1980-03-11 | 1981-10-05 | Toshiba Corp | Integrated circuit device |
| EP0048610B1 (en) * | 1980-09-22 | 1986-01-15 | Kabushiki Kaisha Toshiba | Semiconductor device and its manufacture |
| US4908679A (en) * | 1981-01-23 | 1990-03-13 | National Semiconductor Corporation | Low resistance Schottky diode on polysilicon/metal-silicide |
| JPS57136346A (en) * | 1981-02-17 | 1982-08-23 | Nec Corp | Internal wiring for semiconductor ic |
| JPS5815250A (ja) * | 1981-07-21 | 1983-01-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS5893347A (ja) * | 1981-11-30 | 1983-06-03 | Toshiba Corp | Ｍｏｓ型半導体装置及びその製造方法 |
| JP4445511B2 (ja) * | 2007-03-23 | 2010-04-07 | 株式会社東芝 | マルチチップ半導体装置 |
| US8399959B2 (en) * | 2007-05-30 | 2013-03-19 | Broadcom Corporation | Programmable poly fuse |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3667008A (en) * | 1970-10-29 | 1972-05-30 | Rca Corp | Semiconductor device employing two-metal contact and polycrystalline isolation means |
| GB1447675A (en) * | 1973-11-23 | 1976-08-25 | Mullard Ltd | Semiconductor devices |
-
1977
- 1977-02-07 JP JP52012760A patent/JPS5917852B2/ja not_active Expired
-
1978
- 1978-02-02 US US05/874,551 patent/US4163246A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6394144A (ja) * | 1986-07-14 | 1988-04-25 | Yokogawa Hewlett Packard Ltd | 熱伝導率検出器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5397790A (en) | 1978-08-26 |
| US4163246A (en) | 1979-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5917852B2 (ja) | 半導体装置 | |
| JPH05343404A (ja) | 半導体装置 | |
| JPS6248892B2 (ja) | ||
| JP3106493B2 (ja) | 半導体装置 | |
| JP2765871B2 (ja) | 半導体装置 | |
| JPS6359257B2 (ja) | ||
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JP2738145B2 (ja) | 半導体装置 | |
| JPS5863150A (ja) | 半導体装置の製造方法 | |
| JP2687469B2 (ja) | 半導体装置 | |
| JPS606098B2 (ja) | 半導体集積回路 | |
| JP2587103B2 (ja) | 半導体装置の製造方法 | |
| JPH0462176B2 (ja) | ||
| JPH02183536A (ja) | 半導体装置 | |
| JP2869978B2 (ja) | 半導体装置 | |
| JP3391447B2 (ja) | 半導体装置の製造方法 | |
| JPS6339977Y2 (ja) | ||
| JPS59154056A (ja) | 半導体装置 | |
| JPH01268150A (ja) | 半導体装置 | |
| JPWO2022054327A5 (ja) | ||
| JPS6140133B2 (ja) | ||
| JPS6352470B2 (ja) | ||
| JPH0569312B2 (ja) | ||
| JPS6239027A (ja) | 半導体装置の製造方法 | |
| JPH0482220A (ja) | 半導体装置の製造方法 |