TWI747757B - 電路板結構及其佈局結構 - Google Patents

Abstract

一種電路板結構及其佈局結構被提出。佈局結構包括至少一信號傳輸線、至少一焊墊以及至少一阻抗調整導線。信號傳輸線、焊墊以及阻抗調整導線設置在第一電路板上。阻抗調整導線電性連接在信號傳輸線以及焊墊間。阻抗調整導線沿焊墊的周圍進行設置，並至少部分環繞焊墊。

Description

電路板結構及其佈局結構

本發明是有關於一種電路板結構及其佈局結構，且特別是有關於一種可降低信號反射現象的電路板結構及其佈局結構。

在印刷電路板的設計上，為了使信號可以在不同高度的電路板間進行傳送，常透過焊墊以至連接例如導電通孔的連接結構，來使不同的電路板間可以產生電性連接。然而，相對於傳輸線，焊墊常具有相對大的表面積並提供相對低的阻抗。如此一來，傳輸線與焊墊所形成的信號傳輸路徑，會產生阻抗不連續的現象，而造成信號傳輸過程的反射現象，降低信號傳輸的品質。

本發明提供一種電路板結構及其佈局結構，可減低信號傳輸時的反射現象。

本發明的電路板佈局結構包括至少一信號傳輸線、至少一焊墊以及至少一阻抗調整導線。信號傳輸線、焊墊以及阻抗調 整導線設置在第一電路板上。阻抗調整導線電性連接在信號傳輸線以及焊墊間。阻抗調整導線沿焊墊的周圍進行設置，並至少部分環繞焊墊。

本發明的電路板結構包括第一電路板以及第二電路板。第一電路板具有至少一信號傳輸線、至少一焊墊以及至少一阻抗調整導線。阻抗調整導線電性連接在信號傳輸線以及焊墊間。阻抗調整導線沿焊墊的周圍進行設置，並至少部分環繞焊墊。第二電路板，透過至少一連接結構電性連接至該第二電路板。

基於上述，本發明透過設置阻抗調整導線以電性連接在信號傳輸線以及焊墊間。並使阻抗調整導線沿焊墊的周圍進行設置，且至少部分環繞焊墊。可有效減低信號傳輸過程所產生的阻抗不連續現象，可有效提升信號傳輸的品質。

100、210、300:佈局結構

110、510、520:電路板

111、211-1、211-2、221-1、221-2、311、5111、611、612、631、632:焊墊

112、212-1、212-2、222-1、222-2、312:阻抗調整導線

113、313:信號傳輸線

410、420、430:曲線

SPC:規格

500:電路板結構

IC1、IC2:積體電路

VIA、621、622:導電通孔

L11:自感

L12:互感

C11:自容

C22:互容

圖1繪示本發明一實施例的電路板佈局結構的示意圖。

圖2A以及圖2B分別繪示本發明實施例的佈局結構的不同實施方式的示意圖。

圖3繪示本發明實施例的佈局結構的另一實施方式的示意圖。

圖4繪示依據本發明實施例的佈局結構所量測的時間區域反射法(Time Domain Reflectometry,TDR)波形圖。

圖5繪示本發明一實施例的電路板結構的示意圖。

圖6繪示本發明實施例的高速傳輸介面的傳輸結構的示意圖。

請參照圖1，圖1繪示本發明一實施例的電路板佈局結構的示意圖。佈局結構100設置在電路板110上。佈局結構100包括焊墊111、阻抗調整導線112以及信號傳輸線113。信號傳輸線113電性連接至阻抗調整導線112的一端，阻抗調整導線112的另一端則電性連接至焊墊111。在本實施例中，焊墊111具有一相對大的電荷傳送表面，並提供一第一阻抗。設置在焊墊111以及信號傳輸線113中的阻抗調整導線112，則具有相對小的電荷傳送表面，並提供一第二阻抗。其中，第二阻抗大於第一阻抗。

在本實施例中，信號傳輸線113用以傳送一電氣信號。佈局結構100透過在信號傳輸線113以及焊墊111間設置阻抗調整導線112，並透過阻抗調整導線112所提供的，相對大於焊墊111所提供的第一阻抗的第二阻抗，來提高信號傳輸線113至焊墊111間阻抗變化的連續性，可有效減低電氣信號的傳送過程中，所可能發生的信號反射現象。

值得一提的，在本實施例中，阻抗調整導線112可沿著焊墊111的周圍進行設置。其中，焊墊111的形狀可以設計為多邊形或是圓形。阻抗調整導線112則可以沿焊墊111為多邊形或 是圓形的周圍，並與焊墊111具有一間隔距離，以環繞焊墊111的方式進行佈局。在圖1中，阻抗調整導線112可部分環繞焊墊111，例如環繞焊墊111達1/4個周長。

此外，在本實施例中，焊墊111以及阻抗調整導線112可均配置在電路板110的相同表面上。在本發明其他實施例中，焊墊111以及阻抗調整導線112可分別配置在電路板110的不同表面上。

附帶一提的，本實施例中，焊墊111可用以電性連接至一連接結構，並透過連接結構電性連接至另一電路板。連接結構可以由任意形式的導電通孔(VIA)。

以下請參照圖2A以及圖2B，圖2A以及圖2B分別繪示本發明實施例的佈局結構的不同實施方式的示意圖。在圖2A中，佈局結構210包括焊墊211-1、211-2以及阻抗調整導線212-1、212-2。焊墊211-1、211-2以及阻抗調整導線212-1、212-2配置在電路板的相同表面上。阻抗調整導線212-1的一端電性連接至焊墊211-1，阻抗調整導線212-1的另一端可用以連接至第一信號傳輸線。阻抗調整導線212-2的一端電性連接至焊墊211-2，阻抗調整導線212-2的另一端可用以連接至第二信號傳輸線。第一信號傳輸線以及第二信號傳輸線可分別收發互為差動信號的二電氣信號。

另外，阻抗調整導線212-1環繞焊墊211-1的周圍，在與焊墊211-1的周圍具有一第一間隔距離的條件下進行設置。在圖 2A的實施方式中，阻抗調整導線212-1環繞焊墊211-1達1/2個周長。在另一方面，阻抗調整導線212-2環繞焊墊211-2的周圍，並在與焊墊211-2的周圍具有一第二間隔距離的條件下進行設置。在圖2A的實施方式中，阻抗調整導線212-2環繞焊墊211-2同樣可達1/2個周長。其中，第一間格距離以及第二間隔距離可以相同或不相同，沒有固定的限制。

在圖2B中，佈局結構220包括焊墊221-1、221-2以及阻抗調整導線222-1、222-2。焊墊221-1、221-2以及阻抗調整導線222-1、222-2同樣可配置在電路板的相同表面上。阻抗調整導線222-1的一端電性連接至焊墊221-1，阻抗調整導線222-1的另一端可用以連接至第一信號傳輸線。阻抗調整導線222-2的一端電性連接至焊墊221-2，阻抗調整導線222-2的另一端可用以連接至第二信號傳輸線。第一信號傳輸線以及第二信號傳輸線可分別收發互為差動信號的二電氣信號。

另外，阻抗調整導線222-1環繞焊墊221-1的周圍，在與焊墊221-1的周圍具有一第一間隔距離的條件下進行設置。在圖2B的實施方式中，阻抗調整導線222-1環繞焊墊221-1達1個周長。在另一方面，阻抗調整導線222-2環繞焊墊221-2的周圍，並在與焊墊221-2的周圍具有一第二間隔距離的條件下進行設置。在圖2B的實施方式中，阻抗調整導線222-2環繞焊墊221-2同樣可達1個周長。同樣的，在本實施方式中，第一間格距離以及第二間隔距離可以相同或不相同，沒有固定的限制。

以下請參照圖3，圖3繪示本發明實施例的佈局結構的另一實施方式的示意圖。佈局結構300包括焊墊311、阻抗調整導線312以及信號傳輸線313。在本實施方式中，焊墊311以及阻抗調整導線312可設置在電路板的不同表面上。

基於焊墊311以及阻抗調整導線312設置在電路板的不同表面上，阻抗調整導線312可依據焊墊311的輪廓在電路板的第二表面上的垂直投影進行佈局。在本實施方式中，阻抗調整導線312可至少部分與焊墊311的輪廓相互重疊。阻抗調整導線312的長度，可以為焊墊311的周長的1/4、1/2、3/4或與焊墊311的周長實質上相等。

透過本實施方式的佈局方法，可以有效減低阻抗調整導線312以及焊墊311所需的佈局面積。

附帶一提的，在本實施方式中，阻抗調整導線312以及信號傳輸線313可以佈局在電路板的相同表面上，或分別設置在電路板的不同表面上，沒有特定的限制。當阻抗調整導線312以及信號傳輸線313佈局在電路板的不同表面上時，阻抗調整導線312以及信號傳輸線313可以透過導電通孔以相互電性連接。

以下請參照圖4，圖4繪示依據本發明實施例的佈局結構所量測的時間區域反射法(Time Domain Reflectometry,TDR)波形圖。其中，圖4的時間區域反射法可依據輸入信號為具有25皮秒的方波信號來進行量測。曲線410表示沒有加入阻抗調整導線時的時間區域反射曲線；曲線420表示加入環繞焊墊半圈的阻抗 調整導線時的時間區域反射曲線；曲線430表示加入環繞焊墊1/4圈的阻抗調整導線時的時間區域反射曲線。以規格SPC被設定在介於70~93歐姆為範例，在傳輸阻抗產生變動時，依據曲線410，在沒有加入阻抗調整導線的條件下，傳輸阻抗最低可下降至58歐姆並遠低於規格SPC；依據曲線420，在加入半圈阻抗調整導線的條件下，傳輸阻抗可變動至75歐姆並滿足規格SPC的要求；依據曲線430，在加入1/4圈阻抗調整導線的條件下，傳輸阻抗可變動至70歐姆並仍可滿足規格SPC的要求。

以下請參照圖5，圖5繪示本發明一實施例的電路板結構的示意圖。電路板結構500包括電路板510以及520。電路板510上可承載積體電路IC1、IC2。積體電路IC1、IC2可以被設置在電路板510的任意表面上，沒有固定的限制。電路板510上並具有佈局結構511。佈局結構511連接至積體電路IC2，並用以與積體電路IC2進行信號的收發動作。佈局結構511可如圖1至圖3的多個實施例來建構，在此不多贅述。

佈局結構511中具有焊墊5111，焊墊5111可電性連接至導電通孔VIA。透過導電通孔VIA，電路板510、520間可以相互電性連接。

另外，本實施例中的電路板520上也可承載或不承載積體電路。設計者可以依據需求自行進行設定，並沒有特殊的限制。

請參照圖6，圖6繪示本發明實施例的高速傳輸介面的傳輸結構的示意圖。在圖6中，焊墊611、導電通孔621以及焊墊 631用以形成第一導線結構以傳輸一第一信號，焊墊612、導電通孔622以及焊墊632用以形成第二導線結構以傳輸一第二信號，其中第一信號與第二信號互為差動信號。焊墊611、焊墊612可以設置在相同的第一電路板上，焊墊621、焊墊622則可以設置在相同的第二電路板上，其中的第一電路板與第二電路板不相同。

在本實施例中，以第一導線結構為例，第一導線結構具有自感L11，並具有與第二導線結構間所產生的互感L12。第一導線結構上並具有自容C11，以及與第二導線結構間所產生的互容C22。

透過本發明實施例中，設置至少部分環繞焊墊的阻抗調整導線，自感L11可以被增加。另外，互感L12以及互容C12可以被減低並降低信號在傳輸線間交互偶和的電場與磁場。本發明實施例並透過至少部分環繞焊墊的阻抗調整導線來產生一電感性路徑以補償多層電路板堆疊結構所產生的大的電容(例如自容C11)。其中，本實施例中的第一導線結構與第二導線結構間的阻抗差Zdiff可表示如下：

綜上所述，本發明提出的電路板佈局結構，透過在焊墊以及信號傳輸線間設置阻抗調整導線。並透過使阻抗調整導線沿焊墊的周圍進行設置，且部分環繞焊墊的方式進行佈局，可減低信號傳輸過程所可能產生的反射現象，有效提升信號傳輸的品質。

100:佈局結構

110:電路板

111:焊墊

112:阻抗調整導線

113:信號傳輸線

Claims (9)

1. 一種電路板佈局結構，包括：至少一信號傳輸線，設置在一第一電路板上；至少一焊墊，設置在該第一電路板上；以及至少一阻抗調整導線，設置在該第一電路板上，電性連接在該至少一信號傳輸線以及該至少一焊墊間，該至少一阻抗調整導線沿該至少一焊墊的周圍進行設置，並至少部分環繞該至少一焊墊，其中該至少一阻抗調整導線與該至少一焊墊分別設置在該第一電路板的不同表面上。
2. 如請求項1所述的電路板佈局結構，其中當該至少一阻抗調整導線與該至少一焊墊設置在該第一電路板的不同表面上時，該至少一阻抗調整導線依據該至少一焊墊的輪廓進行設置。
3. 如請求項1所述的電路板佈局結構，其中該至少一阻抗調整導線提供的阻抗大於該至少一焊墊所提供的阻抗。
4. 如請求項1所述的電路板佈局結構，其中該至少一阻抗調整導線環繞該至少一焊墊的外圍的1/4、1/2、3/4或全部。
5. 如請求項1所述的電路板佈局結構，其中該至少一焊墊透過一連接結構電性連接至一第二電路板。
6. 一種電路板結構，包括：一第一電路板，具有；至少一信號傳輸線，設置在一第一電路板上；至少一焊墊，設置在該第一電路板上；以及 至少一阻抗調整導線，設置在該第一電路板上，電性連接在該至少一信號傳輸線以及該至少一焊墊間，該至少一阻抗調整導線沿該至少一焊墊的周圍進行設置，並至少部分環繞該至少一焊墊，其中該至少一阻抗調整導線與該至少一焊墊分別設置在該第一電路板的不同表面上；以及一第二電路板，透過至少一連接結構電性連接至該第二電路板。
7. 如請求項6所述的電路板結構，其中該當該至少一阻抗調整導線與該至少一焊墊設置在該第一電路板的不同表面上時，該至少一阻抗調整導線依據該至少一焊墊的輪廓進行設置。
8. 如請求項6所述的電路板結構，其中該至少一阻抗調整導線提供的阻抗大於該至少一焊墊所提供的阻抗。
9. 如請求項6所述的電路板結構，其中該至少一阻抗調整導線環繞該至少一焊墊的外圍的1/4、1/2或全部。

Images