JPS63197356A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS63197356A JPS63197356A JP3031887A JP3031887A JPS63197356A JP S63197356 A JPS63197356 A JP S63197356A JP 3031887 A JP3031887 A JP 3031887A JP 3031887 A JP3031887 A JP 3031887A JP S63197356 A JPS63197356 A JP S63197356A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- cells
- integrated circuit
- circuit device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010354 integration Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 2
- 210000004907 gland Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は集積回路装置に関し、特にその高集積化技術に
関するものである。さらに具体的に言うならば、回路セ
ルを配置し、回路セルの端子を相互に接続することで設
計するスタンダードセル方式の集積回路装置に於いて、
セルを配置し、セルの端子を相互に接続する際に、効果
的な構造を提供するものである。
関するものである。さらに具体的に言うならば、回路セ
ルを配置し、回路セルの端子を相互に接続することで設
計するスタンダードセル方式の集積回路装置に於いて、
セルを配置し、セルの端子を相互に接続する際に、効果
的な構造を提供するものである。
従来の技術
従来、スタンダードセル方式では、第３図に示されるよ
うな構造が考えられていた。
うな構造が考えられていた。
同じ高さのセル３ｏから６４を配置して、矩形のセル列
Ｓ５ｏとセル列Ｓ３２をつくり、セル列Ｓ５０とセル列
Ｓ３□の間の領域を、各セルの端子を相互に接続する為
の配線領域Ｒ５゜とするものである。
Ｓ５ｏとセル列Ｓ３２をつくり、セル列Ｓ５０とセル列
Ｓ３□の間の領域を、各セルの端子を相互に接続する為
の配線領域Ｒ５゜とするものである。
ここで、Ｅ２は電源線であシ、Ｊｏはセル列内の各セル
の中心を結んでなる直線で、セル列の中心線である。い
ま、準備されているセル３ｏからセル６４はすべて同じ
高さであるから、セル３０からセル４ｏを配置してなる
セル列Ｓ３ａと、セル４２からセル６４を配置してなる
セル列Ｓ３□とは同じ高さｈ３１１である。また、セル
列Ｓ３０とセル列８５２の間の配線領域”３ｏの高さは
、配線の最も混雑した部分の高さにより決定される。概
ね、配線領域の中央において配線が混雑し、配線領域の
両端において配線がまばらとなる。
の中心を結んでなる直線で、セル列の中心線である。い
ま、準備されているセル３ｏからセル６４はすべて同じ
高さであるから、セル３０からセル４ｏを配置してなる
セル列Ｓ３ａと、セル４２からセル６４を配置してなる
セル列Ｓ３□とは同じ高さｈ３１１である。また、セル
列Ｓ３０とセル列８５２の間の配線領域”３ｏの高さは
、配線の最も混雑した部分の高さにより決定される。概
ね、配線領域の中央において配線が混雑し、配線領域の
両端において配線がまばらとなる。
発明が解決しようとする問題点
同じ高さのセルを配置してセル列をつくり、セル間の配
線をする際にセル列の間の配線領域を利用することを特
徴とする集積回路装置の構造においては、面積の効率的
利用について次の問題点が存在していた。
線をする際にセル列の間の配線領域を利用することを特
徴とする集積回路装置の構造においては、面積の効率的
利用について次の問題点が存在していた。
■ 第３図に配置されている回路セルの中のセル３６を
、その内部のレイアウトを含めて第４図に示す。例とし
て、セル３６はＮＯＴ回路とする。同じ高さのセルを設
計する際には、第４図に示されるように、セル内の能動
素子領域として利用されない空き領域φが生じ、セルの
面積が最小化されない。そして、この空き領域φはセル
間の配線にも利用されない。したがって、集積回路装置
の面積の増大につながっていた。
、その内部のレイアウトを含めて第４図に示す。例とし
て、セル３６はＮＯＴ回路とする。同じ高さのセルを設
計する際には、第４図に示されるように、セル内の能動
素子領域として利用されない空き領域φが生じ、セルの
面積が最小化されない。そして、この空き領域φはセル
間の配線にも利用されない。したがって、集積回路装置
の面積の増大につながっていた。
■ 第３図に示されるように、矩形のセル列Ｓ、。
とセル列Ｓ５２を平行に配置し、セル列Ｓ５ｏとセル列
Ｓ３□の間隔つまり配線領域の高さを調整し、て、セル
間のすべての配線をする際には、配線の最も集中する部
分と配線のまばらな部分とが生じ、配線領域の効率的利
用が行なわれず、集積回路装置の面積の増大につながっ
ていた。
Ｓ３□の間隔つまり配線領域の高さを調整し、て、セル
間のすべての配線をする際には、配線の最も集中する部
分と配線のまばらな部分とが生じ、配線領域の効率的利
用が行なわれず、集積回路装置の面積の増大につながっ
ていた。
問題点を解決するための手段
本発明は以上の問題点を解決するために、高さの異なる
回路セルを準備し、セルの中心が一直線上に配置される
ように、セル列の両端より中央に向かって高さ方向の高
いセルから各セルを順次隣接して配置し、電源線をセル
列の中心線に平行に敷設することを特徴とするものであ
る。
回路セルを準備し、セルの中心が一直線上に配置される
ように、セル列の両端より中央に向かって高さ方向の高
いセルから各セルを順次隣接して配置し、電源線をセル
列の中心線に平行に敷設することを特徴とするものであ
る。
作用
本発明は、高さの異なる回路セルを準備することから、
セルの面積を最小化することができ、更に、セルの中心
を一直線上に配置するようにセル列の両端よシ中火に向
かって高さ方向の高いセルから各セルを順次隣接して配
置することで、配線の混雑する配線領域の中央部分の高
さを高くし１、、−９とができ、配線領域の面積の効率
的利用が可能−１′、−・ となる。
セルの面積を最小化することができ、更に、セルの中心
を一直線上に配置するようにセル列の両端よシ中火に向
かって高さ方向の高いセルから各セルを順次隣接して配
置することで、配線の混雑する配線領域の中央部分の高
さを高くし１、、−９とができ、配線領域の面積の効率
的利用が可能−１′、−・ となる。
したがって、集積回路装置の面積を増大させることなく
、高集積な集積回路装置を設計することができるもので
ある。
、高集積な集積回路装置を設計することができるもので
ある。
実施例
第１図に本発明の一実施例を示す。すなわち第１図にお
いて、高さの異なる回路セル０から２４をセルの中心を
一直線ｌ。上に配置し、更に、両端よシ中火に向かって
高さ方向の高いセルから順次隣接して配置してつくられ
るセル列Ｓ。、Ｓ２と１それらセル列Ｓ。とＳ２との間
の配線領域Ｒ８とからなり、セル列Ｓ。、Ｓ２の中心線
！。に平行に敷設された電源線β２よりなる集積回路装
置の配置状態を示している。
いて、高さの異なる回路セル０から２４をセルの中心を
一直線ｌ。上に配置し、更に、両端よシ中火に向かって
高さ方向の高いセルから順次隣接して配置してつくられ
るセル列Ｓ。、Ｓ２と１それらセル列Ｓ。とＳ２との間
の配線領域Ｒ８とからなり、セル列Ｓ。、Ｓ２の中心線
！。に平行に敷設された電源線β２よりなる集積回路装
置の配置状態を示している。
また、第１図に配置された回路セル６のセル内部のパタ
ーン設計を第２図に示す。回路セル６の機能の例として
ＮＯＴ回路を考えている。
ーン設計を第２図に示す。回路セル６の機能の例として
ＮＯＴ回路を考えている。
本実施例では、第２図に示されるようにセル６の面積を
最小化することができ、更に、配線の混雑する配線領域
Ｒ８の中央部分の高さが高くなり、配線のまばらな配線
領域ＲＯの両端の高さが低くなることで、配線領域Ｒ８
の面積の効率的利用ができる。したがって、集積回路装
置の面積を増大させることなく、高集積な集積回路装置
を実現することができる。
最小化することができ、更に、配線の混雑する配線領域
Ｒ８の中央部分の高さが高くなり、配線のまばらな配線
領域ＲＯの両端の高さが低くなることで、配線領域Ｒ８
の面積の効率的利用ができる。したがって、集積回路装
置の面積を増大させることなく、高集積な集積回路装置
を実現することができる。
発明の効果
以上のように本発明によれば、集積回路装置の面積を増
大させることなく、高集積な集積回路装置を設計するこ
とができる。
大させることなく、高集積な集積回路装置を設計するこ
とができる。
第１図は、本発明の一実施例における集積回路装置の配
置状態を示す平面図、第２図は第１図に示されている回
路セル６のレイアウトの一例を示す平面図、第３図は、
従来の集積回路装置の配置の一例を示す平面図、第４図
は第３図に示されている回路セル３６のレイアウトの一
例を示す平面図である。 ０〜２４・・・・・・回路セル、Ｓｏ・・・・・・回路
セル０から１０よりなるセル列、Ｓ２・・・・・・回路
セル１２から２４よりなるセル列、１．・・・・・・回
路セルの中心を通る直線でセル列Ｓ。とセル列Ｓ２のそ
れぞれの中心線、２２・・・・・・セル列Ｓ。、および
Ｓ２に電源を供給する電源線、Ｒｏ・・・・・・セル列
Ｓ。とセル列Ｓ２にはさまれた配線領域、ｈｏ・・・・
・・セル列Ｓ。の高さ方向の最大値、ｈ２・・・・・・
セル列Ｓ２の高さ方向の最大値。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１ｏ
−−−せル碑Ｊの申℃ポ艮 １２−一一電源珠 Ｏへ２４−ｍ−回路セル ｈｏ−−−セル列Ｓにの高さ方向の 敢欠僅 １１ 図 ｈ２−−−セル列５ｚｚ
ｎ鶴さ方向のゑ欠１ １ｏ−−−ｉニル列のχキ１１（３１５号に１２−一一
覧源赤 ６−−−ＮｏＴ 回”ｉｉ？！ｐｅ）Ｖ第２図 １Ｏ−−一に）ＸＡの中邸赤 ！２−−−電−Ｊ腺
置状態を示す平面図、第２図は第１図に示されている回
路セル６のレイアウトの一例を示す平面図、第３図は、
従来の集積回路装置の配置の一例を示す平面図、第４図
は第３図に示されている回路セル３６のレイアウトの一
例を示す平面図である。 ０〜２４・・・・・・回路セル、Ｓｏ・・・・・・回路
セル０から１０よりなるセル列、Ｓ２・・・・・・回路
セル１２から２４よりなるセル列、１．・・・・・・回
路セルの中心を通る直線でセル列Ｓ。とセル列Ｓ２のそ
れぞれの中心線、２２・・・・・・セル列Ｓ。、および
Ｓ２に電源を供給する電源線、Ｒｏ・・・・・・セル列
Ｓ。とセル列Ｓ２にはさまれた配線領域、ｈｏ・・・・
・・セル列Ｓ。の高さ方向の最大値、ｈ２・・・・・・
セル列Ｓ２の高さ方向の最大値。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１ｏ
−−−せル碑Ｊの申℃ポ艮 １２−一一電源珠 Ｏへ２４−ｍ−回路セル ｈｏ−−−セル列Ｓにの高さ方向の 敢欠僅 １１ 図 ｈ２−−−セル列５ｚｚ
ｎ鶴さ方向のゑ欠１ １ｏ−−−ｉニル列のχキ１１（３１５号に１２−一一
覧源赤 ６−−−ＮｏＴ 回”ｉｉ？！ｐｅ）Ｖ第２図 １Ｏ−−一に）ＸＡの中邸赤 ！２−−−電−Ｊ腺
Claims (3)
- （１）高さの異なる矩形の回路セルを設け、前記回路セ
ルの中心を一直線上に配置してなるセル列を形成し、前
記セル列の間を、セルの端子を相互に接続する配線領域
として利用してなる集積回路装置。 - （２）セルの中心を連結してなるセル列の中心線に平行
に電源線を敷設した特許請求の範囲第１項記載の集積回
路装置。 - （３）セル列の両端より中央に向かって、高さ方向の高
いセルから順次隣接して配置する特許請求の範囲第１項
記載の集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3031887A JPS63197356A (ja) | 1987-02-12 | 1987-02-12 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3031887A JPS63197356A (ja) | 1987-02-12 | 1987-02-12 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63197356A true JPS63197356A (ja) | 1988-08-16 |
Family
ID=12300446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3031887A Pending JPS63197356A (ja) | 1987-02-12 | 1987-02-12 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63197356A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02262353A (ja) * | 1989-03-31 | 1990-10-25 | Toshiba Corp | 半導体論理集積回路の製造方法 |
| JPH0428264A (ja) * | 1990-05-24 | 1992-01-30 | Toshiba Corp | 半導体集積回路用セルライブラリ |
| JPH04225548A (ja) * | 1990-12-27 | 1992-08-14 | Sharp Corp | 集積回路装置 |
| US5731606A (en) * | 1995-05-31 | 1998-03-24 | Shrivastava; Ritu | Reliable edge cell array design |
| CN108280317A (zh) * | 2018-04-27 | 2018-07-13 | 深圳市爱协生科技有限公司 | 显示驱动集成电路结构及制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5895855A (ja) * | 1981-12-01 | 1983-06-07 | Hitachi Ltd | 半導体集積回路装置の設計方法 |
| JPS611044A (ja) * | 1984-06-14 | 1986-01-07 | Toshiba Corp | ゲ−トアレイ集積回路 |
| JPS61156751A (ja) * | 1984-12-28 | 1986-07-16 | Fujitsu Ltd | 半導体集積回路 |
| JPS61193467A (ja) * | 1985-02-22 | 1986-08-27 | Hitachi Ltd | 半導体集積回路装置 |
-
1987
- 1987-02-12 JP JP3031887A patent/JPS63197356A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5895855A (ja) * | 1981-12-01 | 1983-06-07 | Hitachi Ltd | 半導体集積回路装置の設計方法 |
| JPS611044A (ja) * | 1984-06-14 | 1986-01-07 | Toshiba Corp | ゲ−トアレイ集積回路 |
| JPS61156751A (ja) * | 1984-12-28 | 1986-07-16 | Fujitsu Ltd | 半導体集積回路 |
| JPS61193467A (ja) * | 1985-02-22 | 1986-08-27 | Hitachi Ltd | 半導体集積回路装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02262353A (ja) * | 1989-03-31 | 1990-10-25 | Toshiba Corp | 半導体論理集積回路の製造方法 |
| JPH0428264A (ja) * | 1990-05-24 | 1992-01-30 | Toshiba Corp | 半導体集積回路用セルライブラリ |
| JPH04225548A (ja) * | 1990-12-27 | 1992-08-14 | Sharp Corp | 集積回路装置 |
| US5731606A (en) * | 1995-05-31 | 1998-03-24 | Shrivastava; Ritu | Reliable edge cell array design |
| CN108280317A (zh) * | 2018-04-27 | 2018-07-13 | 深圳市爱协生科技有限公司 | 显示驱动集成电路结构及制作方法 |
| CN108280317B (zh) * | 2018-04-27 | 2024-02-13 | 深圳市爱协生科技股份有限公司 | 显示驱动集成电路结构及制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63308343A (ja) | 半導体集積回路 | |
| JPS63197356A (ja) | 集積回路装置 | |
| KR950007060A (ko) | 게이트어레이 lsi | |
| JPS5816176Y2 (ja) | 大規模集積回路装置 | |
| JPS5935448A (ja) | マスタスライス集積回路装置 | |
| JPS60247943A (ja) | 半導体集積回路装置 | |
| JPS6236303Y2 (ja) | ||
| JPS6130050A (ja) | 集積論理回路装置 | |
| JP2730220B2 (ja) | マスタースライス方式の半導体集積装置 | |
| JPS62257748A (ja) | ゲ−トアレイ回路 | |
| JPS62114259A (ja) | 半導体集積回路装置 | |
| JPS5928359A (ja) | 集積回路装置の製造方法 | |
| JPS5936942A (ja) | 半導体集積回路 | |
| JPS5824950B2 (ja) | 半導体論理回路装置 | |
| JP2707705B2 (ja) | マスタースライス方式の半導体集積装置 | |
| JPS59145542A (ja) | 大規模集積回路 | |
| JPH0334570A (ja) | マスタースライス方式集積回路装置 | |
| JPS6377133A (ja) | 半導体装置 | |
| JPS6248042A (ja) | マスタ−スライス方式半導体集積回路 | |
| JPH0812881B2 (ja) | 半導体集積回路 | |
| JPH04199540A (ja) | 半導体集積回路装置 | |
| JPH03109766A (ja) | 半導体集積回路装置 | |
| JPH0927603A (ja) | マスタスライス型ゲートアレイ | |
| JPS60224243A (ja) | ゲ−トアレ−型半導体集積回路装置の製造方法 | |
| JPH01161747A (ja) | 大規模集積回路 |