JPS61156751A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS61156751A JPS61156751A JP59274504A JP27450484A JPS61156751A JP S61156751 A JPS61156751 A JP S61156751A JP 59274504 A JP59274504 A JP 59274504A JP 27450484 A JP27450484 A JP 27450484A JP S61156751 A JPS61156751 A JP S61156751A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- power source
- power supply
- line
- wires
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 description 6
- 208000035795 Hypocalcemic vitamin D-dependent rickets Diseases 0.000 description 3
- 208000033584 type 1 vitamin D-dependent rickets Diseases 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は３層の配＆！層を有する特にゲートアレイなど
の半導体集積回路に関する。
の半導体集積回路に関する。
半導体集積回路では微細比が進むにつれ集積度が向上し
、種々の利点が得られるが、その反面ゲート数が増加し
て供給すべき電流が増大しているにもかかわらず電源配
線が細くなり電源インピーダンスが高くなる不都合が生
じる。またその他の配線も細くなるので、配線長が長く
なると配線抵抗も無視できなくなる。
、種々の利点が得られるが、その反面ゲート数が増加し
て供給すべき電流が増大しているにもかかわらず電源配
線が細くなり電源インピーダンスが高くなる不都合が生
じる。またその他の配線も細くなるので、配線長が長く
なると配線抵抗も無視できなくなる。
その結果、ゲートアレイのように多数のベーシックセル
がマトリクヌ状に半導体基板に配置された半導体集積回
路では、該ベーシックセルのマトリクスの中心部分と周
囲の部分とで電源電、圧の差が生じてしまう。
がマトリクヌ状に半導体基板に配置された半導体集積回
路では、該ベーシックセルのマトリクスの中心部分と周
囲の部分とで電源電、圧の差が生じてしまう。
また細い配線でクロック信号線？引きまわすと、配線の
ＣＲ時定数で、クロック信号波形がなまってしまう。こ
れはクロック信号にもとづいて動作する論理回路では重
大な間鴎となる。
ＣＲ時定数で、クロック信号波形がなまってしまう。こ
れはクロック信号にもとづいて動作する論理回路では重
大な間鴎となる。
本発明はかかる問題点を解決するためになされたもので
、電源配線のインピーダンス？低下させて上記中心部分
と周囲の部分とに付与される電源電圧？均一化し、更に
クロック信号波形のな１すなどｋｌ容易に除去しうるよ
うにしたものである。
、電源配線のインピーダンス？低下させて上記中心部分
と周囲の部分とに付与される電源電圧？均一化し、更に
クロック信号波形のな１すなどｋｌ容易に除去しうるよ
うにしたものである。
そしてかかる問題点全解決するために本発明によれば、
第１層目電源線と、該第１層目電源線と直交する第２−
自主原線とを格子状に配向し、且つ該第１層目及び第２
層目電源線よシも配線の幅が大きい＠３層目電源線を前
記第１層目電源線と並列に配置し、同一電位の前記第１
層目電源線、第２層目電源線および第３層目電源線間を
接続した半導体集積回路が提供される。
第１層目電源線と、該第１層目電源線と直交する第２−
自主原線とを格子状に配向し、且つ該第１層目及び第２
層目電源線よシも配線の幅が大きい＠３層目電源線を前
記第１層目電源線と並列に配置し、同一電位の前記第１
層目電源線、第２層目電源線および第３層目電源線間を
接続した半導体集積回路が提供される。
上記構成によれば、第１ｒ＠目配線層と直交させて第２
層目配置！ｌ１ｌｉｉ１１に格子状に配置し、更に該竿
１層目及び第２層目箱源線より配線の幅が大きい第３ｒ
ｒ１目電源線？前記＠ｌ−自主原線と並列に配置してい
るので、第１層目及び第２Ｎ４目の電源線をこれと同一
電位の太い第３層目電源線に最短距離で接続することが
でき、１！源線の配線抵抗、換言すれば電源インピーダ
ンス金大幅に低下させることができて、基板の各部分に
付与される電源電圧のばらつきケ低減することができる
Ｃ 〔実施例〕 以下図面にもとづいて、本発明の１実施例としてのＣＭ
ＯＳゲートアレイ集積回路について説明する０ 第１図は、該ＣＭＯＳゲートアレイ集積回路の１部（隅
部）が概略的に示されている。該図中、１１は半導体基
板、１２は入出力回路、１３はベーシックセル列であす
、該ベーシックセル列１３の伸長方向に第３層目（最上
層）の電源線ｖｓＩ＋、。
層目配置！ｌ１ｌｉｉ１１に格子状に配置し、更に該竿
１層目及び第２層目箱源線より配線の幅が大きい第３ｒ
ｒ１目電源線？前記＠ｌ−自主原線と並列に配置してい
るので、第１層目及び第２Ｎ４目の電源線をこれと同一
電位の太い第３層目電源線に最短距離で接続することが
でき、１！源線の配線抵抗、換言すれば電源インピーダ
ンス金大幅に低下させることができて、基板の各部分に
付与される電源電圧のばらつきケ低減することができる
Ｃ 〔実施例〕 以下図面にもとづいて、本発明の１実施例としてのＣＭ
ＯＳゲートアレイ集積回路について説明する０ 第１図は、該ＣＭＯＳゲートアレイ集積回路の１部（隅
部）が概略的に示されている。該図中、１１は半導体基
板、１２は入出力回路、１３はベーシックセル列であす
、該ベーシックセル列１３の伸長方向に第３層目（最上
層）の電源線ｖｓＩ＋、。
ｖＤＤ３が配置され、該第３−目の電源線と直交して＠
２層目（中間層）ノミ原線ｖ■２、Ｖｔ１Ｄ２カ格子状
に配置されている状態が示されている〇なお実際には最
下層Ｃ第１層目の）電源線Ｖ。１゜ｖＤＩ）１が、該電
源線Ｖ１．１．ＶＤＤＩヨり配線ノ幅カ大きい該第３層
目の電源線ｖＩ１．１．ｖＤＤ３の下方において、該ベ
ーシックセル列１３の伸長方向に配置されている。が、
第１図中には該第１層目のｔｆＡ線ｖｓａｔ ｔ ｖｏ
ｏｌは図示されていない。（詳細は第２図を参照）。
２層目（中間層）ノミ原線ｖ■２、Ｖｔ１Ｄ２カ格子状
に配置されている状態が示されている〇なお実際には最
下層Ｃ第１層目の）電源線Ｖ。１゜ｖＤＩ）１が、該電
源線Ｖ１．１．ＶＤＤＩヨり配線ノ幅カ大きい該第３層
目の電源線ｖＩ１．１．ｖＤＤ３の下方において、該ベ
ーシックセル列１３の伸長方向に配置されている。が、
第１図中には該第１層目のｔｆＡ線ｖｓａｔ ｔ ｖｏ
ｏｌは図示されていない。（詳細は第２図を参照）。
１罠第２層目の電源線Ｖ。！＋ＶＤＤ２がそれぞれ第３
−目の電源線Ｖ１１８３ ＃ ”ＤＤ３と交差する点（
図中・印が付されている）で、図示されていない第１層
目（最下層）の電源線Ｖ、、、 、 Ｖ、、、 （そ
れぞれ第３層目の電源線■１１．ｍ、ｖＤＤ、の下にあ
る）、第２層目（中間層）の電源線Ｖ。１１ ＶＤＤＩ
および第３＠目（最上層）の電源線ＶＰＩＩＳ ＋ ｖ
ＤＤ、間（スナワちｖｌ、ｌ、ｖ０２、およびｖ、１間
とＶＤＤＩ ｔ Ｖｏｏｚ ｓ オヨＵＶｒｙｓ間）が
絶縁層中のスルーホールを通して接続される０（詳細は
第２図のコンタクト部分１６および１４参照）。
−目の電源線Ｖ１１８３ ＃ ”ＤＤ３と交差する点（
図中・印が付されている）で、図示されていない第１層
目（最下層）の電源線Ｖ、、、 、 Ｖ、、、 （そ
れぞれ第３層目の電源線■１１．ｍ、ｖＤＤ、の下にあ
る）、第２層目（中間層）の電源線Ｖ。１１ ＶＤＤＩ
および第３＠目（最上層）の電源線ＶＰＩＩＳ ＋ ｖ
ＤＤ、間（スナワちｖｌ、ｌ、ｖ０２、およびｖ、１間
とＶＤＤＩ ｔ Ｖｏｏｚ ｓ オヨＵＶｒｙｓ間）が
絶縁層中のスルーホールを通して接続される０（詳細は
第２図のコンタクト部分１６および１４参照）。
なお実際には上記又差点における接続のほかに上記第１
−目の電源線■８１１ ＊ ｖＤＤｌ と上記＄３
層目の電源線”ｌ ａｈ ｖＤ、）、とが所定間隔で
接続される（詳細は第２図のコンタクト部分１７および
１５参照）が、ｍ１図にはこのコンタクト部分は示され
ていない。
−目の電源線■８１１ ＊ ｖＤＤｌ と上記＄３
層目の電源線”ｌ ａｈ ｖＤ、）、とが所定間隔で
接続される（詳細は第２図のコンタクト部分１７および
１５参照）が、ｍ１図にはこのコンタクト部分は示され
ていない。
筐友人出力回路１２上には塊状に主電源線Ｖ。。
Ｖｇ＆（通常上記第３鳴目の電源線より更に配線幅が大
きくされている。）が配置されており、該主電源線ｖＤ
Ｄ、ｖ１１．からそれぞれ例えば上記配線幅の大きい第
３層目の電源線ｖＤＩ）１．ｖｌｌ、３ を通して内部
のベーシックセル領域に電源電圧が供給され、更に例え
ば上記第２層目の電源線あるいは上記第層目の電源？ｆ
Ｍ？通して基板各部に電源電圧が供給される０（詳細は
第３図および第４図参照）。
きくされている。）が配置されており、該主電源線ｖＤ
Ｄ、ｖ１１．からそれぞれ例えば上記配線幅の大きい第
３層目の電源線ｖＤＩ）１．ｖｌｌ、３ を通して内部
のベーシックセル領域に電源電圧が供給され、更に例え
ば上記第２層目の電源線あるいは上記第層目の電源？ｆ
Ｍ？通して基板各部に電源電圧が供給される０（詳細は
第３図および第４図参照）。
一般にゲートアレイでは、その電源配線は、半導体基板
上におけるベーシックセルの配置に応じた固定的なパタ
ーンとしてレイアウトされているが１本発明では上述し
たように、第１層目、第２層目、および第３＠目の電源
線がいわゆる格子状にレイアウトされており、それによ
って第１層目及び第２１ｉｉ目の電源線をこれと同一電
位の太い第３（転）自主原線に最短距離で接続すること
ができる。
上におけるベーシックセルの配置に応じた固定的なパタ
ーンとしてレイアウトされているが１本発明では上述し
たように、第１層目、第２層目、および第３＠目の電源
線がいわゆる格子状にレイアウトされており、それによ
って第１層目及び第２１ｉｉ目の電源線をこれと同一電
位の太い第３（転）自主原線に最短距離で接続すること
ができる。
ここで第３ｒｆｉ目の電源線は比較的段差のついた絶に
陽上に配線される罠め場合によっては断線の可能性もあ
るが１本発明では該第３層目の′４源線の配線幅が第１
１−目および第２Ｆ−目を原線より大きくＣ太く）され
ている（このようにすることは、最上層である第３１ｉ
ｉ！＋目にはその周囲に他の信号配線などの障害物が少
いため実現可能である）罠め断線のおそれがなく、しか
もかかる配線幅の大きい第３層目の電源線を用いること
によって内部ベージ・ツク領域から周囲の主電源線ｖＤ
Ｄ、ｖ、ｌ に至るまでの電源インピーダンスを大幅
に低下させることができる。
陽上に配線される罠め場合によっては断線の可能性もあ
るが１本発明では該第３層目の′４源線の配線幅が第１
１−目および第２Ｆ−目を原線より大きくＣ太く）され
ている（このようにすることは、最上層である第３１ｉ
ｉ！＋目にはその周囲に他の信号配線などの障害物が少
いため実現可能である）罠め断線のおそれがなく、しか
もかかる配線幅の大きい第３層目の電源線を用いること
によって内部ベージ・ツク領域から周囲の主電源線ｖＤ
Ｄ、ｖ、ｌ に至るまでの電源インピーダンスを大幅
に低下させることができる。
ｍ２図（ａ）は、第１図の集積回路中、■で示される領
域を拡大して示すもので、配線幅の大きい第３Ｎ１目の
’ｉＩ源線原線ｌｌｌｌ ＋ ｖＩ）Ｄ、 ノ下方にそ
れと直交して第２層目の電源線Ｖｓｓ２．ｖＤＤ２が配
置され、更にその下方に、該電源線Ｖ８，３＋ ＶＤＤ
、と重ｌっに状態で第１層目の電源線Ｖ。１１ ＶＤＤ
Ｉが配置される。
域を拡大して示すもので、配線幅の大きい第３Ｎ１目の
’ｉＩ源線原線ｌｌｌｌ ＋ ｖＩ）Ｄ、 ノ下方にそ
れと直交して第２層目の電源線Ｖｓｓ２．ｖＤＤ２が配
置され、更にその下方に、該電源線Ｖ８，３＋ ＶＤＤ
、と重ｌっに状態で第１層目の電源線Ｖ。１１ ＶＤＤ
Ｉが配置される。
１３−１．１３−２．１３−３．１３−４はそれぞれ１
個のベーシックセル（その詳細はＩＮ２図（ｂｌ参照）
を示しており、この実施例では２個のベーシックセル間
隔で１４２層目の′電源線ｖ８１２ ｒ ＶＤ Ｄ ＊
が交互に配置されるＯ１４は上述したように各電ｌｓ線
Ｖｏａ＋ ｌ ＶＤＤ２、オｊびｖＤ。、ノコンタク
ト部でそれらの交差点に設けられる。１５は各電源線Ｖ
。ＤｌおよびＶＤＤ３ のコンタクト部で、基板各部に
供給される電源電圧のばらつき？少くする上ではその数
を多くすることが望ましいが、周囲に配線される信号線
の存在を考慮して適当数設けられる。
個のベーシックセル（その詳細はＩＮ２図（ｂｌ参照）
を示しており、この実施例では２個のベーシックセル間
隔で１４２層目の′電源線ｖ８１２ ｒ ＶＤ Ｄ ＊
が交互に配置されるＯ１４は上述したように各電ｌｓ線
Ｖｏａ＋ ｌ ＶＤＤ２、オｊびｖＤ。、ノコンタク
ト部でそれらの交差点に設けられる。１５は各電源線Ｖ
。ＤｌおよびＶＤＤ３ のコンタクト部で、基板各部に
供給される電源電圧のばらつき？少くする上ではその数
を多くすることが望ましいが、周囲に配線される信号線
の存在を考慮して適当数設けられる。
更に１６は各電源線■Ｉｌ□、Ｖ、、！、およびｖ、、
のコンタクト部でそれらの交差点に設けられる。１７は
各電源線ｙ、、、 訃よびＶＩＩ、、のコンタクト部で
上記コンタクト部１５に準じて設けられる。
のコンタクト部でそれらの交差点に設けられる。１７は
各電源線ｙ、、、 訃よびＶＩＩ、、のコンタクト部で
上記コンタクト部１５に準じて設けられる。
そして図示の実施例では、第３−目の電源線Ｖｓｓｓ
＊ ＶＤＥ１３ ｋ第層目（ｉ！１）１１Ｃ源＃Ｖｍ
ａｔ ＩＶＤＤＩと並列に配置するにあたり、該第３層
目の電源線が該第１１層目の電源線上に重畳するように
して配置されているので電源配線のためのスペースが節
約されるとともに相互の接続（コンタクト）も容易とな
る。
＊ ＶＤＥ１３ ｋ第層目（ｉ！１）１１Ｃ源＃Ｖｍ
ａｔ ＩＶＤＤＩと並列に配置するにあたり、該第３層
目の電源線が該第１１層目の電源線上に重畳するように
して配置されているので電源配線のためのスペースが節
約されるとともに相互の接続（コンタクト）も容易とな
る。
なお第２図（ｂ）は１個のベーシックセル例えば１３−
１の具体的構成を例示するもので、通常。
１の具体的構成を例示するもので、通常。
２個のＰチャンネルトランジスタル、、ｐ、と２個のＮ
デセンネルトランジスタＮｉ、Ｎ２とが図示のような接
続関係で形成されており、各の、■、■および■の点は
第２図値）のベーシックセル１３−１内の■、■、■、
および■の点に対応する。
デセンネルトランジスタＮｉ、Ｎ２とが図示のような接
続関係で形成されており、各の、■、■および■の点は
第２図値）のベーシックセル１３−１内の■、■、■、
および■の点に対応する。
なお第２図には電源線と半導体基板との接続までは示さ
れていないが、その１例は第４図に示されている。（Ｗ
４４図の符号１９参照）。
れていないが、その１例は第４図に示されている。（Ｗ
４４図の符号１９参照）。
第３図は、第１図の集積回路中■で示す領域を拡大して
示すもので、内部ベーシックセル領域からの電源線が入
出力回路１２上の主電源線ＶｓｓｖＤＤＫ接続される場
合の具体例が示されている。
示すもので、内部ベーシックセル領域からの電源線が入
出力回路１２上の主電源線ＶｓｓｖＤＤＫ接続される場
合の具体例が示されている。
読図に示されるものにおいては、主電源線Ｖｌｌ。
は第３＠目（！ｆｋ上１）に配置されていて該主電源線
Ｖｓ ｓ Ｋ 上Ｎｅ ｔ！３ Ｎ目ノｗｙｉ線ｖ１１
．、の延長部が直接接続されている。このようにするこ
とによつて電源線のインビーダンヌｔｒｉｌｌ低くする
ことができる。また主電源線ＶＤＤは第１１’ｉ＠目又
は第２層目に配置されており、該主電源線ｖＤＤと上記
第３層目の電源線Ｖ０．との接続はコンタクト部１８（
絶縁層中に他のコンタクト部と同様にして設けられる）
において行われる。
Ｖｓ ｓ Ｋ 上Ｎｅ ｔ！３ Ｎ目ノｗｙｉ線ｖ１１
．、の延長部が直接接続されている。このようにするこ
とによつて電源線のインビーダンヌｔｒｉｌｌ低くする
ことができる。また主電源線ＶＤＤは第１１’ｉ＠目又
は第２層目に配置されており、該主電源線ｖＤＤと上記
第３層目の電源線Ｖ０．との接続はコンタクト部１８（
絶縁層中に他のコンタクト部と同様にして設けられる）
において行われる。
なお主電源線ｖａｎ ｒ ＶＢ＠ は通常上記第３層目
の電源線ｖＤ０３ ｔ ｖｓｓｓ よりも更に太く形
成される。この場合図示の例では主電源線Ｖ０とＶ、と
が別の層に配置されるため、それらが相互に重なるよう
な状態で配置することも可能である、第４図は、第１層
目の電源線Ｖ。ｌ ＋ ”ＤＩ１１と半導体基板との接
続状態を例示するもので１図示の例では第１層目の電源
線ｖＩｌｌ ｐ ＶＤ＋）１が各ベーシックセルと対向
する位置に枝状の延長パターン”Ｓａｔ １Ｖｉ）ＤＩ
が形成されてかり、該延長パターンを介して各第１＠目
の電源線ｖ１１１ ｒ ”ＤＤＩと所定の拡散領域■
および■とが接続配線１９によって接続され、このよう
にして所定の拡散領域に所定の電位？容易に付与するこ
とができる。
の電源線ｖＤ０３ ｔ ｖｓｓｓ よりも更に太く形
成される。この場合図示の例では主電源線Ｖ０とＶ、と
が別の層に配置されるため、それらが相互に重なるよう
な状態で配置することも可能である、第４図は、第１層
目の電源線Ｖ。ｌ ＋ ”ＤＩ１１と半導体基板との接
続状態を例示するもので１図示の例では第１層目の電源
線ｖＩｌｌ ｐ ＶＤ＋）１が各ベーシックセルと対向
する位置に枝状の延長パターン”Ｓａｔ １Ｖｉ）ＤＩ
が形成されてかり、該延長パターンを介して各第１＠目
の電源線ｖ１１１ ｒ ”ＤＤＩと所定の拡散領域■
および■とが接続配線１９によって接続され、このよう
にして所定の拡散領域に所定の電位？容易に付与するこ
とができる。
更に本発明の集積回路においては、１Ｆ！、原線のみな
らずクロック配線−として第２層目および第３層目の配
置ｔ用いることがクロ・ツク信号波形のなまりを防止す
る点で好ましい。この場合論理ゲート内のゲート金属と
接続する部分のみを除き、該第２雫目と第３に目の配線
のみで自己線することが望ましい。
らずクロック配線−として第２層目および第３層目の配
置ｔ用いることがクロ・ツク信号波形のなまりを防止す
る点で好ましい。この場合論理ゲート内のゲート金属と
接続する部分のみを除き、該第２雫目と第３に目の配線
のみで自己線することが望ましい。
本発明によれば、電源線の配線抵抗を大幅に低下させる
ことができて基板各部に付与される電源電圧のばらつき
？なくすことができ、またクロック信号波形のな−まり
全容易に防止することができ朴
ことができて基板各部に付与される電源電圧のばらつき
？なくすことができ、またクロック信号波形のな−まり
全容易に防止することができ朴
＋４１図は、本発明のＩ冥施例としての半導体集を詳細
に示す平面図、 與３図は、第１図の集積回路における■の領域ｒ詳細に
示す平面図、 第４図は、第１図の集積回路において電源線と基′＋φ
領域との接続状態ケ例示する平面図である０（符号の説
明） 】Ｊ・・・・・・半導体基板、１２・・・・・・入出力
回路、１３・・・・・・ベージ・クセルＷＩＬ ＋４．
１５．１８・・・屯位Ｖｎｏｋ供給する′８；源に雫相
互のコンタクト部、１６．１７・・・・・・電位”５ｌ
Ｉｋ供給するτ原線相互のコンタクト部、】９・・・・
・・電源線と基板の拡散領域との接続配線。
に示す平面図、 與３図は、第１図の集積回路における■の領域ｒ詳細に
示す平面図、 第４図は、第１図の集積回路において電源線と基′＋φ
領域との接続状態ケ例示する平面図である０（符号の説
明） 】Ｊ・・・・・・半導体基板、１２・・・・・・入出力
回路、１３・・・・・・ベージ・クセルＷＩＬ ＋４．
１５．１８・・・屯位Ｖｎｏｋ供給する′８；源に雫相
互のコンタクト部、１６．１７・・・・・・電位”５ｌ
Ｉｋ供給するτ原線相互のコンタクト部、】９・・・・
・・電源線と基板の拡散領域との接続配線。
Claims (1)
- 【特許請求の範囲】 １、第１層目電源線と該第１層目電源線と直交する第２
層目電源線とを格子状に配置し、且つ該第１層目及び第
２層目電源線よりも配線の幅が大きい第３層目電源線を
前記第１層目電源線と並列に配置し、同一電位の前記第
１層目電源線、第２層目電源線および第３層目電源線間
を接続したことを特徴とする半導体集積回路。 ２、前記第３層目電源線を前記第１層目電源線上に重畳
するように配置したことを特徴とする特許請求の範囲第
１項記載の半導体集積回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59274504A JPS61156751A (ja) | 1984-12-28 | 1984-12-28 | 半導体集積回路 |
| EP85307023A EP0177336B1 (en) | 1984-10-03 | 1985-10-01 | Gate array integrated device |
| DE8585307023T DE3586385T2 (de) | 1984-10-03 | 1985-10-01 | Integrierte gate-matrixstruktur. |
| KR858507267A KR900005150B1 (en) | 1984-10-03 | 1985-10-02 | Gate array integrated circuit device |
| US06/782,923 US4661815A (en) | 1984-10-03 | 1985-10-02 | Gate array integrated device having mixed single column type and matrix type arrays |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59274504A JPS61156751A (ja) | 1984-12-28 | 1984-12-28 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61156751A true JPS61156751A (ja) | 1986-07-16 |
| JPH0241908B2 JPH0241908B2 (ja) | 1990-09-19 |
Family
ID=17542613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59274504A Granted JPS61156751A (ja) | 1984-10-03 | 1984-12-28 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61156751A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63197356A (ja) * | 1987-02-12 | 1988-08-16 | Matsushita Electric Ind Co Ltd | 集積回路装置 |
| JPH01144649A (ja) * | 1987-11-30 | 1989-06-06 | Sharp Corp | 集積回路の配線構造 |
| JPH01179344A (ja) * | 1988-01-04 | 1989-07-17 | Toshiba Corp | 半導体装置 |
| JPH01251639A (ja) * | 1988-03-31 | 1989-10-06 | Toshiba Corp | 半導体集積回路装置 |
| JPH0223660A (ja) * | 1988-07-12 | 1990-01-25 | Sanyo Electric Co Ltd | リニア半導体集積回路 |
| JPH02165652A (ja) * | 1988-12-20 | 1990-06-26 | Toshiba Corp | 半導体集積回路装置 |
| US4989062A (en) * | 1987-06-19 | 1991-01-29 | Fujitsu Limited | Semiconductor integrated circuit device having multilayer power supply lines |
| JPH0555531A (ja) * | 1991-08-26 | 1993-03-05 | Hitachi Ltd | 半導体集積回路装置 |
| US5280450A (en) * | 1990-05-14 | 1994-01-18 | Hitachi, Ltd. | High-speed semicondustor memory integrated circuit arrangement having power and signal lines with reduced resistance |
| JPH08213577A (ja) * | 1995-02-02 | 1996-08-20 | Nec Corp | 半導体集積回路装置 |
| JP2002350809A (ja) * | 2001-05-30 | 2002-12-04 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| US6570195B2 (en) | 1997-12-02 | 2003-05-27 | Nurlogic Design, Inc. | Power/ground metallization routing in a semiconductor device |
| JP2005123365A (ja) * | 2003-10-16 | 2005-05-12 | Nec Electronics Corp | 電源配線の設計方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52120150A (en) * | 1976-03-30 | 1977-10-08 | Sanei Kagaku Kogyo Kk | Soy milk protein coagulant for tofu |
| JPS55106693A (en) * | 1979-02-09 | 1980-08-15 | Hitachi Ltd | Resistance welding quality evaluating monitor |
| JPS5851538A (ja) * | 1981-09-24 | 1983-03-26 | Hitachi Ltd | 半導体集積回路装置 |
-
1984
- 1984-12-28 JP JP59274504A patent/JPS61156751A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52120150A (en) * | 1976-03-30 | 1977-10-08 | Sanei Kagaku Kogyo Kk | Soy milk protein coagulant for tofu |
| JPS55106693A (en) * | 1979-02-09 | 1980-08-15 | Hitachi Ltd | Resistance welding quality evaluating monitor |
| JPS5851538A (ja) * | 1981-09-24 | 1983-03-26 | Hitachi Ltd | 半導体集積回路装置 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63197356A (ja) * | 1987-02-12 | 1988-08-16 | Matsushita Electric Ind Co Ltd | 集積回路装置 |
| US4989062A (en) * | 1987-06-19 | 1991-01-29 | Fujitsu Limited | Semiconductor integrated circuit device having multilayer power supply lines |
| JPH01144649A (ja) * | 1987-11-30 | 1989-06-06 | Sharp Corp | 集積回路の配線構造 |
| JPH01179344A (ja) * | 1988-01-04 | 1989-07-17 | Toshiba Corp | 半導体装置 |
| JPH01251639A (ja) * | 1988-03-31 | 1989-10-06 | Toshiba Corp | 半導体集積回路装置 |
| JPH0223660A (ja) * | 1988-07-12 | 1990-01-25 | Sanyo Electric Co Ltd | リニア半導体集積回路 |
| JPH02165652A (ja) * | 1988-12-20 | 1990-06-26 | Toshiba Corp | 半導体集積回路装置 |
| US5280450A (en) * | 1990-05-14 | 1994-01-18 | Hitachi, Ltd. | High-speed semicondustor memory integrated circuit arrangement having power and signal lines with reduced resistance |
| JPH0555531A (ja) * | 1991-08-26 | 1993-03-05 | Hitachi Ltd | 半導体集積回路装置 |
| JPH08213577A (ja) * | 1995-02-02 | 1996-08-20 | Nec Corp | 半導体集積回路装置 |
| US6570195B2 (en) | 1997-12-02 | 2003-05-27 | Nurlogic Design, Inc. | Power/ground metallization routing in a semiconductor device |
| JP2002350809A (ja) * | 2001-05-30 | 2002-12-04 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JP4737870B2 (ja) * | 2001-05-30 | 2011-08-03 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置 |
| JP2005123365A (ja) * | 2003-10-16 | 2005-05-12 | Nec Electronics Corp | 電源配線の設計方法 |
| JP4522685B2 (ja) * | 2003-10-16 | 2010-08-11 | ルネサスエレクトロニクス株式会社 | 電源配線の設計方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0241908B2 (ja) | 1990-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61156751A (ja) | 半導体集積回路 | |
| TWI533321B (zh) | 半導體積體電路裝置 | |
| JP2001148464A (ja) | 半導体集積回路 | |
| JPH07245347A (ja) | 半導体集積回路 | |
| JPH0494556A (ja) | 集積回路のセルレイアウト方法 | |
| JPH10163328A (ja) | 半導体集積回路装置 | |
| JPH0556864B2 (ja) | ||
| JPS58188155A (ja) | ２層構造ｒｏｍ集積回路 | |
| JPH06140607A (ja) | 半導体集積回路 | |
| JP3289999B2 (ja) | 半導体集積回路 | |
| JPS60110137A (ja) | 半導体装置 | |
| JPS6070742A (ja) | マスタ・スライス型半導体装置 | |
| JP2002289785A (ja) | 半導体装置 | |
| JPS63152144A (ja) | 半導体集積回路装置 | |
| JPH03108760A (ja) | Ｃｍｏｓゲートアレイ | |
| JP2000003963A (ja) | 半導体集積回路のレイアウト設計方法および半導体集積回路 | |
| JPS62128152A (ja) | 半導体集積回路装置 | |
| JPH0786414A (ja) | 半導体装置 | |
| JP2634800B2 (ja) | 半導体集積回路スタンダードセル | |
| JPH06112450A (ja) | 半導体集積回路のブロックレイアウト方法 | |
| JPH0371788B2 (ja) | ||
| JPH0258380A (ja) | 半導体集積回路装置 | |
| TW202315022A (zh) | 運用於積體電路的電源網結構 | |
| JPH04186671A (ja) | 半導体メモリ装置 | |
| JP2614844B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |