JP4522685B2 - 電源配線の設計方法 - Google Patents
電源配線の設計方法 Download PDFInfo
- Publication number
- JP4522685B2 JP4522685B2 JP2003355971A JP2003355971A JP4522685B2 JP 4522685 B2 JP4522685 B2 JP 4522685B2 JP 2003355971 A JP2003355971 A JP 2003355971A JP 2003355971 A JP2003355971 A JP 2003355971A JP 4522685 B2 JP4522685 B2 JP 4522685B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- power supply
- int
- power
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
それぞれが単位長当たりの抵抗値Rintを有し、配線ピッチpwでy方向に配列されてx方向に延びる相互に平行な複数の配線を有するx方向配線層と、それぞれが単位長当たりの抵抗値Rintを有し、配線ピッチpwでx方向に配列されてy方向に延びる相互に平行な複数の配線を有するy方向配線層とを備える電源配線構造(第1の電源配線構造)を仮定する第1ステップと、
各配線の両端に電源電圧Vddを印加して半導体チップに電源を供給したときに、半導体チップの中心点における電源電圧降下Vdropを
それぞれが単位長当たりの抵抗値Rint_xを有し、配線ピッチpw_yでy方向に配列されてx方向に延びる相互に平行な複数の配線を有するx方向配線層と、それぞれが単位長当たりの抵抗値Rint_yを有し、配線ピッチpw_xでx方向に配列されてy方向に延びる相互に平行な複数の配線を有するy方向配線層とを備える電源配線構造(第2の電源配線構造)を仮定する第1ステップと、
各配線の両端にそれぞれ電源電圧Vddを印加して半導体チップに電源を供給したときに、半導体チップの中心点における電源電圧降下Vdropを
それぞれが単位長当たりの抵抗値Rint_xを有し、配線ピッチpw_yでy方向に配列されてx方向に延びる相互に平行な複数の配線を有するx方向配線層と、それぞれが単位長当たりの抵抗値Rint_yを有し、配線ピッチpw_xでx方向に配列されてy方向に延びる相互に平行な複数の配線を有するy方向配線層とを備える電源配線構造(第3の電源配線構造)を仮定する第1ステップと、
各配線の両端にそれぞれ電源電圧Vddを印加して半導体チップに電源を供給したときに、半導体チップの中心点における電源電圧降下Vdropを
それぞれが単位長当たりの抵抗値Rint_xを有し、配線ピッチpw_yでy方向に配列されてx方向に延びる相互に平行な複数の配線を有するx方向配線層と、それぞれが単位長当たりの抵抗値Rint_yを有し、配線ピッチpw_xでx方向に配列されてy方向に延びる相互に平行な複数の配線を有するy方向配線層とを備える電源配線構造(第4の電源配線構造)を仮定する第1ステップと、
各配線の両端にそれぞれ電源電圧Vddを印加して半導体チップに電源を供給したときに、半導体チップの中心点における電源電圧降下Vdropを
前記第3ステップにおいて、許容範囲内にないと判定されたときには、前記第2ステップの予測式に用いられるパラメータ値の少なくとも一つを変え、前記第1ステップ及び第2ステップを繰り返す。半導体チップの中心点における電源電圧降下Vdropをパラメータ値の少なくとも一つを変えつつ繰り返し予測して判定することにより、許容範囲内にある電源電圧降下Vdropを有する電源配線を迅速に設計することが出来る。
正方形状の半導体チップが備える電源配線構造であって、それぞれが単位長当たりの抵抗値Rintを有し、配線ピッチpwでy方向に配列されてx方向に延びる相互に平行な複数の配線を有するx方向配線層と、それぞれが単位長当たりの抵抗値Rintを有し、配線ピッチpwでx方向に配列されてy方向に延びる相互に平行な複数の配線を有するy方向配線層とを備える第1の電源配線構造を想定する。図1に、x方向及びy方向の1配線ピッチあたりの電源配線構造の構成を示す。第1の電源配線構造は、同図において、Rint=Rint_x=Rint_y、pw=pw_x=pw_yとしたものである。
正方形状の半導体チップが備える電源配線構造であって、それぞれが単位長当たりの抵抗値Rint_xを有し、配線ピッチpw_yでy方向に配列されてx方向に延びる相互に平行な複数の配線を有するx方向配線層と、それぞれが単位長当たりの抵抗値Rint_yを有し、配線ピッチpw_xでx方向に配列されてy方向に延びる相互に平行な複数の配線を有するy方向配線層とを備える第2の電源配線構造を想定する。第2の電源配線構造におけるx方向及びy方向の1配線ピッチあたりの構成は、図1に示した構成と同様である。
x方向の辺の長さがDc_x、y方向の辺の長さがDc_yの略長方形状の半導体チップが備える電源配線構造であって、それぞれが単位長当たりの抵抗値Rintを有し、配線ピッチpwでy方向に配列されてx方向に延びる相互に平行な複数の配線を有するx方向配線層と、それぞれが単位長当たりの抵抗値Rintを有し、配線ピッチpwでx方向に配列されてy方向に延びる相互に平行な複数の配線を有するy方向配線層とを備える第3の電源配線構造を想定する。第3の電源配線構造におけるx方向及びy方向の1配線ピッチあたりの構成は、図1に示した構成である。
x方向の辺の長さがDc_x、y方向の辺の長さがDc_yの略長方形状の半導体チップが備える電源配線構造であって、それぞれが単位長当たりの抵抗値Rint_xを有し、配線ピッチpw_yでy方向に配列されてx方向に延びる相互に平行な複数の配線を有するx方向配線層と、それぞれが単位長当たりの抵抗値Rint_yを有し、配線ピッチpw_xでx方向に配列されてy方向に延びる相互に平行な複数の配線を有するy方向配線層とを備える第4の電源配線構造を想定する。第4の電源配線構造におけるx方向及びy方向の1配線ピッチあたりの構成は、図1に示した構成と同様である。
前記x方向配線層及びy方向配線層の少なくとも一方が、相互に並列接続の関係にある複数の配線層から構成される場合には、予測式(1)〜(5)で用いる単位長あたりの配線抵抗を、各配線層の単位長あたりの配線抵抗の合成抵抗として計算することにより、予測式(1)〜(5)を適用することが出来る。
ビア抵抗による電圧降下の影響を定電流源を流れる電流Imodとビアの抵抗Rviaの積Imod×Rviaとして、予測式(1)〜(5)にそれぞれ加算することにより、より精度良く電圧降下を計算することが出来る。
本発明の予測精度を確認するために、第6の電源配線構造について、SPICEを用いた回路シミュレーションによる解析結果と、本発明に係る予測式(5)による結果とを比較した。第6の電源配線構造は、プロセス技術UX6(NECエレクトロニクス株式会社)における暫定的な電源配線構造であり、図9に示す配線回路ユニット20をx方向及びy方向に同じ個数づつ並べて形成された構造を想定した。
Claims (11)
- 正方形状の半導体チップに電源を供給する電源配線構造を設計する方法において、
それぞれが単位長当たりの抵抗値Rintを有し、配線ピッチpwでy方向に配列されてx方向に延びる相互に平行な複数の配線を有するx方向配線層と、それぞれが単位長当たりの抵抗値Rintを有し、配線ピッチpwでx方向に配列されてy方向に延びる相互に平行な複数の配線を有するy方向配線層とを備える電源配線構造を仮定する第1ステップと、
各配線の両端に電源電圧Vddを印加して半導体チップに電源を供給したときに、半導体チップの中心点における電源電圧降下Vdropを
予測した電源電圧降下Vdropが許容範囲内にあるか否かを判定する第3ステップと、
前記第3ステップで許容範囲内にあると判定されると、前記第1ステップで仮定した電源配線構造を、予備設計段階の電源構造として決定する第4ステップとを有すること(但し、aは6.8×10-2以上で7.9×10-2以下の定数、Powerは半導体チップ全体の消費電力)を特徴とする電源配線の設計方法。 - 正方形状の半導体チップに電源を供給する電源配線構造を設計する方法において、
それぞれが単位長当たりの抵抗値Rint_xを有し、配線ピッチpw_yでy方向に配列されてx方向に延びる相互に平行な複数の配線を有するx方向配線層と、それぞれが単位長当たりの抵抗値Rint_yを有し、配線ピッチpw_xでx方向に配列されてy方向に延びる相互に平行な複数の配線を有するy方向配線層とを備える電源配線構造を仮定する第1ステップと、
各配線の両端にそれぞれ電源電圧Vddを印加して半導体チップに電源を供給したときに、半導体チップの中心点における電源電圧降下Vdropを
予測した電源電圧降下Vdropが許容範囲内にあるか否かを判定する第3ステップと、
前記第3ステップで許容範囲内にあると判定されると、前記第1ステップで仮定した電源配線構造を、予備設計段階の電源構造として決定する第4ステップとを有すること(但し、aは6.8×10-2以上で7.9×10-2以下の定数、Powerは半導体チップ全体の消費電力、R=(Rint_y・pw_y)/(Rint_x・pw_x))を特徴とする電源配線の設計方法。 - x方向の辺の長さがDc_x、y方向の辺の長さがDc_yの略長方形状の半導体チップに電源を供給する電源配線構造を設計する方法において、
それぞれが単位長当たりの抵抗値Rint_xを有し、配線ピッチpw_yでy方向に配列されてx方向に延びる相互に平行な複数の配線を有するx方向配線層と、それぞれが単位長当たりの抵抗値Rint_yを有し、配線ピッチpw_xでx方向に配列されてy方向に延びる相互に平行な複数の配線を有するy方向配線層とを備える電源配線構造を仮定する第1ステップと、
各配線の両端にそれぞれ電源電圧Vddを印加して半導体チップに電源を供給したときに、半導体チップの中心点における電源電圧降下Vdropを
予測した電源電圧降下Vdropが許容範囲内にあるか否かを判定する第3ステップと、
前記第3ステップで許容範囲内にあると判定されると、前記第1ステップで仮定した電源配線構造を、予備設計段階の電源構造として決定する第4ステップとを有すること(但し、aは6.8×10-2以上で7.9×10-2以下の定数、Powerは半導体チップ全体の消費電力、N=(Dc_y/pw_y)/(Dc_x/pw_x))を特徴とする電源配線の設計方法。 - 前記x方向配線層及びy方向配線層の少なくとも一方の配線層の単位長あたりの配線抵抗Rintが、相互に並列接続の関係にある複数の配線層の単位長あたりの配線抵抗の合成抵抗として計算される、請求項5に記載の電源配線の設計方法。
- x方向の辺の長さがDc_x、y方向の辺の長さがDc_yの略長方形状の半導体チップに電源を供給する電源配線構造を設計する方法において、
それぞれが単位長当たりの抵抗値Rint_xを有し、配線ピッチpw_yでy方向に配列されてx方向に延びる相互に平行な複数の配線を有するx方向配線層と、それぞれが単位長当たりの抵抗値Rint_yを有し、配線ピッチpw_xでx方向に配列されてy方向に延びる相互に平行な複数の配線を有するy方向配線層とを備える電源配線構造を仮定する第1ステップと、
各配線の両端にそれぞれ電源電圧Vddを印加して半導体チップに電源を供給したときに、半導体チップの中心点における電源電圧降下Vdropを
予測した電源電圧降下Vdropが許容範囲内にあるか否かを判定する第3ステップと、
前記第3ステップで許容範囲内にあると判定されると、前記第1ステップで仮定した電源配線構造を、予備設計段階の電源構造として決定する第4ステップとを有すること(但し、aは6.8×10-2以上で7.9×10-2以下の定数、Powerは半導体チップ全体の消費電力、R=(Rint_y・pw_y)/(Rint_x・pw_x)、N=(Dc_y/pw_y)/(Dc_x/pw_x))を特徴とする電源配線の設計方法。 - 前記定数aが、7.36×10-2以上で7.38×10-2以下である、請求項1〜6の何れか一に記載の電源配線の設計方法。
- 前記x方向配線層の単位長あたりの配線抵抗Rint_x、及び、前記y方向配線層の単位長あたりの配線抵抗Rint_yの少なくとも一方が、相互に並列接続の関係にある複数の配線層の単位長あたりの配線抵抗の合成抵抗として計算される、請求項3,4,7の何れか一に記載の電源配線の設計方法。
- x方向配線層の各配線とy方向配線層の各配線との全ての交点に定電流I mod を流す定電流が接続されたと仮定して、前記計算された中心点の電源電圧降下に、ビア抵抗R via と当該ビア抵抗に流れる定電流I mod との積によって求められる電圧降下を加算する、請求項1〜9の何れか一に記載の電源配線の設計方法。
- 前記第3ステップにおいて、許容範囲内にないと判定されたときには、前記第2ステップの予測式に用いられるパラメータ値の少なくとも一つを変え、前記第1ステップ及び第2ステップを繰り返す、請求項1〜10の何れか一に記載の電源配線の設計方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003355971A JP4522685B2 (ja) | 2003-10-16 | 2003-10-16 | 電源配線の設計方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003355971A JP4522685B2 (ja) | 2003-10-16 | 2003-10-16 | 電源配線の設計方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005123365A JP2005123365A (ja) | 2005-05-12 |
JP4522685B2 true JP4522685B2 (ja) | 2010-08-11 |
Family
ID=34613358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003355971A Expired - Fee Related JP4522685B2 (ja) | 2003-10-16 | 2003-10-16 | 電源配線の設計方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4522685B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5262401B2 (ja) * | 2008-08-01 | 2013-08-14 | 富士通セミコンダクター株式会社 | 半導体装置の設計方法、プログラム及び半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61156751A (ja) * | 1984-12-28 | 1986-07-16 | Fujitsu Ltd | 半導体集積回路 |
JPH10124563A (ja) * | 1996-08-27 | 1998-05-15 | Matsushita Electric Ind Co Ltd | 論理回路の遅延計算方法、その遅延計算装置及び遅延ライブラリの遅延データ計算方法 |
JP2003233637A (ja) * | 2002-02-08 | 2003-08-22 | Fujitsu Ltd | 半導体集積回路の電源電圧ドロップ・シミュレーション方法及び装置 |
-
2003
- 2003-10-16 JP JP2003355971A patent/JP4522685B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61156751A (ja) * | 1984-12-28 | 1986-07-16 | Fujitsu Ltd | 半導体集積回路 |
JPH10124563A (ja) * | 1996-08-27 | 1998-05-15 | Matsushita Electric Ind Co Ltd | 論理回路の遅延計算方法、その遅延計算装置及び遅延ライブラリの遅延データ計算方法 |
JP2003233637A (ja) * | 2002-02-08 | 2003-08-22 | Fujitsu Ltd | 半導体集積回路の電源電圧ドロップ・シミュレーション方法及び装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2005123365A (ja) | 2005-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Das et al. | Design tools for 3-D integrated circuits | |
US7379780B2 (en) | Equivalent material constant calculation system, storage medium storing an equivalent material constant calculation program, equivalent material constant calculation method, design system, and structure manufacturing method | |
JP2006196627A (ja) | 半導体装置、及び半導体装置の設計プログラム | |
US20120210285A1 (en) | Method and apparatus for thermal analysis of through-silicon via (tsv) | |
US20040073881A1 (en) | Decoupling capacitor sizing and placement | |
JP4389224B2 (ja) | 半導体装置の設計方法、設計支援システム及びプログラム、並びに、半導体パッケージ | |
JP2007172258A (ja) | タイミング検証方法及びレイアウト最適化方法 | |
JP2012048702A (ja) | 半導体装置の設計装置、半導体装置の設計方法、及び半導体装置 | |
Zhang et al. | Some limits of power delivery in the multicore era | |
Siozios et al. | A novel framework for exploring 3-d fpgas with heterogeneous interconnect fabric | |
CN113204931A (zh) | 产生电路布局的方法 | |
JP2004128436A (ja) | 半導体集積回路及び半導体集積回路の設計方法 | |
US20090217226A1 (en) | Multiple derating factor sets for delay calculation and library generation in multi-corner STA sign-off flow | |
JP4522685B2 (ja) | 電源配線の設計方法 | |
JP2005196468A (ja) | 半導体集積回路の静電放電の解析装置および解析プログラム | |
JP4882573B2 (ja) | レイアウト評価装置 | |
US8754480B2 (en) | Low on-resistance power transistor having transistor stripes | |
Ran et al. | Via-configurable routing architectures and fast design mappability estimation for regular fabrics | |
JP2007258215A (ja) | セル配置プログラム、セル配置装置、及びセル配置方法 | |
JP2011204085A (ja) | 半導体装置の電源配線レイアウト方法及び電源配線レイアウト装置 | |
Stroobandt et al. | Generating new benchmark designs using a multi-terminal net model | |
WO2006109750A1 (ja) | 集積回路装置の評価装置、評価方法及び評価プログラム | |
Mohapatra et al. | Through silicon via-aware layout design and power estimation in sub-45 nanometer 3D CMOS IC technologies | |
Bhooshan et al. | Optimum IR drop models for estimation of metal resource requirements for power distribution network | |
US20040025130A1 (en) | Layout of networks using parallel and series elements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100201 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100507 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100526 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |