JP2007258215A - セル配置プログラム、セル配置装置、及びセル配置方法 - Google Patents
セル配置プログラム、セル配置装置、及びセル配置方法 Download PDFInfo
- Publication number
- JP2007258215A JP2007258215A JP2006076777A JP2006076777A JP2007258215A JP 2007258215 A JP2007258215 A JP 2007258215A JP 2006076777 A JP2006076777 A JP 2006076777A JP 2006076777 A JP2006076777 A JP 2006076777A JP 2007258215 A JP2007258215 A JP 2007258215A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- current
- cells
- amount
- target cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】セル配置プログラムは、ネットリストを構成する各セルの消費電流量を算出し、着目セルについて算出された消費電流量に応じたサイズであり且つ着目セルの実際のサイズよりも大きいサイズの領域を着目セルの周りに確保しながら着目セルをレイアウト平面上に配置し、領域内には着目セル以外のセルが配置されないように他のセルを配置する各段階をコンピュータに実行させることを特徴とする。
【選択図】図1
Description
15 電源ライン
20〜29 セル
31〜34 基幹電源ライン
35 電源ライン
510 コンピュータ
511 CPU
512 RAM
513 ROM
514 二次記憶装置
515 可換媒体記憶装置
516 インターフェース
520 ディスプレイ装置
521 キーボード
522 マウス
523 通信装置
Claims (10)
- ネットリストを構成する各セルの消費電流量を算出し、
着目セルについて算出された該消費電流量に応じたサイズであり且つ該着目セルの実際のサイズよりも大きいサイズの領域を該着目セルの周りに確保しながら該着目セルをレイアウト平面上に配置し、
該領域内には該着目セル以外のセルが配置されないように他のセルを配置する
各段階をコンピュータに実行させることを特徴とするセル配置プログラム。 - 該着目セルについて算出された該消費電流量に応じたサイズを有するダミーセルを該着目セルとして配置することにより該領域を確保することを特徴とする請求項1記載のセル配置プログラム。
- 該着目セルについて算出された該消費電流量に応じたサイズを有する該領域を配置禁止領域として設定し、該配置禁止領域内には他のセルを配置することを禁止することを特徴とする請求項1記載のセル配置プログラム。
- 該レイアウト平面上のある範囲に電源を供給する電源配線に流すことが可能な最大の電流量として許容電流の量を算出し、該領域の大きさを該許容電流の量及び該範囲の大きさに応じて変化させることを特徴とする請求項1記載のセル配置プログラム。
- 設計対象の回路に関する情報とセル配置プログラムとを格納するメモリと、
該メモリに格納された該セル配置プログラムを実行することで該メモリに格納された該設計対象の回路の各セルをレイアウト平面上に配置する演算処理ユニットを含み、該演算処理ユニットは、該セル配置プログラムを実行することにより、
該設計対象の回路を構成する各セルの消費電流量を算出し、
着目セルについて算出された該消費電流量に応じたサイズであり且つ該着目セルの実際のサイズよりも大きいサイズの領域を該着目セルの周りに確保しながら該着目セルをレイアウト平面上に配置し、
該領域内には該着目セル以外のセルが配置されないように他のセルを配置する
各段階を実行することを特徴とするセル配置装置。 - 該着目セルについて算出された該消費電流量に応じたサイズを有するダミーセルを該着目セルとして配置することにより該領域を確保することを特徴とする請求項5記載のセル配置装置。
- 該着目セルについて算出された該消費電流量に応じたサイズを有する該領域を配置禁止領域として設定し、該配置禁止領域内には他のセルを配置することを禁止することを特徴とする請求項5記載のセル配置装置。
- 該レイアウト平面上のある範囲に電源を供給する電源配線に流すことが可能な最大の電流量として許容電流の量を算出し、該領域の大きさを該許容電流の量及び該範囲の大きさに応じて変化させることを特徴とする請求項5記載のセル配置装置。
- ネットリストを構成する各セルの消費電流量を算出し、
着目セルについて算出された該消費電流量に応じたサイズであり且つ該着目セルの実際のサイズよりも大きいサイズの領域を該着目セルの周りに確保しながら該着目セルをレイアウト平面上に配置し、
該領域内には該着目セル以外のセルが配置されないように他のセルを配置する
各段階を含むことを特徴とするセル配置方法。 - 該レイアウト平面上のある範囲に電源を供給する電源配線に流すことが可能な最大の電流量として許容電流の量を算出し、
該領域の大きさを該許容電流の量及び該範囲の大きさに応じて変化させる
各段階を更に含むことを特徴とする請求項9記載のセル配置方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006076777A JP2007258215A (ja) | 2006-03-20 | 2006-03-20 | セル配置プログラム、セル配置装置、及びセル配置方法 |
US11/444,399 US7539964B2 (en) | 2006-03-20 | 2006-06-01 | Cell placement taking into account consumed current amount |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006076777A JP2007258215A (ja) | 2006-03-20 | 2006-03-20 | セル配置プログラム、セル配置装置、及びセル配置方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007258215A true JP2007258215A (ja) | 2007-10-04 |
Family
ID=38519481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006076777A Pending JP2007258215A (ja) | 2006-03-20 | 2006-03-20 | セル配置プログラム、セル配置装置、及びセル配置方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7539964B2 (ja) |
JP (1) | JP2007258215A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009130191A (ja) * | 2007-11-26 | 2009-06-11 | Fujitsu Microelectronics Ltd | 半導体集積回路の設計方法 |
WO2011151987A1 (ja) * | 2010-06-01 | 2011-12-08 | パナソニック株式会社 | 半導体集積回路の設計方法 |
US8187924B2 (en) | 2009-07-31 | 2012-05-29 | Renesas Electronics Corporation | Method, design program and design support device for semiconductor integrated circuit, and semiconductor integrated circuit |
US20150278424A1 (en) * | 2014-03-28 | 2015-10-01 | Megachips Corporation | Semiconductor device and method for designing a semiconductor device |
JP2018528617A (ja) * | 2015-09-11 | 2018-09-27 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 電力密度ベースのクロックセル間隔 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0922944A (ja) * | 1995-07-06 | 1997-01-21 | Hitachi Ltd | 半導体集積回路装置の設計方法およびこれを用いた半導体集積回路装置 |
JP2005142226A (ja) * | 2003-11-04 | 2005-06-02 | Matsushita Electric Ind Co Ltd | 半導体集積回路およびその設計方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04287945A (ja) | 1991-03-01 | 1992-10-13 | Mitsubishi Electric Corp | レイアウトパターン作成装置 |
JP3279011B2 (ja) | 1993-10-07 | 2002-04-30 | ソニー株式会社 | 半導体集積回路における回路ブロックの配置方法 |
JPH10124563A (ja) * | 1996-08-27 | 1998-05-15 | Matsushita Electric Ind Co Ltd | 論理回路の遅延計算方法、その遅延計算装置及び遅延ライブラリの遅延データ計算方法 |
US6118334A (en) * | 1997-05-19 | 2000-09-12 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit and power supply routing method and system |
US6336207B2 (en) * | 1997-05-27 | 2002-01-01 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for designing LSI layout, cell library for designing LSI layout and semiconductor integrated circuit |
JPH1187518A (ja) | 1997-09-03 | 1999-03-30 | Nec Corp | 集積回路のマスクレイアウト方法とこれを用いた集積回路、および該方法を記録した記録媒体 |
JP2000020576A (ja) * | 1998-07-07 | 2000-01-21 | Matsushita Electric Ind Co Ltd | 電源最適化自動配置配線方法及びその方法を用いた電源最適化自動配置配線装置 |
JP3971033B2 (ja) * | 1998-07-28 | 2007-09-05 | 富士通株式会社 | レイアウトデータ作成方法、レイアウトデータ作成装置、及び、記録媒体 |
US6675139B1 (en) * | 1999-03-16 | 2004-01-06 | Lsi Logic Corporation | Floor plan-based power bus analysis and design tool for integrated circuits |
JP4748867B2 (ja) * | 2001-03-05 | 2011-08-17 | パナソニック株式会社 | 集積回路装置 |
-
2006
- 2006-03-20 JP JP2006076777A patent/JP2007258215A/ja active Pending
- 2006-06-01 US US11/444,399 patent/US7539964B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0922944A (ja) * | 1995-07-06 | 1997-01-21 | Hitachi Ltd | 半導体集積回路装置の設計方法およびこれを用いた半導体集積回路装置 |
JP2005142226A (ja) * | 2003-11-04 | 2005-06-02 | Matsushita Electric Ind Co Ltd | 半導体集積回路およびその設計方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009130191A (ja) * | 2007-11-26 | 2009-06-11 | Fujitsu Microelectronics Ltd | 半導体集積回路の設計方法 |
US8187924B2 (en) | 2009-07-31 | 2012-05-29 | Renesas Electronics Corporation | Method, design program and design support device for semiconductor integrated circuit, and semiconductor integrated circuit |
WO2011151987A1 (ja) * | 2010-06-01 | 2011-12-08 | パナソニック株式会社 | 半導体集積回路の設計方法 |
US20150278424A1 (en) * | 2014-03-28 | 2015-10-01 | Megachips Corporation | Semiconductor device and method for designing a semiconductor device |
US9754066B2 (en) * | 2014-03-28 | 2017-09-05 | Megachips Corporation | Semiconductor device and method for designing a semiconductor device |
US10216886B2 (en) | 2014-03-28 | 2019-02-26 | Megachips Corporation | Semiconductor device and method for designing a semiconductor device |
JP2018528617A (ja) * | 2015-09-11 | 2018-09-27 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 電力密度ベースのクロックセル間隔 |
Also Published As
Publication number | Publication date |
---|---|
US20070220471A1 (en) | 2007-09-20 |
US7539964B2 (en) | 2009-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108228955B (zh) | 半导体装置的布局系统及布局方法 | |
US11030383B2 (en) | Integrated device and method of forming the same | |
US20100025859A1 (en) | Method for designing semiconductor device, program therefor, and semiconductor device | |
JP2010066871A (ja) | 半導体集積回路のレイアウト設計方法及びレイアウト設計装置 | |
JP2007258215A (ja) | セル配置プログラム、セル配置装置、及びセル配置方法 | |
EP3239865A1 (en) | Method for analyzing ir drop and electromigration of ic | |
US20230274074A1 (en) | Generation of layout including power delivery network | |
US8187924B2 (en) | Method, design program and design support device for semiconductor integrated circuit, and semiconductor integrated circuit | |
JP2000349161A (ja) | 電源配線設計方法、電源配線設計装置、及び、記録媒体 | |
US20060048088A1 (en) | Computer automated design method, program for executing an application on a computer automated design system, and semiconductor integrated circuit | |
JP2009020575A (ja) | 半導体集積回路の設計方法および設計装置 | |
JP4999379B2 (ja) | 半導体集積回路設計方法、半導体集積回路設計装置 | |
CN115618782A (zh) | 局部降电压的集成电路物理实现方法、装置和计算机设备 | |
US20220171912A1 (en) | Poly-bit cells | |
JP4855283B2 (ja) | 半導体集積回路の設計装置 | |
JP2008112817A (ja) | 電源スイッチ挿入方法及び電源スイッチ挿入装置 | |
US7519926B2 (en) | Semiconductor device and method for designing the same | |
JP2008176486A (ja) | 多電源集積回路の設計方法、多電源集積回路の設計支援システム及びプログラム | |
US20220004688A1 (en) | Systems And Methods For Circuit Design Dependent Programmable Maximum Junction Temperatures | |
JP2007323203A (ja) | 半導体集積回路の設計装置および設計方法 | |
JP2006228252A (ja) | 半導体集積回路設計装置、半導体集積回路設計方法、半導体集積回路の製造方法および可読記録媒体 | |
JP2008130710A (ja) | 半導体集積回路のレイアウト方法および半導体集積回路のレイアウトプログラム | |
CN101174284A (zh) | 设计存储器寄存器的方法和系统 | |
War et al. | CAD automation module based on cell moving algorithm for ECO timing optimization | |
CN117094272A (zh) | 基于学习的灵活电路块的布局的方法与系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110623 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111018 |