JPH01161747A - 大規模集積回路 - Google Patents
大規模集積回路Info
- Publication number
- JPH01161747A JPH01161747A JP62320325A JP32032587A JPH01161747A JP H01161747 A JPH01161747 A JP H01161747A JP 62320325 A JP62320325 A JP 62320325A JP 32032587 A JP32032587 A JP 32032587A JP H01161747 A JPH01161747 A JP H01161747A
- Authority
- JP
- Japan
- Prior art keywords
- functional blocks
- terminals
- wirings
- blocks
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003467 diminishing effect Effects 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は大規模集積回路に関し、特にピルディング・ブ
ロック方式により複数の機能ブロックで構成される大規
模集積回路に関する。
ロック方式により複数の機能ブロックで構成される大規
模集積回路に関する。
従来、この種の大規模集積回路は、第３図に示すように
、半導体基板１上に所定の辺を接して配列された複数の
機能ブロック２と、これら機能ブロック２の隣接する機
能ブロック２間を接続するブロック内配線３＾、（また
は端子）を備え、第４図に示すように、これら機能ブロ
ック２の列を複数配列し、これら機能ブロック２間を、
ブロック間配線４で接続する構成となっていた。
、半導体基板１上に所定の辺を接して配列された複数の
機能ブロック２と、これら機能ブロック２の隣接する機
能ブロック２間を接続するブロック内配線３＾、（また
は端子）を備え、第４図に示すように、これら機能ブロ
ック２の列を複数配列し、これら機能ブロック２間を、
ブロック間配線４で接続する構成となっていた。
ブロック内配線３Ａ （または端子）は、通常、隣接す
る機能ブロック２間を接続するのに必要な最低限の幅と
なっていた。
る機能ブロック２間を接続するのに必要な最低限の幅と
なっていた。
上述した従来の大規模集積回路は、隣接する機能ブロッ
ク２間を接続するブロック内配線３Ａ（または端子）が
必要最低限の幅となっているので、ブロック内配線３Ａ
（または端子）がずれないように、機能ブロック２を
整然と一列に配列しなければならないため、これら機能
ブロック２の配列が一通りに限定され、これら機能ブロ
ック２の列を複数配列して機能ブロック２間をブロック
間配線４で接続したとき、ブロック間配線４に使用でき
ない無駄な領域５が生じ、半導体チップの利用効率を低
下させ、チップ面積が増大するという欠点があった。
ク２間を接続するブロック内配線３Ａ（または端子）が
必要最低限の幅となっているので、ブロック内配線３Ａ
（または端子）がずれないように、機能ブロック２を
整然と一列に配列しなければならないため、これら機能
ブロック２の配列が一通りに限定され、これら機能ブロ
ック２の列を複数配列して機能ブロック２間をブロック
間配線４で接続したとき、ブロック間配線４に使用でき
ない無駄な領域５が生じ、半導体チップの利用効率を低
下させ、チップ面積が増大するという欠点があった。
本発明の目的は、機能ブロックの配列に自由度を持たせ
ることができて無駄な領域を縮小することができ、チッ
プ面積を縮小することができる大規模集積回路を提供す
ることにある。
ることができて無駄な領域を縮小することができ、チッ
プ面積を縮小することができる大規模集積回路を提供す
ることにある。
本発明の大規模集積回路は、互いに所定の辺を接して配
列された複数の機能ブロックと、隣接するこれら機能ブ
ロック間を接続するブロック内の端子または配線とを有
する大規模集積回路において、前記ブロック内の端子ま
たは配線・の隣接する辺の部分に、この辺に沿って前記
端子または配線より幅を広くした接続部を設け、前記隣
接する機能ブロック間を隣接する辺に沿ってずらしても
前記ブロック内の端子または配線の接続ができるように
した構成を有している。
列された複数の機能ブロックと、隣接するこれら機能ブ
ロック間を接続するブロック内の端子または配線とを有
する大規模集積回路において、前記ブロック内の端子ま
たは配線・の隣接する辺の部分に、この辺に沿って前記
端子または配線より幅を広くした接続部を設け、前記隣
接する機能ブロック間を隣接する辺に沿ってずらしても
前記ブロック内の端子または配線の接続ができるように
した構成を有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の半導体チップの部分拡大平
面図である。
面図である。
この実施例が第３４図に示された従来の大規模集積回路
と相違する点は、隣接する機能ブロック２間を接続する
ブロック内配線３（または端子）のこれら機能ブロック
２が隣接する辺の部分に、この辺に沿ってブロック内配
線３（または端子）より幅を広くした接続部３１を設け
、隣接する機能ブロック２間を隣接する辺に沿ってずら
してもブロック内配線３（または端子）の接続ができる
ようにした点にある。この実施例におけるブロック内配
線３は、電源配線を例にとって示されている。
と相違する点は、隣接する機能ブロック２間を接続する
ブロック内配線３（または端子）のこれら機能ブロック
２が隣接する辺の部分に、この辺に沿ってブロック内配
線３（または端子）より幅を広くした接続部３１を設け
、隣接する機能ブロック２間を隣接する辺に沿ってずら
してもブロック内配線３（または端子）の接続ができる
ようにした点にある。この実施例におけるブロック内配
線３は、電源配線を例にとって示されている。
このように、ブロック内配線３（または端子）の接続部
３１の幅を広くすることにより、隣接する機能ブロック
２間を互いに辺に沿ってずらしてもブロック内配線３（
または端子）の接続が可能となるので、機能ブロック２
の配列の自由度を上げることができる。
３１の幅を広くすることにより、隣接する機能ブロック
２間を互いに辺に沿ってずらしてもブロック内配線３（
または端子）の接続が可能となるので、機能ブロック２
の配列の自由度を上げることができる。
従って、機能ブロック２の列を複数配列してこれら機能
ブロック２間をブロック間配線で接続したとき、従来技
術では第４図に示すような無駄な領域５が発生したが、
本発明を適用することにより、第２図に示すように、機
能ブロック２の列の間の無駄な領域を縮小することがで
き、チップ面積を縮小することができる。
ブロック２間をブロック間配線で接続したとき、従来技
術では第４図に示すような無駄な領域５が発生したが、
本発明を適用することにより、第２図に示すように、機
能ブロック２の列の間の無駄な領域を縮小することがで
き、チップ面積を縮小することができる。
以上説明したように本発明は、隣接する機能ブロック間
を接続するブロック内の端子・または配線の接続部の幅
を広くし、これら機能ブロックを辺に沿ってずらしても
ブロック内の端子または配線の接続ができるようにする
ことにより、機能ブロックの配列の自由度を上げること
ができるので無駄な領域を縮小することができ、従って
チップ面積を縮小することができる効果がある。
を接続するブロック内の端子・または配線の接続部の幅
を広くし、これら機能ブロックを辺に沿ってずらしても
ブロック内の端子または配線の接続ができるようにする
ことにより、機能ブロックの配列の自由度を上げること
ができるので無駄な領域を縮小することができ、従って
チップ面積を縮小することができる効果がある。
第１図は本発明の一実施例の半導体チップの部分拡大平
面図、第２図は本発明の一実施例の半導体チップの平面
図、第３図は従来の大規模集積回路の一例の半導体チッ
プの部分拡大平面図、第４図は従来の大規模集積回路の
一例の半導体チップの平面図である。 １・・・半導体基板、２・・・機能ブロック、３．３Ａ
・・・ブロック内配線、４・・・ブロック間配線、５・
・・無駄な領域、３１・・・接続部。
面図、第２図は本発明の一実施例の半導体チップの平面
図、第３図は従来の大規模集積回路の一例の半導体チッ
プの部分拡大平面図、第４図は従来の大規模集積回路の
一例の半導体チップの平面図である。 １・・・半導体基板、２・・・機能ブロック、３．３Ａ
・・・ブロック内配線、４・・・ブロック間配線、５・
・・無駄な領域、３１・・・接続部。
Claims (1)
- 互いに所定の辺を接して配列された複数の機能ブロッ
クと、隣接するこれら機能ブロック間を接続するブロッ
ク内の端子または配線とを有する大規模集積回路におい
て、前記ブロック内の端子または配線の隣接する辺の部
分に、この辺に沿つて前記端子または配線より幅を広く
した接続部を設け、前記隣接する機能ブロック間を隣接
する辺に沿ってずらしても前記ブロック内の端子または
配線の接続ができるようにしたことを特徴とする大規模
集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62320325A JPH01161747A (ja) | 1987-12-17 | 1987-12-17 | 大規模集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62320325A JPH01161747A (ja) | 1987-12-17 | 1987-12-17 | 大規模集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01161747A true JPH01161747A (ja) | 1989-06-26 |
Family
ID=18120225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62320325A Pending JPH01161747A (ja) | 1987-12-17 | 1987-12-17 | 大規模集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01161747A (ja) |
-
1987
- 1987-12-17 JP JP62320325A patent/JPH01161747A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4811073A (en) | Gate array arrangement | |
| JPS63308343A (ja) | 半導体集積回路 | |
| JPH01161747A (ja) | 大規模集積回路 | |
| JP4518289B2 (ja) | 半導体集積回路及び半導体集積回路の配線レイアウト方法 | |
| JPS62238645A (ja) | 集積回路装置の設計方法 | |
| JPH02125648A (ja) | 半導体装置パッケージ | |
| JPH05251671A (ja) | ゲートアレイ方式の半導体集積回路装置 | |
| JPH0560666B2 (ja) | ||
| JPH04258164A (ja) | マスタースライス方式半導体集積回路 | |
| JPH04214667A (ja) | マスタースライス方式半導体集積回路装置 | |
| KR100232220B1 (ko) | 핀 배치 구조 | |
| JPH0554696B2 (ja) | ||
| JPH0475665B2 (ja) | ||
| JPS615545A (ja) | 半導体集積回路装置 | |
| JPS61229341A (ja) | 半導体集積回路 | |
| JPH0360053A (ja) | 半導体集積回路装置 | |
| JPS6248042A (ja) | マスタ−スライス方式半導体集積回路 | |
| JPH02130996A (ja) | 電子部品実装用装置 | |
| JPH0239453A (ja) | 集積回路装置 | |
| JPH03253057A (ja) | 半導体集積回路 | |
| JPS63244639A (ja) | 半導体基板 | |
| JPS60158644A (ja) | 大規模集積回路装置 | |
| JPH0563080A (ja) | 半導体集積装置 | |
| JPS6233441A (ja) | 半導体集積回路 | |
| JPH03145154A (ja) | 半導体装置 |