JPH0554696B2 - - Google Patents

Info

Publication number
JPH0554696B2
JPH0554696B2 JP11676486A JP11676486A JPH0554696B2 JP H0554696 B2 JPH0554696 B2 JP H0554696B2 JP 11676486 A JP11676486 A JP 11676486A JP 11676486 A JP11676486 A JP 11676486A JP H0554696 B2 JPH0554696 B2 JP H0554696B2
Authority
JP
Japan
Prior art keywords
clock
wiring
input
board
lsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11676486A
Other languages
English (en)
Other versions
JPS62272560A (ja
Inventor
Toshihiko Watari
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP11676486A priority Critical patent/JPS62272560A/ja
Publication of JPS62272560A publication Critical patent/JPS62272560A/ja
Publication of JPH0554696B2 publication Critical patent/JPH0554696B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマルチチツプパツケージのクロツク回
路接続構造に関し、特にマルチチツプ実装方式の
高密度、高速度論理回路パツケージ内のLSIチツ
プに高精度でクロツク信号を供給することのでき
るクロツク回路接続構造に関する。
〔従来の技術〕
従来、この種の論理回路パツケージでは、第２
図の従来のマルチチツプパツケージの実施例の平
面図に示すようにパツケージ上に搭載した複数個
のLSIチツプのうち、他のLSIチツプとちようど
等距離を保てる位置、即ちパツケージ上の中央に
位置するLSIチツプにクロツク信号分配用回路を
設け、このLSIチツプから他の全てのLSIチツプ
へ等長のクロツク配線によりクロツク信号を分配
する方式を採用していた。
この主たる理由は、各々のLSIチツプのクロツ
ク入力端子Ｃにおいてクロツク信号が同一時刻に
到達するよにして、各LSIチツプの論理回路動作
の同期の乱れをなくし結果として回路の高速動作
を可能ならしめるためである。
このための具体的な手法としては、第２図に示
すように配線基板上に配列したLSIチツプの中央
位置すなわち2Cで示す位置のLSIチツプをクロツ
ク分配用LSIチツプとし、このクロツク分配用
LSIチツプから他の各々のLSIチツプのクロツク
端子Ｃまでの配線長が等しくなるように配線パタ
ーンを工夫したクロツク配線を敷設する方法がと
られていた。
但し、第２図においてクロツク配線は、図面の
簡略化のために一部分のみ表示してある。
〔発明が解決しようとする問題点〕
上述した従来のクロツク回路接続構成では、第
１に、配線基板上にクロツク分配専用のLSIチツ
プを設置する必要があるため、一部のLSIチツプ
ロケーシヨンがクロツク分配用にのみ専用される
ので配線基板上の論理回路の実装効率が低下す
る。
第２に、クロツク分配用LSIチツプからLSIチ
ツプまでのクロツク配線を全て等長で配線するた
め、配線長が長くなり配線基板上においてクロツ
ク配線の占める面積が大きくなり、論理回路間を
接続する配線の収容効率が低下するという欠点が
ある。
本発明の目的は、上記欠点をなくし、高速のク
ロツク信号分配を可能とするマルチチツプパツケ
ージのクロツク回路接続構造を提供することにあ
る。
〔問題点を解決するための手段〕
本発明のマルチチツプパツケージのクロツク回
路接続構造の構成は、配線基板裏面に格子状に配
列した入出力ピンを備え、この基板表面には複数
個のLSIチツプを配置し、これらLSIチツプのク
ロツク信号入力端子に最寄りの前記入出力ピンを
クロツク信号入力ピンとしてこれらを接続しこれ
らクロツク信号入力ピン以外の入出力ピンと前記
各LSIチツプの間を前記基板内部の配線により接
続したマルチチツプパツケージと、前記マルチチ
ツプパツケージの入出力ピンを貫通し前記入出力
ピン間の配線が内部に設けられたプリント板と、
クロツク信号をそれぞれ出力するクロツク分配用
LSIチツプが配置されこのクロツク分配用LSIチ
ツプからの前記クロツク信号入力ピンまでの配線
距離を等長になるように各内部配線がなされこれ
らの内部配線と前記各クロツク信号入力ピンとを
前記プリント板の裏面で接続する複数のクロツク
コネクタを有するクロツク内線基板とを含んで構
成される。
〔実施例〕
次に、本発明について図面を参照して説明す
る。
第１図は本発明のマルチチツプパツケージのク
ロツク回路接続構造の一実施例の断面図である。
第１図において配線基板１は、その上に複数個
のLSIチツプ４を接続搭載できる構造であり、そ
の内部にLSIチツプ４の相互またはLSIチツプ４
と入出力ピン５とを相互接続するための信号配線
６およびLSIチツプ４のクロツク入力端子Ｃとク
ロツクピン７との間を相互接線するためのクロツ
ク配線８とを含んでいる。
プリント板２は、前記配線基板１を支えるとと
もに前記入出力ピン５の各々と電気的に接続する
配線が内部になされ他の配線基板１との間の相互
接続および配線基板１上のLSIチツプ４への電源
の供給を行なう構造となつている。クロツク配線
基板３は、プリント板２の裏面に前記配線基板１
に対向して配置してある。
クロツク配線基板３は、その上にクロツク分配
用LSIチツプ９を搭載でき、また、その内部にク
ロツク配線１０がなされている。
クロツク配線基板３はクロツクコネクタ１１に
より、プリント板２の裏面につき出したクロツク
ピン７に接続し取りつける。
クロツク配線基板３内のクロツク配線は、クロ
ツク分配用LSIチツプ９とクロツクコネクタ１１
の各々が等長になるようになされている。
また、配線基板１内においてクロツク配線８は
クロツクピン８とLSIチツプ４のクロツク端子Ｃ
を接続する配線でクロツクピン７の各々からクロ
ツク入力端子Ｃの各々への配線長を最短かつ等長
となるようになされている。
この結果、クロツク分配用LSIチツプ９から
LSIチツプ４の各々のクロツク入力端子Ｃへの配
線は最短かつ等長となり、各々のLSIチツプ４へ
のクロツク信号の分配の時間差を最小にして供給
できることになる。
次に、配線基板１においては、本発明の実施例
の構造とすることによりクロツク分配用LSIチツ
プを必要としないばかりか、クロツク分配用の等
長配線の収容の必要性もなくなる。従つて、全て
論理回路用のLSIチツプを搭載することができる
ので、必要な論理回路チツプの高密度実装が可能
となる。
〔発明の効果〕
以上説明したように本発明は、マルチチツプパ
ツケージの配線基板１において、クロツク入力用
の専用のクロツクピン７を設け、しかも、配線基
板１の内部において、このクロツクピン７の各々
から各々のLSIチツプ４のクロツク入力端子Ｃま
での配線を最短、かつ、等長とすることによりク
ロツク信号分配の時間差の少ない高速のクロツク
信号の分配を可能とし、かつ、マルチチツプパツ
ケージにおいてクロツク分配用LSIチツプを外部
に追出すことにより、論理回路用LSIチツプの搭
載可能個数を増やすことができ結果として高密度
の論理回路実装を実現できる効果がある。
【図面の簡単な説明】
第１図は本発明のマルチチツプパツケージのク
ロツク回路接続構造の一実施例の断面図、第２図
は従来のマルチチツプパツケージの実施例の平面
図である。 １……配線基板、４……LSIチツプ、Ｃ……ク
ロツク入力端子、６……信号配線、７……クロツ
クピン、８……クロツク配線、９……クロツク分
配用LSIチツプ、１１……クロツクコネクタ。

Claims (1)

    【特許請求の範囲】
  1. １ 配線基板裏面に格子状に配列した入出力ピン
    を備え、この基板表面には複数個のLSIチツプを
    配置し、これらLSIチツプのクロツク信号入力端
    子に最寄りの前記入出力ピンをクロツク信号入力
    ピンとしてこれらを接続しこれらクロツク信号入
    力ピン以外の入出力ピンと前記各LSIチツプの間
    を前記基板内部の配線により接続したマルチチツ
    プパツケージと、前記マルチチツプパツケージの
    入出力ピンを貫通し前記入出力ピン間の配線が内
    部に設けられたプリント板と、クロツク信号をそ
    れぞれ出力するクロツク分配用LSIチツプが配置
    されこのクロツク分配用LSIチツプからの前記ク
    ロツク信号入力ピンまでの配線距離を等長になる
    ように各内部配線がなされこれらの内部配線と前
    記各クロツク信号入力ピンとを前記プリント板の
    裏面で接続する複数のクロツクコネクタを有する
    クロツク配線基板とを備えることを特徴とするマ
    ルチチツプパツケージのクロツク回路接続構造。
JP11676486A 1986-05-20 1986-05-20 マルチチツプパツケ−ジのクロツク回路接続構造 Granted JPS62272560A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11676486A JPS62272560A (ja) 1986-05-20 1986-05-20 マルチチツプパツケ−ジのクロツク回路接続構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11676486A JPS62272560A (ja) 1986-05-20 1986-05-20 マルチチツプパツケ−ジのクロツク回路接続構造

Publications (2)

Publication Number Publication Date
JPS62272560A JPS62272560A (ja) 1987-11-26
JPH0554696B2 true JPH0554696B2 (ja) 1993-08-13

Family

ID=14695155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11676486A Granted JPS62272560A (ja) 1986-05-20 1986-05-20 マルチチツプパツケ−ジのクロツク回路接続構造

Country Status (1)

Country Link
JP (1) JPS62272560A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2715771B1 (fr) * 1994-02-02 1996-04-26 Matra Marconi Space France Assemblage de microcircuits intégrés de type puce à protubérances.
US5760478A (en) * 1996-08-20 1998-06-02 International Business Machines Corporation Clock skew minimization system and method for integrated circuits
JP4342508B2 (ja) * 2005-11-24 2009-10-14 Ｏｋｉセミコンダクタ株式会社 半導体装置

Also Published As

Publication number Publication date
JPS62272560A (ja) 1987-11-26

Similar Documents

Publication Publication Date Title
US5335146A (en) High density packaging for device requiring large numbers of unique signals utilizing orthogonal plugging and zero insertion force connetors
US4930002A (en) Multi-chip module structure
WO1984002631A1 (en) Semiconductor chip package
JPH0642523B2 (ja) 直接書込み設計変更能力を有する電子回路システム
JPH09223861A (ja) 半導体集積回路及びプリント配線基板
JPH06334104A (ja) 等長等負荷バス配線
US4894708A (en) LSI package having a multilayer ceramic substrate
US6662250B1 (en) Optimized routing strategy for multiple synchronous bus groups
JPH0554696B2 (ja)
US6215192B1 (en) Integrated circuit package and integrated circuit package control system
US3691429A (en) Mounting structure for miniature circuit elements
JPS6095940A (ja) 多重路信号分配システム
KR980012370A (ko) 반도체장치 및 핀 배열
EP0624055B1 (en) Power supply structure for multichip package
KR860002214A (ko) 모듀울 기판 및 이를 사용한 모듀울
US6118669A (en) Routing topology for identical connector point layouts on primary and secondary sides of a substrate
CN219678793U (zh) 印刷电路板及其布线结构
JP2656263B2 (ja) 半導体集積回路装置
JP3535213B2 (ja) 半導体装置
JPH01129449A (ja) マルチチップモジュール及びそれに用いるモジュール基板
JPH0234185B2 (ja)
JP2532103Y2 (ja) 半導体集積回路装置
JPH06112624A (ja) 表面実装方法
JPS63249362A (ja) 表面実装部品用パツケ−ジ
KR19980030136A (ko) 시간대 배선율을 높일 수 있는 인쇄 회로 기판

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term