KR20170002506A - 차이 절차에 의해 ic 제조 공정의 파라미터를 결정하기 위한 방법 - Google Patents

차이 절차에 의해 ic 제조 공정의 파라미터를 결정하기 위한 방법 Download PDF

Info

Publication number
KR20170002506A
KR20170002506A KR1020167033378A KR20167033378A KR20170002506A KR 20170002506 A KR20170002506 A KR 20170002506A KR 1020167033378 A KR1020167033378 A KR 1020167033378A KR 20167033378 A KR20167033378 A KR 20167033378A KR 20170002506 A KR20170002506 A KR 20170002506A
Authority
KR
South Korea
Prior art keywords
vector
layout
values
design
series
Prior art date
Application number
KR1020167033378A
Other languages
English (en)
Other versions
KR101960070B1 (ko
Inventor
모하메드 사이브
패트릭 시아본느
티아고 피구에이로
Original Assignee
아셀타 나노그라픽
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아셀타 나노그라픽 filed Critical 아셀타 나노그라픽
Publication of KR20170002506A publication Critical patent/KR20170002506A/ko
Application granted granted Critical
Publication of KR101960070B1 publication Critical patent/KR101960070B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70383—Direct write, i.e. pattern is written directly without the use of a mask by one or multiple beams
    • G03F7/704—Scanned exposure beam, e.g. raster-, rotary- and vector scanning
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70458—Mix-and-match, i.e. multiple exposures of the same area using a similar type of exposure apparatus, e.g. multiple exposures using a UV apparatus
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70516—Calibration of components of the microlithographic apparatus, e.g. light sources, addressable masks or detectors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/04—Constraint-based CAD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

차이 절차에 의해 IC 제조 공정의 파라미터를 결정하기 위한 방법. 본 발명은 제1 공정의 파라미터로부터 제2 제조 공정의 파라미터를 쉽게 결정하는 방법을 개시한다. 2개의 공정 간 차이를 나타내는 메트릭이 복수의 파라미터 값으로부터 계산되며, 이는 교정 레이아웃 상의 2개의 공정에 대해 측정되거나 내삽/외삽 절차에 의해 2개의 공정에 대한 레이아웃 또는 기준 데이터에 대해 기존 값으로부터 결정될 수 있다. 메트릭의 개수가 선택되어 이들 조합이 모든 설계 영역에서 2개의 공정 간 차이의 정밀한 표현을 제공한다. 바람직하게는, 타깃 설계의 콘볼루션과 커넬 함수와 변형 함수의 합성으로서 메트릭이 계산된다.

Description

차이 절차에 의해 IC 제조 공정의 파라미터를 결정하기 위한 방법{METHOD FOR DETERMINING THE PARAMETERS OF AN IC MANUFACTURING PROCESS BY A DIFFERENTIAL PROCEDURE}
본 발명은 전자 또는 광 리소그래피의 분야에 적용된다. 본 발명은 그 밖의 다른 공정 중에서 마스크 쓰기(mask write) 및 직접 쓰기(direct write)에 적용된다. 본 발명은 반도체 제조 공정의 다른 단계, 가령, 나노각인(nanoimprint), DSA(Directed Self Assembly), 에칭, CMP(Chemincal Mechanical Polishing/Planarization), 어닐링, 베이킹, 측량 등에도 적용될 수 있다.
마스크 쓰기 또는 직접 쓰기의 공정 중에, 몇 가지 요인이 오차를 야기하고 예상 분해능의 성취를 막는다. 이들 요인 중 일부가 전자 산란(전방 및 후방 산란), 레지스트 확산, 레지스트 두께, 에칭, 화염, 연무, 측량 등이다. 분해능을 개선하고 이들 현상의 영향을 감소시키기 위해, 근접 효과 교정(PEC)(proximity effect correction), 연무 효과 교정(FEC)(fogging effect correction), 에칭 보상(etching compensation) 등의 몇 가지 전략이 존재한다. 전략은 선량 및/또는 지오메트리 보상을 이용한 이들의 교정의 각각의 효과의 영향의 예측을 기초로 한다. 따라서 교정의 품질이 현상을 예측하기 위해 사용되는 모델의 품질에 따라 달라지며, 상기 모델은 제조 공정 별로 상이하다. 모델 및 교정의 높은 정밀도가 확실히 획득될 수 있지만 높은 계산 비용이 수반된다.
문제는, 임의의 생산 흐름에서, 때때로 공정을 변경하는 것이 필요하다는 것이다. 이는 새 장비, 새 레지스트 등의 구매로 인한 것일 수 있다. 많은 경우, 이전 흐름으로부터와 동일한 거동을 유지하는 것이 바람직할 수 있다. 종래 기술에서, 이는 공정 상태를 튜닝함으로써 달성된다. 시간 소모적이고 꽤 비싼 물리적 공정 파라미터(에칭 바이어스, 전력, 레지스트 두께, 베이킹 등)가 변경된다.
이 부담을 낮추기 위한 해결책이 광학적 근접 효과 교정(OPC)의 맥락에서 발견되었다. 이들 해결책 중 일부가 미국 특허 번호 6,033,814 및 6,463,403에 의해 개시된다. 종래 방식에서의 이들 방법의 기본 아이디어는 2개의 개별 모델, 즉, 기존 공정에 대한 모델과 새 공정에 대한 모델을 교정(calibrate)하고, 새 공정에 대한 모델의 출력이 기존 공정의 모델의 출력에 매칭되어야 하는 것이다. 두 가지 교정이 수행되면, 두 가지 교정된 모델을 이용해 기존 공정의 타깃을 새 공정의 타깃으로 변경하는 것이 필요하다. 복수의 계산 절차(두 번의 교정, 한 번의 시뮬레이션 및 한 번의 보정)이 실행되어야 하며, 이는 꽤 부담이 되고 계산상 무겁다.
본 발명은 하나의 공정이 다른 한 공정을 모방하게 하며 교정 및 보정 효과를 감소시키는 단일 차이 모델을 구현함으로써 부담 및 컴퓨팅 작업부하를 완화시킨다. 덧붙여, 공정 매칭 방법을 이용하는 것이, 사용되는 측정 포인트가 전체 설계에 걸쳐 산개되어 있지 않을 때 매칭 공정에 제약을 가해, 가령, 매칭 결과를 유지하거나, 측정들 간에 외삽 및 내삽 중 하나를 수행하거나 파라미터에 대한 선행성을 가함으로써 더 유연하게 원하는 결과를 획득할 수 있다.
이를 위해, 본 발명은 컴퓨터에 의해, 출력 변수를 포함하는 출력 벡터를 결정하는 방법을 개시하며, 상기 출력 벡터는 반도체 집적 회로를 제조하기 위한 제2 공정의 특징부에 적용될 보정을 정의하며, 상기 방법은 다음을 포함한다: 제1 레이아웃의 제1 복수의 지점에서 동일한 반도체 집적 회로를 제조하기 위한 제1 공정에 대한 입력 벡터의 제1 일련의 값을 획득하는 컴퓨터 코드 명령; 제1 레이아웃 상의 제1 복수의 지점 및 제2 레이아웃 상의 제2 복수의 지점 중 하나에서 제2 공정에 대한 입력 벡터의 성분의 제2 일련의 값을 획득하는 컴퓨터 코드 명령; 상태 변수를 포함하는 상태 벡터의 값을 결정하는 컴퓨터 코드 명령 - 상태 벡터는 입력 벡터의 제1 일련의 값과 제2 일련의 값 간 차이의 상태를 나타냄; 직접 계산에 의해, 상태 벡터의 일련의 값에 대한 출력 벡터를 획득하는 컴퓨터 코드 명령.
바람직하게는, 제1 공정이 가상 공정이며, 가상 공정은 입력 레이아웃과 동일한 출력 레이아웃을 생성한다.
바람직하게는, 출력 벡터는 출력 변수로서, 에지 변위, 선량 변조 및 이의 조합 중 적어도 하나를 포함한다.
바람직하게는, 입력 벡터는 입력 변수로서 집적 회로의 입력 설계의 CD 및 스페이스(space) 중 적어도 하나를 포함한다.
바람직하게는, 제1 레이아웃은 교정 레이아웃이다.
바람직하게는, 제1 공정은 기준 공정이다.
바람직하게는, 입력 벡터의 제1 및 제2 일련의 값을 이용해 내삽 절차 및 외삽 절차 중 적어도 하나의 출력에서 상태 벡터의 일련의 값이 계산된다.
바람직하게는, 제1 상태 변수는 제1 공정 및 제2 공정이 사용될 값의 영역 상의 파라미터 벡터의 성분에 대한 판별력을 기초로 선택된다.
바람직하게는, 제1 상태 변수에 제2 상태 변수가 추가되어 지정된 계산 부하 예산 내에서 조합된 판별력을 증가시킨다.
바람직하게는, 상태 벡터는 CD, 스페이스 및 밀도 중 적어도 하나를 나타내는 상태 변수를 포함한다.
바람직하게는, 설계의 일부분의 제1 에지에 접하면서 내부에 있는 원을 결정하고, 설계의 상기 일부분의 제1 에지와 설계의 상기 일부분의 제2 에지 사이에 포함되는 원의 일부분의 표면적을 결정하며, 원의 표면적에 대한 원의 일부분의 표면적의 비로서, CD를 나타내는 상태 변수를 계산함으로써, CD를 나타내는 상태 변수가 계산된다.
바람직하게는, 설계의 다음 제2 부분을 바라보는 설계의 제1 부분의 에지에 접하고 외부에 있는 원을 결정하고, 설계의 제1 부분의 에지와 설계의 제2 부분의 에지 사이에 포함될 원의 일부분의 표면적을 결정하며, 디스크의 표면적에 대한 디스크의 일부분의 표면적의 비로서, 스페이스를 나타내는 상태 변수를 계산함으로써, 스페이스를 나타내는 상태 변수가 계산된다.
바람직하게는, 설계의 복수의 부분을 덮는 원을 결정하고, 설계의 일부분에 포함된 원의 일부분의 표면적을 결정하며, 원의 표면적에 대한 원의 일부분의 표면적의 비로서 장거리 밀도를 나타내는 상태 변수를 계산함으로써, 장거리 밀도를 나타내는 상태 변수가 계산된다.
바람직하게는, 상태 벡터는 외부 밀도와 내부 밀도 중 적어도 하나를 나타내는 상태 변수를 포함한다.
바람직하게는, 타깃 설계의 시야 영역과 관심 지점을 중심으로 갖는 커넬 함수의 합성의 콘볼루션과 시야 각 및 선택된 편이 각에 따르는 변형 함수의 곱에 의해, 외부 밀도가 계산되며, 커넬 함수가 타깃 설계의 외부를 보도록 편이 각이 선택된다.
바람직하게는, 타깃 설계의 시야 영역과 관심 지점을 중심으로 갖는 커넬 함수의 합성의 콘볼루션과 시야 각 및 선택된 편이 각에 따르는 변형 함수의 곱에 의해, 내부 밀도가 계산되며, 커넬 함수가 타깃 설계의 내부를 보도록 편이 각이 선택된다.
바람직하게는, 출력 변수가 변환 함수를 이용한 선량 변조로 변환되는 에지 변위이다.
바람직하게는, 상기 변환 함수는 햇 함수(hat function), 사각형 함수(rectangular function), 삼각형 함수(triangular function) 및 가우시안 함수(Gaussian function) 중 하나이다.
바람직하게는, 상기 변환 함수는 파라미터 Wh에 의해 정의되는 햇 함수이다.
바람직하게는, 파라미터 Wh는, Wh ≥ Max(abs(ΔEdge)) 및 Wh ≤ minShapeDistance를 만족하도록 결정되며, 여기서 ΔEdge는 제1 일련의 값과 제2 일련의 값으로부터 획득된 에지(Edge) 값들의 차이로서 계산되고, ShapeDistance는 타깃 레이아웃 상에서 측정된다.
바람직하게는, 공식 Th=0.5-ΔEdge/Wh을 이용해 레지스트 임계치의 퍼센티지의 값 Th가 계산된다.
본 발명은 또한 반도체 집적 회로를 제고하기 위한 제2 공정의 제2 파라미터에 적용될 일련의 보정(correction)을 결정하기 위한 컴퓨터 프로그램을 개시하며, 상기 컴퓨터 프로그램은 제1 레이아웃의 제1 복수의 지점에서 동일한 반도체 집적 회로를 제조하기 위한 제1 공정에 대한 입력 벡터의 제1 일련의 값을 획득하는 컴퓨터 코드 명령; 제1 레이아웃 상의 제1 복수의 지점 및 제2 레이아웃 상의 제2 복수의 지점 중 하나에서 제2 공정에 대한 입력 벡터의 성분의 제2 일련의 값을 획득하는 컴퓨터 코드 명령; 상태 변수를 포함하는 상태 벡터의 값을 결정하는 컴퓨터 코드 명령 - 상태 벡터는 입력 벡터의 제1 일련의 값과 제2 일련의 값 간 차이의 상태를 나타냄; 직접 계산에 의해, 상태 벡터의 일련의 값에 대한 출력 벡터를 획득하는 컴퓨터 코드 명령.
본 발명은 또한 제21에 따르는 컴퓨터 프로그램의 출력을 이용하도록 구성된 반도체 제조 장비로서, 상기 반도체 제조 장비는 반도체 웨이퍼 상으로의 직접 쓰기, 마스크 플레이트 상으로의 쓰기, 에칭, 화학적 또는 기계적 평탄화, 반도체 웨이퍼의 베이킹, 어닐링, 및 마스크 또는 반도체 표면의 검사 중 한 가지에 대해 구성된다.
본 발명의 또 다른 이점은 각각의 노출 조건을 갖는 복수의 측정만 매칭을 수행하도록 요구된다는 것이다. 또한, 본 발명의 또 다른 이점은 이들 중 하나 또는 둘 모두를 블랙 박스로서 핸들링하면서 2개의 공정을 매칭하는 것이 가능하다는 것이다. 이는 하나의 마스크 제조업체가 공정의 내부를 액세스하지 못할 또 다른 마스크 제조업체에 의해 제공되는 것과 동일한 마스크를 구축하기 원할 때 유용하다. 또 다른 이점은 제2 공정을 제1 공정에 매칭하는 것이 (제1 공정을 제2 공정으로의) 역 매칭을 수행하는 데 사용될 수 있는 데이터를 생성한다는 것이다. 또 다른 이점은, 공정 매칭 단계 전에 교정 단계가 수행될 때, 정확도와 비용의 타협에 따라 다양한 옵션이 이용 가능하다: 두 소스 모두로부터의 계측 결과를 수집하기 위해 두 공정이 모두 적용되는 단일 교정 레이아웃, 2개의 서로 다른 교정 레이아웃의 결과를 이용하기, 소스와 타깃 공정으로부터 실제 설계 타깃에 대해 수행되는 측정 이용하기.
리소그래피 공정의 보정 단계로 입력되기 전에 공차 기준에 매칭되어야 할 시뮬레이션 결과를 생성하도록 반전될 필요가 있는 다양한 공정 단계들의 기능 모델을 반드시 이용할 필요가 없다는 것이 본 발명의 이점이다.
본 발명의 일부 실시예에서, 이상적인 기준 공정을 고려함으로써 입력 레이아웃에 적용될 지오메트리 보정이 직접(즉, 임의의 모델 반전 없이) 정의될 수 있다: 이상적인 공정이 입력 레이아웃과 동일한 타깃 레이아웃을 생성하는 공정이다. 본 발명의 방법은 입력 레이아웃의 지오메트리에 적용될 보정을 직접 생성하여 타깃 레이아웃을 생성할 수 있다.
다양한 실시예의 기술 및 다음의 도면을 통해 본 발명 및 이의 다양한 특징 및 이점이 더 잘 이해되고 자명해질 것이다.
도 1은 종래 기술에서 제2 공정을 제1 공정에 매칭하는 방법의 흐름도를 나타낸다.
도 2는 본 발명의 복수의 실시예에 따르는 교정 레이아웃을 이용하는 공정 매칭 방법의 흐름도를 나타낸다.
도 3은 본 발명의 복수의 실시예에서 2개의 서로 다른 레이아웃 및 내삽/외삽 법을 이용해 공정 매칭 방법의 흐름도를 나타낸다.
도 4는 본 발명의 복수의 실시예에서 2개의 기준 입력 데이터세트를 이용하는 공정 매칭 방법 및 내삽/외삽 방법의 흐름도를 도시한다.
도 5는 본 발명의 복수의 실시예에서 내삽/외삽 방법을 도시한다.
도 6 및 7은 본 발명의 변형예의 2개의 흐름도를 나타낸다.
도 8은 측정 지점을 갖는 3개의 서로 다른 레이아웃을 도시한다.
도 9a, 9b 및 9c는 도 8의 레이아웃을 갖는 스페이스 메트릭/상태 변수의 사용을 도시한다.
도 10a, 10b 및 10c는 도 8의 레이아웃을 갖는 CD 메트릭/상태 변수의 사용을 도시한다.
도 11a, 11b 및 11c는 도 8의 레이아웃을 갖는 밀도 메트릭/상태 변수의 사용을 도시한다.
도 1은 종래 기술에 따르는 제2 공정을 제1 공정에 매칭하는 방법의 흐름도를 도시한다.
인용된 2개의 US 특허에 의해 나타나는 종래 기술에서, 2번의 교정 단계, 사용 중인 공정(공정 I)에 대한 첫 번째 교정(110), 및 새 공정(공정 II)에 대한 두 번째 교정(120)이 수행된다. 그 후, 레이아웃 재-타깃팅 단계(130)가 수행되어, 공정 II이 공정 I에 의해 생성되는 레이아웃에 상응하는 레이아웃을 생성할 수 있다. 따라서 종래 기술의 이 공정은 3개의 복잡한 단계를 포함한다. 이것이 본 발명의 방법이 바람직한 이유 중 하나이다.
도 2는 본 발명의 복수의 실시예에 따르는 교정 레이아웃을 이용하는 공정 매칭 방법의 흐름도를 나타낸다.
전략은 두 공정 모두로부터의 측정치를 이용하는 단계 및 그 후 하나의 공정이 또 다른 공정을 모방할 수 있도록 차이 모델을 교정하는 단계를 포함한다. 이 접근법에서, 계측 결과 외에 매칭되는 공정으로부터 그 밖의 다른 어떠한 정보도 요구되지 않는다. 이 접근법은 또한 어떠한 추가 노력 없이 단일 모델을 이용해 두 공정 모두 서로 매칭될 수 있는 이점을 제공한다.
제1 단계(210)는 매칭될 공정(220, 230)이 사용 중인 설계의 주요 특징부에 따라 달라질 수 있는 교정 레이아웃을 정의하는 것이다. 예를 들어, 치밀한 라인들을 갖는 Manhattan 설계를 재생하기 위한 공정이 주로 사용되는 경우, 교정 레이아웃(calibration layout)이 치밀한 라인들을 포함하는 것이 바람직할 것이다. 이와 마찬가지로, 공정이 치밀한 또는 산재된 자유 형태 설계에 대해 사용될 수 있다. 선택사항으로서, 교정 레이아웃을 형성하는 것이 반드시 필수인 것은 아니다. 계측 결과 또는 타깃 설계에 대해 매칭될 2개의 공정에 대한 시뮬레이션을 이용하는 것이 가능하다.
본 발명의 방법의 핵심 단계(240)는 2개의 공정(220, 230)의 결과(250, 260)에 대한 차이 모델을 교정하는 것이다.
그 후 최종 모델이 서로 다른 유형의 공정 매칭 전략을 이용하는 교정 흐름(270)에 적용될 수 있다. 예를 들어, 본 발명과 동일 출원인의 유럽 특허 출원 번호 2559054에 개시된 바와 같이 선량과 지오메트리 변조의 조합이 적용될 수 있다. 또한, 프랑스 특허 출원 번호 10/52862에 개시된 바와 같이 선량과 지오메트리 변조의 조합 보정 공정이 타깃 설계에 적용될 수 있다.
차이 모델 교정 단계(240)가 더 상세히 기재될 것이다.
반도체 IC를 제조하기 위한 공정이 제조 단계 및 타깃 설계의 유형에 따라 중요도가 달라질 수 있는 복수의 변수에 의해 특징지어진다. 공정 효과를 모델링할 때, 스페이스 영역에서, 가령, CD(Critical Dimension, 임계 치수), 스페이스, 에지, 밀도 등의 일부 변수가 선택될 것이다. 그 밖의 다른 일부 변수가 전자 빔 선량 영역에서 선택될 것이다(예를 들어, 레지스트 임계치). 윤곽의 거칠기가 또한, 특히, 자유-형태 설계가 공정의 사용 분야 내에 있을 때 사용될 수 있다.
또한 출력 변수를 벡터의 함수로서 표현하는 것이 바람직할 수 있다. 이 벡터는 성분으로서 사용될 변수를 가져, 사용 분야를 통한 공정들 간 차이가 잘 표현될 수 있다. 변수 중 일부가 모델의 상태를 정의할 것이다(가령, CD, 스페이스, 밀도). 이들 변수는 "상태 변수" 또는 메트릭이라고 지칭될 수 있고 "상태 벡터"를 정의할 것이다. 일부 다른 것이 모델의 차이 출력을 정의할 것이다(에지 변위, 선량 변동, 둘 모두 조합 등). 이들 변수는 "출력 변수"라고 지칭될 것이며 "출력 벡터"를 형성할 것이다.
바람직하게는, "입력 변수"를 형성하고 "입력 벡터"로 그룹화될 수 있는 교정 레이아웃에 대한 측정으로부터 차이 모델이 교정될 수 있다. 입력 변수는 CD, 스페이스 또는 그 밖의 다른 파라미터, 가령, 윤곽 거칠기(즉, LER(Line Edge Roughness) 또는 LWR(Line Width Roughness)), 또는 LES(Line End Shortening), 코너 라운딩 등일 수 있다. 사용 분야를 덮는 데 충분히 많은 개수의 지점에서 측정이 이뤄져야 하고 지점 위치가 또한 서브-레이아웃의 다양성을 또한 나타내야 한다. 그러나 본 발명은 방대하고 비싼 교정 레이아웃 단계를 이용하지 않고 수행될 수 있다.
교정 레이아웃을 이용할 때, 공정 I(220)을 적용하여 입력 벡터(250)의 값의 제1 시리즈가 복수의 계측 지점에서 측정되며, 공정 II(230)을 적용하여 파라미터(260)의 값의 제2 시리즈가 측정된다. 일반적으로, 계측 지점의 개수는 약 1000개이다.
본 발명에 따르면, 사용 분야를 통해 2개의 공정의 입력 변수의 차이의 상태를 가능한 나타내도록 선택된 상태 변수, 또는 "메트릭"을 정의하는 것이 바람직하다. 바람직하게는, 메트릭은 또한 벡터로 표현될 것이다. 상태 벡터는 제1 성분(가령, CD)을 선택하고, 모델을 시험하고, 제2 성분, 제3 성분(가령, 스페이스 및 밀도) 등을 추가하며, 컴퓨팅 부하의 증가가 지정 예산에 도달될 때 공정을 중단함으로써 실험적으로 구성될 수 있다.
메트릭의 예시는 도 8 내지 11에 대한 이하의 기재에서 제공된다.
그 후, 본 발명의 차이 모델에 의해 결정된 출력 벡터가 공정 I의 데이터 준비 파일에 적용되어 공정 II의 데이터 준비 파일을 유도하는 단계(270)가 적용된다.
일부 경우, 보정 알고리즘에서 선량 영역의 변수를 이용하는 것이 바람직할 수 있다. 이 경우, 스페이스 영역의 변수에 적용될 수 있는 변환 함수를 이용하는 것이 바람직할 것이다. 그러나 선량 또는 선량 변동이 출력 변수로서 직접 선택될 수 있다.
이 변환 함수는 가장 단순한 옵션인 햇 함수(hat function)일 수 있다. 그러나 그 밖의 다른 옵션이 이용 가능하다: 사각형 함수, 삼각형 함수 또는 가우시안 함수 등. 변환 함수는 타깃 파라미터(에지 변위, 크기 등)를 형성하는 스페이스 함수와 합성될 때, 유한 간격으로 형성되는 선량 비 함수를 산출하는 것이 필요하다. 따라서 변환 함수가 (정의 공간 상에서의 유한 적분에 의해) 적분 가능하고 절반-공간만큼 단조로워야(monotonous) 한다. 대칭인 변환 함수를 이용하는 것이 바람직할 수 있다.
햇 함수(hat function)를 이용한 이러한 변환의 실시예의 예시는 다음과 같이 제공된다.
햇의 폭 Wh이 타깃 레이아웃의 특성 및 계측 지점 MPi1 및 MPi2에서의 CD(Critical Dimension) 또는 에지의 차이를 기초로 계산된다.
수행될 제1 조건은 햇 함수의 폭이 2개의 공정 간 모든 에지 위치 차이를 나타내기에 충분히 커야 한다는 것이다. 따라서, 계측 지점에서, CDProcess2 - CDProcess1 = ΔCD = ΔEdge를 고려하면, 햇 함수의 폭 Wh이 다음의 제1 부등식을 만족시켜야 한다:
Wh ≥ Max(abs(ΔEdge)) (수학식 1)
여기서, Max는 MPi에서의 측정의 최대치이고, 측정 지점의 개수 및 위치가 신중하게 선택되어 대표적 값을 제공할 수 있다.
덧붙여, 햇 함수의 폭이 2개의 패턴이 상호작용하는 것을 막기에 충분히 작아야 한다. 따라서, 햇 함수의 폭 Wh이 다음의 제2 부등식을 또한 만족시켜야 한다:
Wh ≤ min(ShapeDistance) (수학식 2)
여기서 ShapeDistance가 타깃 레이아웃 내 인접한 패턴들 간 거리이다.
따라서, 상기의 두 가지 조건이 동시에 만족될 수 있을 때만 햇 함수는 모델에서 PSF로서 사용될 수 있으며, 이는 다음을 의미한다:
max(abs(ΔEdge)) ≤ min(Space) (수학식 3)
이 조건이 만족될 수 없는 한, 서로 다른 변환 함수가 시도되어야 한다.
차이가 0인 임의의 패턴에 대한 임계치는 변경되지 않아야 한다. 이 경우, 0.5로 유지되어야 한다. 이하에서 표시되는 바와 같이 임의의 차이가 임계치 변경으로 변환되어야 한다:
Th = 0.5 - ΔEdge/Wh (수학식 4)
이하에서 수치 예시로 설명되는 바와 같이, 매칭되는 공정의 임계치의 값이, 각각의 패턴에 대해 복수의 계측 지점 MPi에서의 에지 값의 차이로부터 결정될 수 있다.
목적은 공정 2를 공정 1에 매칭하는 것임을 고려하자. 이는 공정 1을 이용하는 노출을 수행하고, 공정 2를 이용함으로써 획득할 동일한 결과를 획득할 것이 기대됨을 의미한다. 계산은 반대 방향으로도 수행될 수 있다. 타깃/측정치의 세트를 고려할 수 있다.
표 1
제1 단계는 공정 1과 공정 2 간 CD, 에지의 차이 (ΔCD, ΔEdge)를 계산하는 것이다. 목적은 에지 배치의 차이 ΔEdge를 획득하는 것이다. 표 1의 열(D) 및 (E)의 값을 기초로, 선택된 계측 지점에서 ΔCD 및 ΔEdge를 계산하는 것이 간단하다.
Wh ≥ max(abs(ΔEdge))= 5nm
최대 값이 다음과 같이 주어진다:
Wh ≤ min(space)= 60nm
따라서 햇 함수의 폭이 5nm 내지 60nm의 임의의 값일 수 있다. 이 예시에서, 우리는 20nm에서 값을 임의로 설정하지만, 수학식 1 및 2의 제약을 수행하는 임의의 값이 또한 사용될 것이다.
제2 단계는 CD(nm)의 각각의 변화를 임계 값(μC/㎠)의 퍼센티지 변화로 변환하는 것이다. 이는 표 1의 열(D)와 열(E)의 값의 차이인 이하의 표 2의 열(F)의 값에 적용되는 수학식 3을 기초로 수행된다:
Th = 0.5 - ΔEdge/ Wh = 0.5 - ΔEdge/ 20
표 2
따라서 스페이스 영역의 파라미터와 선량 영역의 파라미터 간 변환이 획득된다.
도 3은 본 발명의 복수의 실시예에서 2개의 서로 다른 레이아웃 및 내삽/외삽 법을 이용해 공정 매칭 방법의 흐름도를 나타낸다.
교정 레이아웃의 사용이 번거롭고 비쌀 수 있다. 대신, 본 발명의 변형에서, 2개의 서로 다른 레이아웃(310 및 320)으로부터 획득된 기존 계측 결과(330, 340)를 이용하는 것이 바람직할 수 있다.
그 후, 다른 레이아웃(330 또는 340)의 계측 지점 세트에서 레이아웃(340 또는 330) 중 하나의 계측 결과들 중 하나의 결과를 계산하기 위한 단계(350)가 수행된다. 바람직하게는, 이 단계는 내삽과 외삽의 조합이다. 이 내삽/외삽 단계는 선형이거나 레이아웃의 차이를 고려하기 위해 선택된 서로 다른 함수를 이용할 수 있다. 이 단계는 매칭의 정밀도를 감소시킬 아티팩트를 도입시킬 수 있고 보정되어야 한다. 예를 들어, 서로 다른 크기 인자가 설계의 서브-부분의 규모에 따라 보정으로서 적용될 수 있다. 대안적으로, 내삽/외삽 단계가 상태 벡터에 적용될 수 있다.
그 후, 앞서 설명된 바와 같이, 메트릭 벡터의 사용을 포함해 차이 모델 교정의 단계(360)가 적용된다.
그 후, 앞서 설명된 바와같이, 공정 II의 파라미터를 획득하기 위해 공정 I의 데이터 준비 파일의 보정 단계(370)가 적용된다.
도 3의 변형예의 이점들 중 하나가 매칭되어야 할 2개의 공정에 대한 신뢰 데이터를 액세스할 필요 없이 차이 모델의 교정을 가능하게 한다는 것이다.
도 4는 본 발명의 복수의 실시예에서 2개의 기준 입력 데이터세트를 이용하는 공정 매칭 방법 및 내삽/외삽 방법의 흐름도를 도시한다.
레이아웃을 대신하여, 방법이 계측 결과이지 않을 수도 있는 매칭될 2개의 공정으로부터의 데이터를 입력으로서 사용한다는 것을 제외하고, 도 4의 실시예는 도 3의 실시예와 크게 다르지 않다. 예를 들어, 입력 데이터는 이미 존재하는 모델로부터 시뮬레이션되는 데이터의 세트일 수 있다. 이는 선형성 요건, 가령, CD 대 피치 곡선의 경계일 수 있다.
2개의 서로 다른 레이아웃의 계측 결과 대신 공정 I과 공정 II의 입력 데이터 간에 내삽/외삽 단계가 수행된다. 보정 단계가 또한 적용될 수 있다.
앞서 기재된 바와 동일한 방식으로 이전 실시예의 차이 모델 교정 단계 및 설계 보정 단계가 수행된다.
도 5는 본 발명의 복수의 실시예에서 내삽/외삽 방법을 도시한다.
제1 레이아웃에 대한 공정 I의 파라미터 측정 또는 복수의 지점(510, 520, 530)에 대한 이 공정 I의 기준 데이터가 획득된다. 알려진 내삽/외삽 방법을 이용해 이들 측정치의 최적합 곡선(540)이 계산된다.
제2 레이아웃에 대해 공정 II의 파라미터의 측정치 또는 복수의 지점(550, 560, 570)에 대해 이 공정 II의 기준 데이터가 획득된다. 알려진 내삽/외삽 방법을 이용해 이들 측정치의 최적합 곡선(580)이 계산된다.
그 후, 공정 I와 공정 II의 모든 계측 지점에서 차이 파라미터(590)가 계산될 수 있다. 교정 단계(240 및 360)는 차이 측정치(590) 및 메트릭 벡터를 기초로 수행될 수 있다. 또한 설계 보정 단계(270, 370)가 적용될 수 있다.
도 6 및 7은 본 발명의 변형예의 2개의 흐름도를 나타낸다.
도 6의 변형예에서, 공정 I에 대한 계측 결과를 획득하기 위해 교정 레이아웃이 사용되고 공정 II의 기준 데이터가 사용된다.
차이 교정 단계 및 설계 보정 단계가 앞서 기재된 바와 동일한 방식으로 적용된다.
도 7의 변형예에서, 공정 I 및 공정 II에 대한 계측 결과를 획득하기 위해 교정 레이아웃이 사용된다.
그 후, 공정 I 및 공정 II에 대해 2개의 서로 다른 모델이 교정되거나, 기존 교정 데이터가 재사용될 수 있고 그 후 계측 결과 대신, 2개의 공정의 교정 모델의 출력에 적용되는 메트릭 벡터를 이용해 2개의 모델의 교정의 결과로부터 차이 모델링이 교정된다.
이 변형예의 단점은 3개의 모델의 교정을 필요로 한다는 것이다. 그러나 이는 도 1과 관련하여 기재된 종래 기술 솔루션의 재타깃팅 전략보다 더 정밀할 수 있다. 또한 이는 계측 지점에서 결과를 직접 이용할 때 나타날 수 있는 이상점(outlier)으로부터 덜 영향 받을 수 있다.
도 8은 측정 지점을 갖는 3개의 서로 다른 레이아웃을 도시한다.
주사 전자 현미경(SEM)이 사용되어, 레이아웃의 부분(840, 850, 860)을 특징 짓는 CD(810, 820, 830)를 측정할 수 있다. 더 일반적으로, 계측 툴이 사용되어 레이아웃의 부분, 가령, CD, 스페이스 또는 밀도의 특성 치수에 의해 나타나는 파라미터를 측정할 수 있다. 이 맥락에서, CD는 설계의 일부분의 폭으로서 정의되고, 스페이스는 설계의 일부분 내 2개의 라인 사이의 폭으로서 정의되며, 레지스트의 톤(tone)에 따라 그 반대의 경우도 가능하다. 밀도가 설계의 총 표면에 대한 라인의 측정치이다.
지금부터 설명될 도면이 상기 측정치를 수행하기 위한 복수의 방법을 도시한다. 또한, 동일한 물리 파라미터가 입력 파라미터를 모델링하는 데 사용될 수 있는 메트릭을 정의한다.
도 9a, 9b 및 9c는 도 8의 레이아웃을 갖는 스페이스 메트릭의 사용을 도시한다.
스페이스 메트릭은 도 8의 3개의 서로 다른 설계(810, 820, 830)에서의 라인의 밀도를 고려한다. 810의 예를 들자면, 설계의 라인의 지점(911a)에서, 라인에 접선인 지름(912a)의 디스크의 전체 표면(910a)에 대한 중간 표면(913a)의 비로서 함수가 정의된다. 지점(911a)에서의 관측자는 라인 외부를 본다. 비가 클수록, 라인들 사이의 스페이스가 더 넓다. 라인의 치수 자체는 서로 상이하더라도, 도 9a, 9b 및 9c의 예시가 대략 80%의 동일한 스페이스를 가진다. 따라서 스페이스만 이용할 메트릭 벡터가 설계 차이를 정확히 나타낼 수 없을 것이고 따라서 2개의 서로 다른 공정을 이들 차이에 적응시키는 것이 쉽게 이해될 수 있다.
도 10a, 10b 및 10c가 도 8의 레이아웃을 갖는 CD 메트릭의 사용을 도시한다.
CD 메트릭은 도 8의 3개의 서로 다른 설계(810, 820, 830)에서의 라인의 밀도를 고려한다. 810의 예를 들자면, 설계의 라인의 지점(1011a)에서, 라인에 접하는 지름(1012a)의 디스크의 전체 표면(1010a)에 대한 라인 내부의 표면(1013a)의 비로서 함수가 정의된다. 지점(1011a)에서의 관측자가 라인 내부를 본다. 비가 클수록, 라인이 더 넓다. 도 10a, 10b 및 10c의 예시는 각각 80%, 60%, 60%의 CD를 가진다. 따라서 메트릭 벡터에 이 제2 치수를 더하는 것이 메트릭 벡터에 의해 캡처된 설계의 차이를 개선할 것이다.
도 11a, 11b 및 11c가 도 8의 레이아웃을 갖는 밀도 메트릭의 사용을 도시한다.
CD 메트릭은 도 8의 3개의 서로 다른 설계(810, 820, 830)에서의 라인의 밀도를 고려한다. 810의 예를 들자면, 설계의 라인의 지점(1111a)에서, 설계의 이 섹션의 라인과 교차하는 지름(1112a)의 디스크의 총 표면(1110a)에 대한 설계의 이 섹션의 라인 내부의 표면(1113a)의 3개의 부분의 비로서, 함수가 정의된다. 지점(1111a)에서의 관측자가 설계의 섹션 주위를 본다. 비가 클수록, 밀도가 커진다. 도 11a, 11b 및 11c의 예시가 각각 50%, 50%, 30%의 밀도를 가진다. 따라서 메트릭 벡터에 이 제3 치수를 더하는 것이 메트릭 벡터에 의해 캡처된 설계의 차이를 개선할 것이다.
도형(910a, 910b 및 910c)에 의해 도시된 스페이스 메트릭이 도 8의 레이아웃 섹션(810, 820 및 830)에 대해 동일하다. CD 메트릭을 추가함으로써, 레이아웃 섹션(810)과 레이아웃 섹션(820 및 830)의 구별이 가능해진다. 그 후 밀도 메트릭을 추가함으로써, 레이아웃 섹션(810 및 820)과 레이아웃 섹션(830)의 구별이 가능해진다.
실제로, CD, 스페이스 및 밀도가, 공정을 대표적 모델을 교정할 수 있도록 특징 짓기 위해 가장 자주 사용되는 입력 변수이다.
공정 중에 관찰되는 타깃 설계의 상태 변수의 가능한 복수의 표현 중에, "커넬"의 기하학적 개념을 이용하는 것이, 패턴의 세트와 관련하여 정의하기 위해 사용될 수 있기 때문에 일부 이점을 제공한다.
- 패턴 외부의 관심 지점으로부터 관측 범위 내에서 보이는 세트 내 패턴들 간 표면 - 이 표면은 설계의 외부 밀도의 표현으로서 나타날 수 있고, 스페이스 메트릭을 정의하기 위한 레지스트 임계치에 대한 비(ratio)를 통해 사용될 표면의 치수들 중 하나에 의해 측정될 수 있음
- 패턴 내부의 관심 지점으로부터 관측 범위 내에서 보이는 세트 내 패턴 내 표면 - 이 표면은 설계의 내부 밀도의 표현으로서 나타날 수 있고, CD 메트릭을 정의하기 위한 레지스트 임계치에 대한 비(ratio)를 통해 사용될 표면의 치수들 중 하나에 의해 측정될 수 있음(또는 그 반대도 가능함)
메트릭을 계산하는 방식이 Park (J.-G. Park, S.-W. Kim, S.-B. Shim, S.-S. Suh, and H.-K. Oh (2011), 'The effective etch process proximity correction methodology for improving on chip CD variation in 20 nm node DRAM gate', Design for Manufacturability though Design-Process Integration V, proc. SPIE vol 7974)에 나타나 있다.
이 문헌은 또한, 앞서 언급된 커넬 메트릭에 대한 변형예를 개시하며, 여기서 시야 영역이 섹터에 의해 정의된다. 이 시야 영역에 의해, 외부 교차부 및 내부 교차부의 정의가 각각 스페이스 및 CD 메트릭을 결정할 수 있다.
이 변형예에서, 각 θ이 커넬의 파라미터로서 정의된다. 예를 들어, 메트릭은 다음의 공식에 의해 계산될 수 있다:
Figure pct00001
이때:
K(r)이 가우시안 커넬이며,
Figure pct00002
는 타깃 설계의 표면이고,
A(θ)가 각도 θ만큼 커넬의 변형 계수이다.
본 발명의 범위 내에서, 공정 메트릭의 결정의 정밀도를 개선하기 위해 커넬 모델의 그 밖의 다른 변형이 계산될 수 있다.
특히 바람직한 변형예가 본 출원과 동일한 출원인에 의해 동일자로 출원된 유럽 특허 출원 번호 EP 14305834.5에 기재되어 있다.
특히, 커넬 함수와 변형 함수의 합성에 의한 설계의 시야 영역에 대한 콘볼루션의 사용이 개시되어 있으며, 상기 변형 함수는 시야 각과 편이 각에 종속적이다. 콘볼루션 함수의 사용이 계산 부하를 크게 완화시킨다.
본 발명의 방법이, 다음과 같은 차이 모델을 이용한 공정 매칭이 흥미로울 수 있는 많은 경우에서 사용될 수 있다.
- 반도체 웨이퍼 상의 E-빔 직접 쓰기 또는 광학 투영 리소그래피: 본 발명의 방법은, 상이한 레지스트 또는 새로운 머신 같은 제조 시 변경을 흡수하는 데 사용될 수 있고 웨이퍼 상에 기존 공정과 동일한 결과를 제공할 수 있다.
- 마스크 쓰기: 본 발명의 방법은 마스크 쓰기 흐름의 변경을 흡수하는 데 사용될 수 있고, 서로 다른 흐름으로부터 동일한 인쇄 마스크를 제공할 수 있고, 도 4의 변형을 적용함으로써 마스크 쓰기 단계에서의 웨이퍼 효과를 고려하는 것이 가능하다.
- 검사: 때때로, 계측 표준이 될 때 정확한 것보다 일정한 것이 더 중요하며, 본 발명의 공정 매칭을 이용함으로써 균등한 결과를 제공하기 위해 서로 다른 계측 시스템이 교정될 수 있다.
- 반도체 제조 공정의 그 밖의 다른 단계, 가령, 에칭, CMP 어닐링.
제안된 전략이 선량 전용 또는 지오메트리 전용 매칭 알고리즘에 적용될 수 있는데, 이는 공정에 대한 입력 레이아웃이 그 밖의 다른 공정 또는 입력 데이터세트를 매칭하는 데 적합한 선량 또는 지오메트리를 가질 것임을 의미한다. 또한, 전략이 선량과 지오메트리 매칭 알고리즘을 조합하여, 본 출원인의 유럽 특허 출원 공개 번호 EP2559054에 의해 개시된 바와 같이 단일 단계로 적용된다.
차이 모델을 교정하기 위해, 유일한 요구되는 정보는 2개의 공정 간 차이이다. 도 1의 표준 흐름에 대한 2개의 공정으로부터의 측정 결과를 액세스하는 것이 반드시 필요한 것이 아니다.
따라서 각각의 공정에 대한 모델을 생성하는 것이 필수가 아니기 때문에, 공정은 공정의 내부를 신뢰할만하게 유지하면서, 서로 다른 회사로부터의 공정들을 매칭할 수 있는 "블랙 박스(black box)"로 간주될 수 있다.
덧붙여, 생성된 차이 모델이 두 가지 방식 모두로 동작하며, 이는 공정 1이 공정 2에 매칭되거나 공정 2가 공정 1에 매칭될 수 있게 하도록 동일한 모델이 사용될 수 있음을 의미한다.
또한, 2개의 모델(각각의 공정에 대해 하나씩)을 이용하는 것이 2개의 연관된 에러의 세트를 생성하기 때문에, 단일 모델을 이용함으로써 합성된 에러가 감소될 수 있다.
본 발명의 모든 실시예에서, 도 2, 4, 6 및 7에서 나타난 흐름도 차트, 도면 상의 공정 I이 이상적이거나 완벽한 공정, 즉, 입력 레이아웃에 동일한 타깃 또는 출력 레이아웃을 항상 생성하는 공정일 수 있다.
도 2의 실시예에서, 계측 결과 I(250)가 타깃 레이아웃의 모든 지점에서 0nm와 동일한 에러로서 정의된다. 도 6 및 7의 실시예에서도 마찬가지이다. 따라서 계측 데이터가 가상적이다.
도 4의 실시예에서, 공정 I의 입력 데이터세트가 또한, 메트릭이 타깃 레이아웃의 메트릭으로서 모든 지점에서 형성되는 널 에러(null error)를 갖는 데이터세트이다.
기준 이상적 공정의 결과를 매칭하기 위해 실제 공정에 적용될 보정을 계산하기 위해 본 발명을 이용하는 이점은 입력 레이아웃에 적용될 지오메트리 보정이 계산의 출력에서 직접 결정된다. 이는 지정 공차 내에서 최적 솔루션을 찾기 위해 일반적으로 사용되는 표준 시뮬레이션 방식과 다르다. 이들 솔루션에서, 지정된 입력 레이아웃의 레지스트 내 각인을 결정하는 데 사용되는 모델을 변환하여, 레지스트에 타깃 레이아웃을 각인하기 위해 후자에 적용될 지오메트리 보정을 찾는 것이 필요하다. 실제 사용 용어에서, 이들 모델이 일반적으로 반전될 수 없기 때문에, 공차 내에 하나가 발견될 때까지 모든 솔루션을 계산함으로써, 부트스트랩(bootstrap) 방법을 적용하는 것이 필수적이다. 이는 컴퓨터 집약적이며, 길고 상당한 공정이며, 이상적인 기준 공정을 본 발명을 적용할 때 더는 필요하지 않다.
이는 또한 본 발명의 방법이 타깃 윤곽의 지정된 지점에서 적용될 변위를 제공하며, 여기서, CD, 스페이스 및 밀도 메트릭이 정의될 수 있다. 이는 상기 메트릭이 정의되지 않는 지점에서조차 모델이 타깃 윤곽의 모든 지점에 적용될 선량을 계산하는 시뮬레이션 방식에 의한 전통적인 계산과 반대이다.
본 명세서에 개시된 예시는 본 발명의 일부 실시예만 설명한다. 이들 예시는 다음의 청구항에 의해 규정되는 본 발명의 범위를 어떠한 식으로도 한정하지 않는다.

Claims (23)

  1. 컴퓨터에 의해, 출력 변수를 포함하는 출력 벡터를 결정하는 방법으로서, 상기 출력 벡터는 반도체 집적 회로를 제조하기 위한 제2 공정의 특징부에 적용될 보정을 정의하며, 상기 방법은
    제1 레이아웃의 제1 복수의 지점에서 동일한 반도체 집적 회로를 제조하기 위한 제1 공정에 대한 입력 벡터의 제1 일련의 값을 획득하는 단계(250, 330),
    제1 레이아웃 상의 제1 복수의 지점 및 제2 레이아웃 상의 제2 복수의 지점 중 하나에서 제2 공정에 대한 입력 벡터의 성분의 제2 일련의 값을 획득하는 단계(260, 340),
    상태 변수를 포함하는 상태 벡터의 값을 결정하는 단계(240, 350, 360) - 상태 벡터는 입력 벡터의 제1 일련의 값과 제2 일련의 값 간 차이의 상태를 나타냄 - , 및
    직접 계산에 의해, 상태 벡터의 일련의 값에 대한 출력 벡터를 획득하는 단계(270, 370)
    를 포함하는, 출력 벡터를 결정하는 방법.
  2. 제1항에 있어서, 제1 공정이 가상 공정이며, 가상 공정은 입력 레이아웃과 동일한 출력 레이아웃을 생성하는, 출력 벡터를 결정하는 방법.
  3. 제1항 또는 제2항에 있어서, 출력 벡터는 출력 변수로서, 에지 변위, 선량 변조 및 이의 조합 중 적어도 하나를 포함하는, 출력 벡터를 결정하는 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 입력 벡터는 입력 변수로서 집적 회로의 입력 설계의 CD 및 스페이스(space) 중 적어도 하나를 포함하는, 출력 벡터를 결정하는 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 제1 레이아웃은 교정 레이아웃인, 출력 벡터를 결정하는 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 제1 공정은 기준 공정인, 출력 벡터를 결정하는 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 입력 벡터의 제1 및 제2 일련의 값을 이용해 내삽 절차 및 외삽 절차 중 적어도 하나의 출력에서 상태 벡터의 일련의 값이 계산되는, 출력 벡터를 결정하는 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 제1 상태 변수는 제1 공정 및 제2 공정이 사용될 값의 영역 상의 파라미터 벡터의 성분에 대한 판별력을 기초로 선택되는, 출력 벡터를 결정하는 방법.
  9. 제8항에 있어서, 제1 상태 변수에 제2 상태 변수가 추가되어 지정된 계산 부하 예산 내에서 조합된 판별력을 증가시키는, 출력 벡터를 결정하는 방법.
  10. 제9항에 있어서, 상태 벡터는 CD, 스페이스 및 밀도 중 적어도 하나를 나타내는 상태 변수를 포함하는, 출력 벡터를 결정하는 방법.
  11. 제10항에 있어서, 설계의 일부분의 제1 에지에 접하면서 내부에 있는 원을 결정하고, 설계의 상기 일부분의 제1 에지와 설계의 상기 일부분의 제2 에지 사이에 포함되는 원의 일부분의 표면적을 결정하며, 원의 표면적에 대한 원의 일부분의 표면적의 비로서, CD를 나타내는 상태 변수를 계산함으로써, CD를 나타내는 상태 변수가 계산되는, 출력 벡터를 결정하는 방법.
  12. 제10항 또는 제11항에 있어서, 설계의 다음 제2 부분을 바라보는 설계의 제1 부분의 에지에 접하고 외부에 있는 원을 결정하고, 설계의 제1 부분의 에지와 설계의 제2 부분의 에지 사이에 포함될 원의 일부분의 표면적을 결정하며, 디스크의 표면적에 대한 디스크의 일부분의 표면적의 비로서, 스페이스를 나타내는 상태 변수를 계산함으로써, 스페이스를 나타내는 상태 변수가 계산되는, 출력 벡터를 결정하는 방법.
  13. 제10항 내지 제12항 중 어느 한 항에 있어서, 설계의 복수의 부분을 덮는 원을 결정하고, 설계의 일부분에 포함된 원의 일부분의 표면적을 결정하며, 원의 표면적에 대한 원의 일부분의 표면적의 비로서 밀도를 나타내는 상태 변수를 계산함으로써, 밀도를 나타내는 상태 변수가 계산되는, 출력 벡터를 결정하는 방법.
  14. 제9항에 있어서, 상태 벡터는 외부 밀도와 내부 밀도 중 적어도 하나를 나타내는 상태 변수를 포함하는, 출력 벡터를 결정하는 방법.
  15. 제14항에 있어서, 타깃 설계의 시야 영역과 관심 지점을 중심으로 갖는 커넬 함수의 합성의 콘볼루션과 시야 각 및 선택된 편이 각에 따르는 변형 함수의 곱에 의해, 외부 밀도가 계산되며, 커넬 함수가 타깃 설계의 외부를 보도록 편이 각이 선택되는, 출력 벡터를 결정하는 방법.
  16. 제14항에 있어서, 타깃 설계의 시야 영역과 관심 지점을 중심으로 갖는 커넬 함수의 합성의 콘볼루션과 시야 각 및 선택된 편이 각에 따르는 변형 함수의 곱에 의해, 내부 밀도가 계산되며, 커넬 함수가 타깃 설계의 내부를 보도록 편이 각이 선택되는, 출력 벡터를 결정하는 방법.
  17. 제3항 내지 제16항 중 어느 한 항에 있어서, 출력 변수가 변환 함수를 이용한 선량 변조로 변환되는 에지 변위인, 출력 벡터를 결정하는 방법.
  18. 제17항에 있어서, 상기 변환 함수는 햇 함수(hat function), 사각형 함수(rectangular function), 삼각형 함수(triangular function) 및 가우시안 함수(Gaussian function) 중 하나인, 출력 벡터를 결정하는 방법.
  19. 제18항에 있어서, 상기 변환 함수는 파라미터 Wh에 의해 정의되는 햇 함수인, 출력 벡터를 결정하는 방법.
  20. 제19항에 있어서, 파라미터 Wh는, Wh ≥ Max(abs(ΔEdge)) 및 Wh ≤ minShapeDistance를 만족하도록 결정되며, 여기서 ΔEdge는 제1 일련의 값과 제2 일련의 값으로부터 획득된 에지(Edge) 값들의 차이로서 계산되고, ShapeDistance는 타깃 레이아웃 상에서 측정되는, 출력 벡터를 결정하는 방법.
  21. 제20항에 있어서, 공식 Th=0.5-ΔEdge/Wh을 이용해 레지스트 임계치의 퍼센티지의 값 Th가 계산되는, 출력 벡터를 결정하는 방법.
  22. 반도체 집적 회로를 제고하기 위한 제2 공정의 제2 파라미터에 적용될 일련의 보정(correction)을 결정하기 위한 컴퓨터 프로그램으로서, 상기 컴퓨터 프로그램은
    제1 레이아웃의 제1 복수의 지점에서 동일한 반도체 집적 회로를 제조하기 위한 제1 공정에 대한 입력 벡터의 제1 일련의 값을 획득하는 컴퓨터 코드 명령,
    제1 레이아웃 상의 제1 복수의 지점 및 제2 레이아웃 상의 제2 복수의 지점 중 하나에서 제2 공정에 대한 입력 벡터의 성분의 제2 일련의 값을 획득하는 컴퓨터 코드 명령,
    상태 변수를 포함하는 상태 벡터의 값을 결정하는 컴퓨터 코드 명령 - 상태 벡터는 입력 벡터의 제1 일련의 값과 제2 일련의 값 간 차이의 상태를 나타냄 - ,
    직접 계산에 의해, 상태 벡터의 일련의 값에 대한 출력 벡터를 획득하는 컴퓨터 코드 명령
    을 포함하는, 컴퓨터 프로그램.
  23. 제22항에 따르는 컴퓨터 프로그램의 출력을 이용하도록 구성된 반도체 제조 장비로서, 상기 반도체 제조 장비는 반도체 웨이퍼 상으로의 직접 쓰기, 마스크 플레이트 상으로의 쓰기, 에칭, 화학적 또는 기계적 평탄화, 반도체 웨이퍼의 베이킹, 어닐링, 및 마스크 또는 반도체 표면의 검사 중 한 가지에 대해 구성되는, 반도체 제조 장비.
KR1020167033378A 2014-06-03 2015-06-03 차이 절차에 의해 ic 제조 공정의 파라미터를 결정하기 위한 방법 KR101960070B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP14305835.2 2014-06-03
EP14305835.2A EP2952964A1 (en) 2014-06-03 2014-06-03 Method for determining the parameters of an ic manufacturing process by a differential procedure
PCT/EP2015/062334 WO2015185598A1 (en) 2014-06-03 2015-06-03 Method for determining the parameters of an ic manufacturing process by a differential procedure

Publications (2)

Publication Number Publication Date
KR20170002506A true KR20170002506A (ko) 2017-01-06
KR101960070B1 KR101960070B1 (ko) 2019-03-19

Family

ID=50972614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167033378A KR101960070B1 (ko) 2014-06-03 2015-06-03 차이 절차에 의해 ic 제조 공정의 파라미터를 결정하기 위한 방법

Country Status (6)

Country Link
US (1) US10156796B2 (ko)
EP (2) EP2952964A1 (ko)
JP (1) JP6449336B2 (ko)
KR (1) KR101960070B1 (ko)
TW (1) TWI621908B (ko)
WO (1) WO2015185598A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019017752A1 (ko) * 2017-07-21 2019-01-24 주식회사바텍 듀얼 에너지 엑스선 프로젝션을 이용한 금속 이미지 구분 방법, 금속 인공음영 제거 방법 및 이를 이용한 엑스선 영상 획득 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2952963B1 (en) * 2014-06-03 2020-12-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for calculating the metrics of an ic manufacturing process
EP2952964A1 (en) * 2014-06-03 2015-12-09 Aselta Nanographics Method for determining the parameters of an ic manufacturing process by a differential procedure
EP3153924B1 (en) 2015-10-07 2021-11-17 Aselta Nanographics Method for determining the dose corrections to be applied to an ic manufacturing process by a matching procedure
EP3582007A1 (en) * 2018-06-15 2019-12-18 ASML Netherlands B.V. Determining significant relationships between parameters describing operation of an apparatus
TWI729593B (zh) * 2019-11-27 2021-06-01 台灣積體電路製造股份有限公司 積體電路之製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6033814A (en) * 1998-02-26 2000-03-07 Micron Technology, Inc. Method for multiple process parameter matching
KR20060094470A (ko) * 2005-02-24 2006-08-29 시놉시스, 인크. 처리-민감도 모델을 사용하여 레이아웃 내 생산 문제영역을 나타내기 위한 방법 및 그 장치
JP4131880B2 (ja) * 1997-07-31 2008-08-13 株式会社東芝 マスクデータ作成方法及びマスクデータ作成装置
KR20110021998A (ko) * 2008-06-03 2011-03-04 브라이언 테크놀로지스, 인코포레이티드 모델-기반 공정 시뮬레이션 시스템들 및 방법들
WO2011128393A1 (fr) * 2010-04-15 2011-10-20 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de lithographie a optimisation combinee de l'energie rayonnee et de la geometrie de dessin

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE903017C (de) 1951-01-31 1954-02-01 Sueddeutsche Lab G M B H Herstellung kleiner Kugeln aus hochschmelzbaren Materialien
US7242459B2 (en) * 2004-01-30 2007-07-10 Asml Masktools B.V. Method of predicting and minimizing model OPC deviation due to mix/match of exposure tools using a calibrated Eigen decomposition model
US7617473B2 (en) * 2005-01-21 2009-11-10 International Business Machines Corporation Differential alternating phase shift mask optimization
CN102472961B (zh) * 2009-09-24 2015-04-22 Asml控股股份有限公司 时间差分掩模版检查
GB201102715D0 (en) * 2011-02-16 2011-03-30 Cambridge Entpr Ltd Apparatus and methods
NL2011000A (en) * 2012-07-23 2014-01-27 Asml Netherlands Bv Inspection method and apparatus, lithographic system and device manufacturing method.
EP2952964A1 (en) * 2014-06-03 2015-12-09 Aselta Nanographics Method for determining the parameters of an ic manufacturing process by a differential procedure
EP2952963B1 (en) 2014-06-03 2020-12-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for calculating the metrics of an ic manufacturing process

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4131880B2 (ja) * 1997-07-31 2008-08-13 株式会社東芝 マスクデータ作成方法及びマスクデータ作成装置
US6033814A (en) * 1998-02-26 2000-03-07 Micron Technology, Inc. Method for multiple process parameter matching
US6463403B1 (en) * 1998-02-26 2002-10-08 Micron Technology, Inc. System and method for process matching
KR20060094470A (ko) * 2005-02-24 2006-08-29 시놉시스, 인크. 처리-민감도 모델을 사용하여 레이아웃 내 생산 문제영역을 나타내기 위한 방법 및 그 장치
KR20110021998A (ko) * 2008-06-03 2011-03-04 브라이언 테크놀로지스, 인코포레이티드 모델-기반 공정 시뮬레이션 시스템들 및 방법들
JP2011522439A (ja) * 2008-06-03 2011-07-28 エーエスエムエル ネザーランズ ビー．ブイ． モデルベースのプロセスシミュレーション方法
WO2011128393A1 (fr) * 2010-04-15 2011-10-20 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de lithographie a optimisation combinee de l'energie rayonnee et de la geometrie de dessin

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019017752A1 (ko) * 2017-07-21 2019-01-24 주식회사바텍 듀얼 에너지 엑스선 프로젝션을 이용한 금속 이미지 구분 방법, 금속 인공음영 제거 방법 및 이를 이용한 엑스선 영상 획득 장치

Also Published As

Publication number Publication date
TW201610560A (zh) 2016-03-16
KR101960070B1 (ko) 2019-03-19
US20170075225A1 (en) 2017-03-16
JP6449336B2 (ja) 2019-01-09
TWI621908B (zh) 2018-04-21
JP2017520021A (ja) 2017-07-20
EP2952964A1 (en) 2015-12-09
WO2015185598A1 (en) 2015-12-10
EP3152623A1 (en) 2017-04-12
US10156796B2 (en) 2018-12-18
EP3152623B1 (en) 2021-11-17

Similar Documents

Publication Publication Date Title
KR101960070B1 (ko) 차이 절차에 의해 ic 제조 공정의 파라미터를 결정하기 위한 방법
JP4675854B2 (ja) パターン評価方法と評価装置及びパターン評価プログラム
KR102009552B1 (ko) Ic 제조 공정의 메트릭을 계산하기 위한 방법
US20110202892A1 (en) Retarget process modeling method, method of fabricating mask using the retarget process modeling method, computer readable storage medium, and imaging system
JP2005099765A (ja) プロセス近接効果の予測モデルの作成方法、工程の管理方法、半導体装置の製造方法、フォトマスクの製造方法およびプログラム
JP7278992B2 (ja) 整合手順によってｉｃ製造プロセスに適用されるドーズ補正を決定するための方法
KR20180107071A (ko) 전자 빔 리소그래피를 위해 선량 변조를 수행하는 방법
JP5224853B2 (ja) パターン予測方法、パターン補正方法、半導体装置の製造方法、及びプログラム
JP6462849B2 (ja) Ｉｃ製造プロセスモデルのパラメータを決定するための方法
JP2018531423A6 (ja) 整合手順によってｉｃ製造プロセスに適用されるドーズ補正を判断するための方法
KR102238742B1 (ko) 마스크 패턴의 측정 관심 영역 그룹화 방법 및 이를 이용한 마스크 패턴의 선폭 계측 방법
JP2020154401A (ja) パターン形状計測方法
JP4818281B2 (ja) 工程の管理方法、半導体装置の製造方法、フォトマスクの製造方法およびプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant