KR102009552B1 - Ic 제조 공정의 메트릭을 계산하기 위한 방법 - Google Patents

Ic 제조 공정의 메트릭을 계산하기 위한 방법 Download PDF

Info

Publication number
KR102009552B1
KR102009552B1 KR1020167033380A KR20167033380A KR102009552B1 KR 102009552 B1 KR102009552 B1 KR 102009552B1 KR 1020167033380 A KR1020167033380 A KR 1020167033380A KR 20167033380 A KR20167033380 A KR 20167033380A KR 102009552 B1 KR102009552 B1 KR 102009552B1
Authority
KR
South Korea
Prior art keywords
function
interest
point
target design
kernel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020167033380A
Other languages
English (en)
Other versions
KR20170046607A (ko
Inventor
모하메드 사이브
오렐리앙 페이
패트릭 시아본느
티아고 피구에이로
Original Assignee
꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
아셀타 나노그라픽
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈, 아셀타 나노그라픽 filed Critical 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Publication of KR20170046607A publication Critical patent/KR20170046607A/ko
Application granted granted Critical
Publication of KR102009552B1 publication Critical patent/KR102009552B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G06F17/5081—
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3178—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for applying thin layers on objects
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • G06F2217/12—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Electron Beam Exposure (AREA)

Abstract

본 발명은 IC 제조 공정의 레지스트 모델의 파라미터를 계산하기 위한 방법을 개시한다. 본 발명의 방법의 실시예에 따르면, 전체 타깃 설계에 걸쳐 편이 각을 갖는 변형 함수와 합성된 커넬 함수와 콘볼루션되는 타깃 설계를 나타내는 함수. 바람직하게는, 변형 함수가 이의 푸리에 급수 전개로 대체되고, 푸리에 급수 전개 차수는 타깃 설계에 적용되는 교정의 공차 내에서 회전 동안 콘볼루션 곱이 불변이도록 선택된다. 대안적으로, 콘볼루션 곱이 편이 각의 값에 대한 변형 함수가 편이 각에 근사하는 한 쌍의 기본 커넬 함수로 투영될 수 있도록 결정된 각도만큼 변하도록 선택되는 기본 커넬 함수로 분해될 수 있다.

Description

IC 제조 공정의 메트릭을 계산하기 위한 방법{METHOD FOR CALCULATING THE METRICS OF AN IC MANUFACTURING PROCESS}
본 발명은 전자 또는 광 리소그래피의 분야에 적용된다. 본 발명은 그 밖의 다른 공정 중에서 마스크 쓰기(mask write) 및 직접 쓰기(direct write)에 적용된다. 본 발명은 반도체 제조 공정의 다른 단계, 가령, 나노각인(nanoimprint), DSA(Directed Self Assembly), 에칭, CMP(Chemincal Mechanical Polishing/Planarization), 어닐링, 베이킹, 측량 등에도 적용될 수 있다.
마스크 쓰기 또는 직접 쓰기의 공정 중에, 몇 가지 요인이 오차를 초래하고 예상 패턴 충실도의 성취를 막는다. 이들 요인 중 일부가 전자 산란(전방 및 후방 산란), 레지스트 확산, 레지스트 두께, 에칭, 화염, 연무, 측량 등이다. 분해능을 개선하고 이들 현상의 영향을 감소시키기 위해, 근접 효과 교정(PEC)(proximity effect correction), 연무 효과 교정(FEC)(fogging effect correction), 에칭 보상(etching compensation) 등의 몇 가지 전략이 존재한다. 전략은 선량 및/또는 지오메트리 보상을 이용해 이들의 교정의 각각의 효과가 미치는 영향의 예측을 기초로 한다. 따라서 교정의 품질은 현상을 예측하기 위해 사용되는, 제조 공정 별로 상이한 모델의 품질에 따라 달라진다. 모델 및 교정의 높은 정밀도가 확실히 획득될 수 있지만 높은 계산 비용이 수반된다.
모델을 다음의 2개의 모델로 분해하는 것이 일반적인 지식이다: 전자 근접 효과의 교정을 계산하는 제1 모델 및 종종 잔여 모델 또는 레지스트 모델이라고 지칭되는 다른 나머지 교정을 계산하기 위한 제2 모델. 모델이 설계의 다양한 패턴 구성 간 차이를 정확히 나타내도록, 잔여 모델의 파라미터는 타깃 설계의 특성으로부터 계산되어야 한다. 스페이스(space), CD 및 밀도는 일반적으로 이들 차이의 우수한 표현을 제공하지만, 때때로 그 외 다른 것들, 가령, Granik (Y. Granik, N. Cobb, "New Process Models for OPC at sub-90nm Nodes", Optical Microlithography XVI, proc. SPIE vol 5040, 2010)에 개시된 탐사 변수(exploration variable)가 사용된다.
잔여 모델에서 대표적 변수를 계산하기 위해 사용될 수 있는 툴이, 가령, Sato (S. Sato, K. Ozawa, and F. Uesawa, "Dry-etch proximity function for model-based OPC beyond 65-nm node", proc. SPIE vol 6155, 2006), 또는 Park (J.-G. Park, S.-W. Kim, S.-B. Shim, S.-S. Suh, and H.-K. Oh, "The effective etch process proximity correction methodology for improving on chip CD variation in 20 nm node DRAM gate', Design for Manufacturability though Design-Process Integration V, proc. SPIE vol 7974, 2011)에 개시된 시야 커넬(visibility kernel)이다. 또한, US 특허 출원 공개 번호 US2010/269084 및 US2011/138343가 반도체 설계를 스캔하기 위한 시야 커넬을 개시한 바 있다.
이들 방법을 구현하기 위해, 시야 하에서 설계의 각각의 부분에 따라 변하는 한계 내에서 면적분을 계산할 것이 요구된다. 또한, CD 및 스페이스, 및 밀도가 모든 관심 지점에서 전체 면적분 계산을 요구하기 때문에 계산 횟수가 변수의 개수만큼 증배된다.
따라서 변수의 정확한 표현을 제공하면서 계산 부하를 크게 완화하도록 커넬 모델이 개선될 필요가 있다.
본 발명은 타깃 설계(target design)의 콘볼루션 곱에 의해 모델의 메트릭을 계산함으로써 그리고 편이 각(shift angle)을 이용하는 변형 함수에 의해 커넬 함수(kernel function)가 배향되고 제조될 집적 회로의 설계 특징이 전체 설계에 걸친 콘볼루션을 이용해 계산되는 새로운 유형의 방법에 의해, 이 문제를 해결하고 컴퓨팅 작업부하를 완화시킨다.
이를 위해, 본 발명은 컴퓨터에 의해, 타깃 설계에 의해 정의된 반도체 집적 회로를 제조하는 공정의 메트릭을 나타내는 벡터의 성분을 결정하는 방법을 개시하며, 상기 방법은 관심 지점(x, y)으로서 타깃 설계의 적어도 한 지점을 선택하는 단계, 관심 지점을 중심으로 갖는 커넬 함수 K(r)를 선택하는 단계 - 상기 커넬 함수는 반지름에 종속적임 - , 타깃 설계 전체에 걸쳐 타깃 설계와 커넬 함수 K(r)와 변형 함수
Figure 112016116775356-pct00001
의 합성의 콘볼루션을 계산하는 단계 - 상기 변형 함수는 관심 각과 선택된 편이 각
Figure 112016116775356-pct00002
에 종속적임 - , 관심 지점 (x, y)에서의 콘볼루션 함수의 값으로부터 성분 V(x,y)의 값을 결정하는 단계를 포함한다.
바람직하게는, 성분이 콘볼루션 함수로부터 결정된 관심 지점에서의 타깃 설계의 외부 밀도(external density)이며, 편이 각
Figure 112016116775356-pct00003
이 관심 지점으로부터 설계의 부분 외부를 스캔하도록 선택된다.
바람직하게는, 성분이 콘볼루션 함수로부터 결정된 관심 지점에서의 타깃 설계의 내부 밀도(internal density)이며, 편이 각
Figure 112016116775356-pct00004
' 이 관심 지점으로부터 설계의 내부 부분을 스캔하도록 선택된다.
바람직하게는, 상기 편이 각
Figure 112016116775356-pct00005
'은
Figure 112016116775356-pct00006
와 동일하다.
바람직하게는 커넬 함수는 등방성 함수(isotropic function)이다.
바람직하게는, 커넬 함수는 가우시안 함수이다.
바람직하게는, 변형 함수는
Figure 112016116775356-pct00007
보다 높은 관심 각의 값에 대해 널(null)이도록 선택된 삼각 함수들의 합성이다.
바람직하게는, 변형 함수는
Figure 112016116775356-pct00008
보다 높은 관심 각의 값에 대해 널(null)이도록 선택된 삼각 함수들의 제곱 및 세제곱의 합성이다.
바람직하게는 변형 함수는 푸리에 급수 전개로 교체된다.
바람직하게는 푸리에 급수 전개는 n차로 전개되어, n차로 전개된 콘볼루션의 곱이, 타깃 설계에 적용될 교정의 공차 내에서 관심 지점 주위에서 불변이도록, n이선택된다.
바람직하게는, 변형 함수는 복수의 기본 커넬 함수의 투사로 교체되며, 상기 기본 커넬 함수는 타깃 설계에 걸쳐 편이 각
Figure 112016116775356-pct00009
의 변동의 영역을 스캔하도록 선택되는 각 변형을 가진다.
바람직하게는 기본 커넬 함수의 쌍은 편이 각
Figure 112016116775356-pct00010
초과 및 미만인 2개의 선택된 기본 커넬 함수가 각 변형을 갖도록 선택된다.
본 발명은 또한, 컴퓨터에 의해, 타깃 설계에 의해 정의된 반도체 집적 회로를 제조하는 공정의 메트릭을 나타내는 벡터의 성분을 결정하는 프로그램을 개시하며, 상기 프로그램은 관심 지점으로서 타깃 설계의 적어도 한 지점을 선택하는 단계, 관심 지점을 중심으로 갖는 커넬 함수를 선택하는 프로그램 코드 - 상기 커넬 함수는 반지름에 종속적임 - , 타깃 설계 전체에 걸쳐 타깃 설계와 커넬 함수와 변형 함수의 합성의 콘볼루션을 계산하는 프로그램 코드 - 상기 변형 함수는 관심 각과 선택된 편이 각에 종속적임 - , 관심 지점에서의 콘볼루션 함수의 값으로부터 성분 V의 값을 결정하는 프로그램 코드를 포함한다.
본 발명은 또한 본 발명에 따르는 컴퓨터 프로그램의 출력을 이용하도록 구성된 반도체 제조 장비를 개시하며, 상기 반도체 제조 장비는 반도체 웨이퍼 상으로의 직접 쓰기, 마스크 플레이트 상으로의 쓰기, 에칭, 화학적 또는 기계적 평탄화, 반도체 웨이퍼의 베이킹, 어닐링, 및 마스크 또는 반도체 표면의 검사 중 한 가지에 대해 구성된다.
본 발명의 또 다른 이점은 변형 함수 대신, 적절한 차수의 푸리에 급수의 전개를 이용함으로써 콘볼루션 곱의 계산이 빨라질 수 있다는 것이다. 대안적으로, 각도 단위로의 투영을 이용한 콘볼루션 곱의 분해가 또한 계산 속도를 개선할 수 있다. 모든 경우에서, 콘볼루션 곱의 사용에 의해, 컴퓨팅 작업부하를 다시 완화하는 매우 효과적인 인수분해가 가능해진다. 또한 편이 각의 사용은 표면 적분의 사용이 거의 불가능한 자유 형태 설계에서 특히 바람직하다. 이 경우, 모델링될 설계의 윤곽을 따라갈 때 단순 규칙이 사용되어 최적 편이 각을 채용할 수 있다.
다양한 실시예의 기술 및 다음의 도면을 통해 본 발명 및 이의 다양한 특징 및 이점이 더 잘 이해되고 자명해질 것이다.
도 1a, 1b 및 1c는 종래 기술의 방법에서, 등방성 커넬 함수 및 외부 가시 표면 및 내부 가시 표면을 형성하기 위한 이의 구현을 나타낸다.
도 2a, 2b 및 2c는 종래 기술의 방법에서, 이방성 커넬 함수 및 외부 가시 표면 및 내부 가시 표면을 형성하기 위한 이의 구현을 나타낸다.
도 3a, 3b, 3c, 3d, 3e 및 3f는 각각 본 발명의 복수의 실시예에서, 배향된 커넬, 외부 밀도 함수, 내부 밀도 함수, 콘볼루션에 의해 계산된 경우, 어떠한 편이 각도 없는 경우, 및 3개의 서로 다른 편이 각의 경우를 나타낸다.
도 4a, 4b, 4c 및 4d가 각각 변형 함수, 이의 4차 푸리에 급수, 2차 푸리에 급수 및 특정 각만큼 편이된 변형 합수를 각각 나타낸다.
도 5는 본 발명의 복수의 실시예에서 배향된 커넬과 패터닝 설계의 콘볼루션의 곱을 투사하도록 사용되는 9개의 기본 커널 함수를 도시한다.
도 1a, 1b 및 1c는 종래 기술의 방법에서, 등방성 커넬 함수 및 외부 가시 표면 및 내부 가시 표면을 형성하기 위한 이의 구현을 나타낸다.
도 1a는 반지름 R을 갖는 등방성 관심 영역(110a)을 도시한다.
도 1b는 타깃 패턴의 세트(140b)를 갖는 관심 지점(120b)으로부터의 시야 영역(110a)의 교차부(130b)를 도시한다. 이 교차부는 이하에서 설명되는 바와 같이 타깃 패턴의 세트 외부에 있어서, 시야 영역(110a)의 표면에 대한 교차부(130b)의 표면의 비로서 스페이스 변수를 정의할 수 있다.
도 1c는 타깃 패턴의 세트(140b)를 갖는 관심 지점(120b)으로부터의 시야 영역(110a)의 교차부(130c)를 도시한다. 이 교차부는 이하에서 설명되는 바와 같이 타깃 패턴의 세트 내부에 있어서, 시야 영역(110a)의 표면에 대한 교차부(130c)의 표면의 비로서 CD 변수를 정의할 수 있다.
표면(130b, 130c)은, 반지름 및 각의 함수
Figure 112016116775356-pct00011
및 가우시안 커넬 함수 K(r)로 표현되는 타깃 설계의 컨볼루션의 시야 영역(110a) 내 이중 적분을 이용해 계산된다:
Figure 112016116775356-pct00012
Figure 112016116775356-pct00013
는 관심 지점으로부터 보는 시야 범위를 경계로 갖는 이중 적분이다. 도 1b, 1c에 도시된 바와 같이, 관심 지점이, 수 나노미터라도, 이동할 때 적분의 경계는 급격히 변한다. 따라서, 어떠한 분해(factorization)도 가능하지 않으며, 집중적인 계산을 위해 표면의 계산이 최적화될 수 없다.
스페이스의 계산의 경우(시야 커넬), 레이아웃의 평면 부분 내부에서
Figure 112016116775356-pct00014
이 널(null)이고 그 밖의 다른 곳에서는 0이 아니다.
CD의 계산의 경우(차단된 커넬), 레이아웃의 평면 부분 외부에서
Figure 112016116775356-pct00015
이 널(null)이고 그 밖의 다른 곳에서는 0이 아니다.
적분 영역이 관심 지점으로부터 가시적인 표면이다. 따라서 적분 영역의 한계가 레이아웃의 각각의 조각(즉, 관심 지점)에 따라 변하고 절차가 모든 관심 지점(복잡한 레이아웃의 경우 수십억 개만큼 존재할 수 있음)에 대해 반복되어야 한다.
도 2a, 2b 및 2c는 종래 기술의 방법에서, 이방성 커넬 함수 및 외부 가시 표면 및 내부 가시 표면을 형성하기 위한 이의 구현을 나타낸다.
이들 도면은 이전 기술 실시예의 변형예를 나타내며, 이때, 각 θ로 정의되는 변형 함수가 도입된다.
도 2a는 시뮬레이션(210a)의 이방성 영역을 도시하며, 이는 반지름 R과 변형 각 θ를 가진다.
도 2b는 타깃 패턴의 세트(240b)를 갖는 관심 지점(220b)으로부터의 관심 영역(210a)의 교차부(230c)를 도시한다. 이 교차부는 타깃 패턴의 세트 외부에서 사용될 수 있어서, 관심 영역(210a)의 표면에 대한 교차부(230b)의 표면의 비로서 스페이스 변수를 정의할 수 있다.
도 2c는 타깃 패턴의 세트(240b)를 갖는 관심 지점(220b)으로부터의 관심 영역(210a)의 교차부(230c)를 도시한다. 이 교차부는 이하에서 설명되는 바와 같이 타깃 패턴의 세트 내부에 있어서, 관심 영역(210a)의 표면에 대한 교차부(230c)의 표면의 비로서 CD 변수를 정의할 수 있다.
표면(230b, 230c)은, 반지름 및 각의 함수
Figure 112016116775356-pct00016
및 가우시안 커넬 함수 K(r) 및 변형 함수
Figure 112016116775356-pct00017
로 표현되는 타깃 설계의 컨볼루션의 관심 영역(210a) 의 서브세트 내 이중 적분을 이용해 계산된다:
Figure 112016116775356-pct00018
수정된 커넬이 메트릭의 감도를 개선하더라도, 적분 계산
Figure 112016116775356-pct00019
이 인수분해될 수 없기 때문에, 여전히 집중 계산에서 사용될 수 없다. 이 한계는 2개의 연속 패턴 설계 각각에 대한 적분의 경계의 근본적인 변경의 결과이다.
이전 경우에서와 같이, 스페이스의 계산(시야 커넬)을 위해, 레이아웃의 평면 부분 내부에서
Figure 112016116775356-pct00020
이 널(null)이고 그 밖의 다른 곳에서는 0이 아니다.
CD의 계산의 경우(차단된 커넬), 레이아웃의 평면 부분 외부에서
Figure 112016116775356-pct00021
이 널(null)이고 그 밖의 다른 곳에서는 0이 아니다.
적분 영역이 관심 지점으로부터 가시적인 표면이다. 이 방법은 변형 함수
Figure 112016116775356-pct00022
로 인해 도 1a, 1b 및 1c의 방법에 비해, 타깃 설계의 표현 정확도를 증가시킨다는 이점을 가진다. 이는 (형태 종속적일 뿐 아니라 방향 종속적인) IC 제조 공정의 대부분을 특징짓는 이방성을 더 잘 고려하기 때문이다. 그러나 이는 또한 동일한 단점을 가진다: 적분 영역의 한계가 레이아웃의 각각의 조각(즉, 각각의 관심 지점)에 따라 변하고 절차가 모든 관심 지점(복잡한 레이아웃의 경우 수십억 개만큼 존재할 수 있음)에 대해 반복되어야 한다.
본 발명은 종래 기술의 이러한 방법들의 단점을 없앤다.
도 3a, 3b 및 3c는 본 발명의 복수의 실시예에서, 배향된 커넬, 외부 밀도 함수 및 내부 밀도 함수를 나타낸다.
도 3a는 시뮬레이션(210a)의 이방성 영역을 도시하며, 이는 반지름 R과 변형 각 θ를 가진다.
도 3b는 타깃 패턴(340b)의 세트와의 관심 지점(320b)에서의 계산(310a)에 따른 영역의 교차부(330b)를 도시한다. 이 경우, 본 발명에 따르면, 일부 영역이 관심 지점으로부터 보이지 않더라도, 계산은 전체 계산 영역에 걸쳐 확장된다. 이하에서 설명될 바와 같이 외부 밀도를 정의하기 위해 계산의 결과가 사용된다.
도 3c는 타깃 패턴(340b)의 세트와 관심 지점(320b)으로부터의 각도
Figure 112016116775356-pct00023
에 의해 회전되는 계산 영역(310a)의 교차부(330c)를 도시한다. 이 경우, 본 발명에 따르면, 일부 영역이 관심 지점으로부터 보이지 않더라도, 계산은 전체 계산 영역에 걸쳐 확장된다. 이하에서 설명될 바와 같이 내부 밀도를 정의하기 위해 계산의 결과가 사용된다.
종래 기술과 달리, 외부 밀도 및 내부 밀도가 전체 타깃 설계에 걸쳐 콘볼루션 *에 의해 계산된다. 각각의 관심 지점(x,y)에 대해, 다음과 같은 배향된 커넬 N(x,y)과 함수 L(x,y)로 나타나는 타깃 설계의 콘볼루션 곱 V(x,y)을 계산한다:
Figure 112016116775356-pct00024
콘볼루션 곱 계산은 다음과 같이 이뤄진다:
Figure 112016116775356-pct00025
[수학식 1]
이때, 배향된 커넬 N(u,v)은 2개의 기여부분으로 나뉠 수 있다:
Figure 112016116775356-pct00026
이때:
Figure 112016116775356-pct00027
는 가우시안 커넬 함수이고,
Figure 112016116775356-pct00028
는 변형 함수이다.
Figure 112016116775356-pct00029
각은 설계 상의 위치(x, y)에 따라 변하는 변형 함수의 편이 각(shift angle)이다.
Figure 112016116775356-pct00030
각은 기준으로서, 변형 함수가 이의 최대값에 도달하는 축을 가진다. 예를 들면, 도 3d, 3e 및 3f에 도시된 바와 같이, 기준 커넬(도 3a)로부터 편이된 3개의 배향된 커넬 구성을 도시한다. 편이 각의 범위는
Figure 112016116775356-pct00031
일 수 있다.
Figure 112016116775356-pct00032
각은 (x,y) 위치에 대해 단 하나의 가능한 값을 가진다. 따라서 이는 각각의 V(x,y) 계산에 대한 일정한 파라미터로 간주될 수 있다.
편의상, 이하의 기재에서, N(u,v) 함수는 다음과 같이 극 좌표로 써질 것이다:
Figure 112016116775356-pct00033
여기서, 반지름
Figure 112016116775356-pct00034
, 및
Figure 112016116775356-pct00035
.
외부 밀도의 계산의 경우,
Figure 112016116775356-pct00036
는 패턴 외부를 향하도록 커넬이 배향되도록 구성된다. 실제로
Figure 112016116775356-pct00037
가
Figure 112016116775356-pct00038
로 교체되는 경우, 추가 계산 비용 없이 내부 밀도가 외부 밀도와 동시에 계산될 수 있다.
마찬가지로, 내부 밀도의 계산의 경우,
Figure 112016116775356-pct00039
는 커넬이 설계 내부를 향해 배향되도록 구성된다. 실제로
Figure 112016116775356-pct00040
가
Figure 112016116775356-pct00041
로 교체되는 경우, 추가 계산 비용 없이 외부 밀도가 내부 밀도와 동시에 계산될 수 있다.
편이 각
Figure 112016116775356-pct00042
이 관심 점에서부터 설계 상의 수직 측까지의 화각으로서 선택되며, 이는 추정 메트릭(스페이스 또는 CD)에 대한 콘볼루션의 곱의 감도를 최대화한다. Manhattan 패턴 설계(즉, 수직 라인을 갖는 설계)의 경우, 관심 점이 수직 라인의 오른쪽(왼쪽) 에지 상에 있고 관측이 각각 설계의 외부 또는 내부에서 이뤄질 때 적절한 편이 각이
Figure 112016116775356-pct00043
/2 (3
Figure 112016116775356-pct00044
/2) 또는 3
Figure 112016116775356-pct00045
/2 (
Figure 112016116775356-pct00046
/2)일 것이다. 관심 점이 Manhattan 패턴 설계의 수평 라인의 하부(상부) 에지 상에 있을 때, 설계의 외부 또는 내부에 대한 관측이 이뤄질 때 적절한 편이 각이
Figure 112016116775356-pct00047
(0) 또는 0(
Figure 112016116775356-pct00048
)일 것이다.
더 일반적으로, 변형 함수의 편이 각
Figure 112016116775356-pct00049
이 패턴 설계(가령, Manhattan 또는 자유 형태)의 영역에 대해 최적인 것으로 선택되는 것이 선호되는 규칙이다. 관심 점을 패턴 설계의 에지를 따라 이동시킬 때, 에지의 법선이 정의될 수 있는(즉, 에지의 접선이 연속인) 영역에서,
Figure 112016116775356-pct00050
는 기준 방향에 대한 법선의 각도로서 정의된다.
불연속점에서, 바람직한 실시예에서, 편이 각이 불연속점에서의 2개의 선분의 외각의 이등분선과 기준 방향 간 각으로 정의될 수 있다.
따라서 본 발명에 따르면, 종래 기술에서처럼 전체 설계에 대한 설계의 모든 부분들 상에서 수행되는 어떠한 표면 적분 절차도 존재하지 않는다. 전체 설계에 걸쳐 단일 컨볼루션 함수가 계산된다. 따라서 계산이 훨씬 더 효율적이다. 또한 외부 밀도와 내부 밀도 계산이 컴퓨터의 메모리에서 동시에 수행될 수 있다.
도 4a, 4b, 4c 및 4d가 각각 변형 함수, 이의 4차 푸리에 급수, 2차 푸리에 급수 및 특정 각만큼 편이된 변형 함수를 각각 나타낸다.
도 4a는 편이 각
Figure 112016116775356-pct00051
이 0인 변형 함수
Figure 112016116775356-pct00052
를 도시한다. 예를 들어, 변형 함수가 도면에 도시된 유형을 가질 수 있으며, 이때 함수
Figure 112016116775356-pct00053
는 구간 [
Figure 112016116775356-pct00054
, 2
Figure 112016116775356-pct00055
] 내 θ의 모든 값에 대해 0이고, [0,
Figure 112016116775356-pct00056
] 상에서 양수이며, θ=
Figure 112016116775356-pct00057
/2에 대해 최댓값이다. 이 경우, 바람직하게는
Figure 112016116775356-pct00058
가 절단된 기본 삼각 함수의 조합일 수 있다. 그러나 서로 다른 구간에 대해 서로 다른 값 또는 타깃 설계 및 모델링될 특정 프로세스에 따라 서로 다른 파워를 갖는 또 다른 함수가 선택될 수 있다. 예를 들어, 단순한 삼각 함수에 의해 허용되는 것보다 더 높은 지향성이 요구되는 경우, 바람직하게는 제곱 또는 세제곱 사인 또는 코사인 함수가 사용될 수 있다.
바람직하게는, 변형 함수
Figure 112016116775356-pct00059
가 이의 n차 푸리에 급수로 교체될 수 있고, 다음의 표현식으로 표현된다:
Figure 112016116775356-pct00060
[수학식 2]
이때 푸리에 계수 an 및 bn가 다음의 공식에 의해 주어진다:
Figure 112016116775356-pct00061
[수학식 3]
및
Figure 112016116775356-pct00062
[수학식 4]
도 4b는 도 4a의
Figure 112016116775356-pct00063
=0를 갖는 변형 함수
Figure 112016116775356-pct00064
가 4차 푸리에 급수에 의해 잘 근사됨을 보여준다. 그러나 특정 타깃 설계 및 모델링될 특정 공정에 따라 또 다른 차수가 선택될 수 있다.
도 4c는 2차 푸리에 급수에 의한 동일한 변형 함수의 근사를 나타낸다. 도면은, 이 예시의 경우, 2차 전개가 꽤 정확할 수 있다. 바람직하게는, 복수의 대표적 패턴 설계에 걸쳐, 모델링될 교정의 공차 내 회전에 의해 근사가 불변으로 유지되도록 전개 차수가 선택될 것이다. 물론, 전개 차수가 낮을수록, 계산이 더 효율적일 것이다.
도 4d는 편이 각 이 0이 아닌 본 발명의 하나의 실시예를 도시한다.
이 실시예에서, 앞서 언급된 바와 동일한 표기를 이용해, 배향된 메트릭 V(x,y)이 수학식 1에 의해 정의된다.
푸리에 급수 전개 수식 2 및 3을 이용한 V(x,y)의 표현식을 전개하는 것이 다음의 수학식을 제공한다:
Figure 112016116775356-pct00065
[수학식 5]
상기 표현식에서 적분은 각
Figure 112016116775356-pct00066
에 따라 달라진다. 따라서 수학식 5의 적분이 사전-계산되거나, 표에 저장되거나, 푸리에 급수 전개의 계수 an 및 bn 및
Figure 112016116775356-pct00067
의 삼각 함수와 함께 V(x,y)의 계산에서 사용될 수 있다.
도 5는 본 발명의 복수의 실시예에서 배향된 커넬과 패터닝 설계의 콘볼루션의 곱을 투사하도록 사용되는 9개의 기본 커널 함수를 도시한다.
앞서 언급된 푸리에 급수의 전개의 대안으로서, 콘볼루션 V(x,y)의 곱의 분해의 또 다른 토대. 이 예시적 실시예에서, 콘볼루션의 곱이 9개의 기본 커널 함수로 분해되고, 기본 커널 함수는 사인 또는 코사인 함수일 수 있으며 서로 다른 각으로 정의되는 그 밖의 다른 제곱 또는 세제곱 함수일 수 있다. 유한 편이 각에 대한 콘볼루션의 곱을 계산할 때, 편이 각의 각각의 측부 상의 각이 사용되어, 패터닝 설계의 기준 방향 상에 투영함으로써 콘볼루션의 곱을 계산할 수 있다.
도면은 하나의 실시예만 도시하며, 예를 들어, 애플리케이션에 의해 요구되는 정밀도에 따라, 커넬의 수가 3 또는 수십 개로 선택될 수 있다.
본 발명의 방법은 반도체 IC의 제조 공정에서 많은 이용 경우에서 사용될 수 있다. 더 구체적으로, PSF(Point Spread Function)와 설계 간 콘볼루션인 제1 단계와 레지스트 임계치가 고려되는 제2 단계로 분해되는 시뮬레이션을 통해 근접도 효과 교정이 계산되는 방법을 교체하기 위해 특정 유형의 e-빔 리소그래피 공정에 적합하다. 임의의 유형의 공정 서명으로 조절될 수 있는 더 정밀한 레지스트 모델이 매우 효율적이다. 이는 특히, 에칭 후 및/또는 극자외선(EUV) 마스크가 사용될 때 전자빔 리소그래피 공정을 모델링하기 위한 경우이다. 이는 극자외선이 상당한 후방 산란 효과를 생성하는 중금속층(탄탈륨 또는 탄탈륨 니트라이드)에 의해 덮인다.
또한, 동일 출원인에 의해 동일자로 출원된 유럽 특허 출원 "Method for determining the parameters of an IC manufacturing process by a differential procedure"에 의해 개시되는 차이 모델을 교정하는 데 본 발명의 메트릭이 사용될 수 있다.
이는 리소그래피 단계의 더 정밀한 모델이 필요할 때 또는 직접 쓰기 적용 시 유효하다.
본 명세서에 개시된 예시는 본 발명의 일부 실시예만 설명한다. 이들 예시는 다음의 청구항에 의해 규정되는 본 발명의 범위를 어떠한 식으로도 한정하지 않는다.

Claims (14)

  1. 컴퓨터로, 타깃 설계(340b)에 의해 형성되는 반도체 집적 회로를 제조하기 위한 공정의 메트릭을 나타내는 벡터의 성분을 결정하는 방법으로서, 상기 방법은
    관심 지점(x, y)(320b)으로서 타깃 설계의 적어도 한 지점을 선택하는 단계,
    관심 지점을 중심으로 갖는 커넬 함수 K(r)를 선택하는 단계 - 상기 커넬 함수는 반지름에 종속적임 - ,
    타깃 설계(320b) 전체에 걸쳐 타깃 설계 함수 L(x, y)와 커넬 함수 K(r)와 변형 함수
    Figure 112019013472315-pct00092
    의 합성
    Figure 112019013472315-pct00093
    의 콘볼루션 함수
    Figure 112019013472315-pct00094
    를 계산하는 단계 - 상기 변형 함수는 관심 각
    Figure 112019013472315-pct00095
    및 선택된 편이 각
    Figure 112019013472315-pct00096
    에 종속적임 - ,
    관심 지점
    Figure 112019013472315-pct00097
    (320b)에서의 콘볼루션 함수
    Figure 112019013472315-pct00098
    의 값으로부터 메트릭(metrics)을 계산함으로써 성분
    Figure 112019013472315-pct00099
    의 값을 결정하는 단계를 포함하는, 벡터의 성분을 결정하는 방법.
  2. 제1항에 있어서, 성분이 콘볼루션 함수로부터 결정된 관심 지점에서의 타깃 설계의 외부 밀도(external density)이며, 편이 각
    Figure 112016116775356-pct00070
    이 관심 지점으로부터 설계의 부분 외부를 스캔하도록 선택되는, 벡터의 성분을 결정하는 방법.
  3. 제1항에 있어서, 성분이 콘볼루션 함수로부터 결정된 관심 지점에서의 타깃 설계의 내부 밀도(internal density)이며, 편이 각
    Figure 112016116775356-pct00071
    ' 이 관심 지점으로부터 설계의 내부 부분을 스캔하도록 선택되는, 벡터의 성분을 결정하는 방법.
  4. 제2항 또는 제3항에 있어서, 상기 편이 각
    Figure 112016116775356-pct00072
    '은
    Figure 112016116775356-pct00073
    와 동일한, 벡터의 성분을 결정하는 방법.
  5. 제1항에 있어서, 커넬 함수는 등방성 함수(isotropic function)인, 벡터의 성분을 결정하는 방법.
  6. 제5항에 있어서, 커넬 함수는 가우시안 함수인, 벡터의 성분을 결정하는 방법.
  7. 제1항에 있어서, 변형 함수는
    Figure 112018045844064-pct00074
    보다 높은 관심 각의 값에 대해 널(null)이도록 선택된 삼각 함수들의 합성인, 벡터의 성분을 결정하는 방법.
  8. 제1항에 있어서, 변형 함수는
    Figure 112018045844064-pct00090
    보다 높은 관심 각의 값에 대해 널(null)이도록 선택된 삼각 함수들의 제곱 및 세제곱 중 하나의 합성인, 벡터의 성분을 결정하는 방법.
  9. 제1항에 있어서, 변형 함수는 푸리에 급수 전개로 교체되는, 벡터의 성분을 결정하는 방법.
  10. 제9항에 있어서, 푸리에 급수 전개는 n차로 전개되어, n차로 전개된 콘볼루션의 곱이 타깃 설계에 적용될 교정의 공차 내에서 관심 지점 주위에서 불변이도록, n이 선택되는, 벡터의 성분을 결정하는 방법.
  11. 제1항에 있어서, 상기 변형 함수는 기본 커넬 함수의 쌍의 투사로 교체되며, 상기 기본 커넬 함수는 타깃 설계에 걸쳐 편이 각
    Figure 112018045844064-pct00091
    의 변동의 영역을 스캔하도록 선택되는 각 변형을 갖는, 벡터의 성분을 결정하는 방법.
  12. 제1항에 있어서, 기본 커넬 함수의 쌍은 편이 각
    Figure 112018045844064-pct00076
    초과 및 미만인 2개의 선택된 기본 커넬 함수가 각 변형을 갖도록 선택되는, 벡터의 성분을 결정하는 방법.
  13. 타깃 설계에 의해 형성되는 반도체 집적 회로를 제조하기 위한 공정의 메트릭을 나타내는 벡터의 성분을 결정하기 위한 컴퓨터 프로그램이 저장된 컴퓨터 판독가능 기록 매체로서, 상기 컴퓨터 프로그램은
    타깃 설계의 한 지점을 관심 지점으로서 선택하기 위한 컴퓨터 코드,
    관심 지점을 중심으로 갖는 커넬 함수 K(r)를 선택하기 위한 컴퓨터 코드 - 상기 커넬 함수는 반지름에 종속적임 - ,
    타깃 설계 전체에 걸쳐 타깃 설계 함수 L(x, y)와 커넬 함수 K(r)와 변형 함수
    Figure 112019013472315-pct00100
    의 합성
    Figure 112019013472315-pct00101
    의 콘볼루션 함수
    Figure 112019013472315-pct00102
    를 계산하기 위한 컴퓨터 코드 - 상기 변형 함수는 시야 각 arctan(y/x) 및 선택된 편이 각
    Figure 112019013472315-pct00103
    에 종속적임 -
    관심 지점에서의 콘볼루션 함수
    Figure 112019013472315-pct00104
    의 값으로부터 메트릭(metrics)을 계산함으로써 성분
    Figure 112019013472315-pct00105
    의 값을 결정하기 위한 컴퓨터 코드를 포함하는, 컴퓨터 프로그램이 저장된 컴퓨터 판독가능 기록 매체.
  14. 제13항에 따른 컴퓨터 프로그램이 저장된 컴퓨터 판독가능 기록 매체로부터 컴퓨터 프로그램의 출력을 이용하도록 구성된 반도체 제조 장비로서, 상기 반도체 제조 장비는 반도체 웨이퍼 상으로의 직접 쓰기, 마스크 플레이트 상으로의 쓰기, 에칭, 화학적 또는 기계적 평탄화, 반도체 웨이퍼의 베이킹, 어닐링, 및 마스크 또는 반도체 표면의 검사 중 한 가지에 대해 구성되는, 반도체 제조 장비.
KR1020167033380A 2014-06-03 2015-06-02 Ic 제조 공정의 메트릭을 계산하기 위한 방법 Active KR102009552B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP14305834.5A EP2952963B1 (en) 2014-06-03 2014-06-03 Method for calculating the metrics of an ic manufacturing process
EP14305834.5 2014-06-03
PCT/EP2015/062301 WO2015185576A1 (en) 2014-06-03 2015-06-02 Method for calculating the metrics of an ic manufacturing process

Publications (2)

Publication Number Publication Date
KR20170046607A KR20170046607A (ko) 2017-05-02
KR102009552B1 true KR102009552B1 (ko) 2019-08-09

Family

ID=50979712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167033380A Active KR102009552B1 (ko) 2014-06-03 2015-06-02 Ic 제조 공정의 메트릭을 계산하기 위한 방법

Country Status (6)

Country Link
US (1) US10423074B2 (ko)
EP (1) EP2952963B1 (ko)
JP (1) JP6364507B2 (ko)
KR (1) KR102009552B1 (ko)
TW (1) TWI588666B (ko)
WO (1) WO2015185576A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2952964A1 (en) 2014-06-03 2015-12-09 Aselta Nanographics Method for determining the parameters of an ic manufacturing process by a differential procedure
EP2952963B1 (en) * 2014-06-03 2020-12-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for calculating the metrics of an ic manufacturing process
EP2983193B1 (en) 2014-08-05 2021-10-20 Aselta Nanographics Method for determining the parameters of an ic manufacturing process model
EP3121833A1 (en) 2015-07-20 2017-01-25 Aselta Nanographics A method of performing dose modulation, in particular for electron beam lithography
EP3153924B1 (en) * 2015-10-07 2021-11-17 Aselta Nanographics Method for determining the dose corrections to be applied to an ic manufacturing process by a matching procedure
CN114616571B (zh) * 2019-08-30 2025-11-04 西门子工业软件有限公司 兴趣点周围的半导体布局环境
CN119916656B (zh) * 2025-04-02 2025-07-29 全芯智造技术有限公司 用于opc建模的方法、设备和存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010140021A (ja) 2008-12-14 2010-06-24 Internatl Business Mach Corp <Ibm> 連続スケール上で定義した製造可能性の連続的微分可能性を用いたリソグラフィ・マスクの製造可能性の計算方法
US20110213977A1 (en) * 2010-02-26 2011-09-01 Research In Motion Limited Methods and devices for computing a shared encryption key

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6757645B2 (en) * 1997-09-17 2004-06-29 Numerical Technologies, Inc. Visual inspection and verification system
TWI259898B (en) * 2002-01-24 2006-08-11 Zygo Corp Method and apparatus for compensation of time-varying optical properties of gas in interferometry
US7366342B2 (en) * 2003-10-27 2008-04-29 International Business Machines Corporation Simultaneous computation of multiple points on one or multiple cut lines
US7234129B2 (en) * 2004-09-29 2007-06-19 Synopsys, Inc. Calculating etch proximity-correction using object-precision techniques
US7207029B2 (en) * 2004-09-29 2007-04-17 Synopsys, Inc. Calculating etch proximity-correction using image-precision techniques
US7953582B2 (en) * 2006-11-21 2011-05-31 Cadence Design Systems, Inc. Method and system for lithography simulation and measurement of critical dimensions
US20100269084A1 (en) 2008-11-24 2010-10-21 Yuri Granik Visibility and Transport Kernels for Variable Etch Bias Modeling of Optical Lithography
GB201102715D0 (en) * 2011-02-16 2011-03-30 Cambridge Entpr Ltd Apparatus and methods
KR20130008662A (ko) * 2011-02-28 2013-01-23 삼성전자주식회사 포토마스크 레이아웃 형성 방법
US8443308B2 (en) * 2011-05-02 2013-05-14 Synopsys Inc. EUV lithography flare calculation and compensation
EP2952964A1 (en) * 2014-06-03 2015-12-09 Aselta Nanographics Method for determining the parameters of an ic manufacturing process by a differential procedure
EP2952963B1 (en) * 2014-06-03 2020-12-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for calculating the metrics of an ic manufacturing process
US9977075B1 (en) 2016-11-23 2018-05-22 Intel Corporation Integrated circuit reliability assessment apparatus and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010140021A (ja) 2008-12-14 2010-06-24 Internatl Business Mach Corp <Ibm> 連続スケール上で定義した製造可能性の連続的微分可能性を用いたリソグラフィ・マスクの製造可能性の計算方法
US20110213977A1 (en) * 2010-02-26 2011-09-01 Research In Motion Limited Methods and devices for computing a shared encryption key

Also Published As

Publication number Publication date
KR20170046607A (ko) 2017-05-02
US10423074B2 (en) 2019-09-24
JP2017520117A (ja) 2017-07-20
WO2015185576A1 (en) 2015-12-10
US20170123322A1 (en) 2017-05-04
TWI588666B (zh) 2017-06-21
EP2952963B1 (en) 2020-12-30
EP2952963A1 (en) 2015-12-09
JP6364507B2 (ja) 2018-07-25
TW201610711A (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
KR102009552B1 (ko) Ic 제조 공정의 메트릭을 계산하기 위한 방법
US8285030B2 (en) Determining calibration parameters for a lithographic process
US7849423B1 (en) Method of verifying photomask data based on models of etch and lithography processes
US9638994B2 (en) Method and system for optical proximity correction (OPC)
Granik et al. New process models for OPC at sub-90-nm nodes
US7536660B2 (en) OPC simulation model using SOCS decomposition of edge fragments
KR101855803B1 (ko) 식각 근접 보정방법
US9330228B2 (en) Generating guiding patterns for directed self-assembly
TW202001406A (zh) 光罩之製作方法
JP6462849B2 (ja) Ｉｃ製造プロセスモデルのパラメータを決定するための方法
KR101960070B1 (ko) 차이 절차에 의해 ic 제조 공정의 파라미터를 결정하기 위한 방법
US20080120589A1 (en) Mask pattern correction program and system
US7539954B2 (en) OPC simulation model using SOCS decomposition of edge fragments
US20080070414A1 (en) Method for designing mask and method for manufacturing semiconductor device employing thereof
US8336000B2 (en) Method for determining position of auxiliary pattern, method for manufacturing photomask, and method for manufacturing semiconductor device
JP2011228586A (ja) 評価マップの作成方法、システム、半導体装置の製造方法およびプログラム
JP4818281B2 (ja) 工程の管理方法、半導体装置の製造方法、フォトマスクの製造方法およびプログラム
Neureuther et al. Modeling Optical Lithography Physics
US20160055288A1 (en) Method of detecting focus shift in lithography process, method of analyzing error of transferred pattern using the same and method of manufacturing semiconductor device using the methods

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PE0801 Dismissal of amendment

St.27 status event code: A-2-2-P10-P12-nap-PE0801

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 7