KR100199371B1 - 디펙트 모니터링용 레티클 - Google Patents

디펙트 모니터링용 레티클 Download PDF

Info

Publication number
KR100199371B1
KR100199371B1 KR1019950017293A KR19950017293A KR100199371B1 KR 100199371 B1 KR100199371 B1 KR 100199371B1 KR 1019950017293 A KR1019950017293 A KR 1019950017293A KR 19950017293 A KR19950017293 A KR 19950017293A KR 100199371 B1 KR100199371 B1 KR 100199371B1
Authority
KR
South Korea
Prior art keywords
pad
reticle
defect monitoring
defect
unit
Prior art date
Application number
KR1019950017293A
Other languages
English (en)
Other versions
KR970003746A (ko
Inventor
이근호
김정회
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950017293A priority Critical patent/KR100199371B1/ko
Priority to GB9612792A priority patent/GB2302614A/en
Priority to US08/666,885 priority patent/US5840446A/en
Priority to DE19625136A priority patent/DE19625136A1/de
Priority to CN96110406A priority patent/CN1080458C/zh
Publication of KR970003746A publication Critical patent/KR970003746A/ko
Application granted granted Critical
Publication of KR100199371B1 publication Critical patent/KR100199371B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
    • G03F1/84—Inspecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 디펙트 모니터링용 레티클에 관하여 개시된다. 본 발명의 레티클은 제1패드가 제공되고, 상기 제1패드에 일정 간격 이격되어 제2패드가 제공되고, 상기 제1패드와 상기 제2패드가 상호 연결되도록 지그 제그 형태의 라인이 형성되고, 상기 제1패드, 상기 제2패드 및 상기 라인이 일체화로된 단위 패턴을 석영기판상에 다수개 배열시켜 이루어진다. 이러한 본 발명의 레티클을 사용하면 디펙트 검사 시스템으로 디펙트의 발생빈도를 분석할 수 있게 할 뿐만 아니라 전기적인 측정도 가능하게 하여 디펙트의 정량적, 정성적 및 유형별 분석을 정확히 할 수 있다. 따라서, 본 발명의 장비의 주기적인 보수 및 유지를 위한 기준 설정이 용이하고, 장비의 관리 및 업-타임(up-time)증가로 인한 생산성을 향상 시킬 뿐만 아니라 디펙트의 발생을 예측할 수 있어 소자의 수율을 향상시킬 수 있다.

Description

디펙트 모니터링용 레티클
제1도는 본 발명에 의한 디펙트 모니터링용 레티클의 평면도.
제2도는 단위 패턴의 상세도.
* 도면의 주요부분에 대한 부호의 설명
1 : 석영 기판 2 : 스크라이브 라인
3A : 제1필드영역 3B : 제2필드영역
3C : 제3필드영역 10 : 단위 패턴
11 : 제1패드 12 : 제2패드
13 : 라인 100 : 레티클
본 발명은 반도체 소자의 제조공정에서 소자를 제조하는 각 공정단계(step)마다 발생되는 디펙트(defect)와 소자의 제조공정에 사용되는 각 장비마다 발생되는 디펙트를 모니터링(monitoring) 할 수 있는 디펙트 모니터링용 레티클(reticle)에 관한 것이다.
반도체 제조공정에서 모니터링되는 항목중 디펙트에 관련된 항목은 소자의 집적도가 증가하고, 필드 사이즈(field size)가 커질수록 중요성이 증대되고 있다. 디펙트는 소자의 수율에 직접 관련되기 때문에 디펙트의 모니터링 및 관리의 중요성이 더욱 부각되고 있다.
종래의 디펙트 모니터링 방법은 반도체 제조공정에 사용되는 여러장비와 실제 웨이퍼(real wafer)를 디펙트 검사 시스템(Defect Inspection System)을 이용하여 디펙트를 모니터링하였다. 반도체 제조공정에 사용되는 여러 장비에 발생되는 디펙트를 모니터링하는 방법은 베어 웨이퍼(bare wafer)를 이용하여 주기적 또는 각 제조공정 진행전에 장비를 디펙트 검사 시스템으로 모니터링하여 디펙트의 발생빈도를 검토하였다. 그러나, 이 방법은 정량적 분석만 가능하기 때문에 장비의 주기적인 보수 및 유지를 위한 기준을 설정하기 어려워 최적화된 장비관리를 할 수 없다. 그리고, 실제 웨이퍼상에 예정된 소자를 제조하기 위한 공정중에 발생되는 디펙트를 모니터링하는 방법은 예정된 패턴이 형성된 웨이퍼를 각 공정단계마다 디펙트 검사 시스템으로 모니터링하여 디펙트의 발생빈도를 검토하였다. 그러나, 이 방법은 정량적, 정성적 분석이 가능하나 소자의 수율에 직접적으로 영향을 미치는 디펙트의 분류가 어려웠다.
따라서, 본 발명은 제조공정 및 장비에 발생되는 디펙트를 정확히 분석 할 수 있는 레티클을 제작하고, 이 레티클을 이용하여 디펙트를 모니터링하므로써, 효율적인 장비 관리와 소자의 수율을 향상시킬 수 있는 디펙트 모니터링용 레티클을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 레티클은 제1패드가 제공되고, 상기 제1패드에 일정간격 이격되어 제2패드가 제공되고, 상기 제1패드와 상기 제2패드가 상호 연결되도록 지그 제그 형태의 라인이 형성되고, 상기 제1패드, 상기 제2패드 및 상기 라인이 일체화로된 단위 패턴을 석영기판상에 다수개 배열시켜 이루어진 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제1도는 본 발명에 의한 디펙트 모니터링용 레티클의 평면도이고, 제2도는 단위 패턴의 상세도이다.
제1도를 참조하여, 제1 내지 3 필드영역(3A, 3B 및 3C)은 석영기판(1)상에 형성되며, 스크라이브 라인(scribe line : 2)에 의해 구분되어진다. 제1 내지 3 필드영역(3A, 3B 및 3C) 각각의 내부에는 다수의 단위패턴(10)이 배열된다. 따라서, 본 발명의 디펙트 모니터링용 레티클(100)은 석영기판(1)상에 다수의 단위 패턴(10)이 배열된 제1 내지 3 필드영역(3A, 3B 및 3C)을 형성하여 제조된다.
단위 패턴(10)은 제2도에 도시된 바와같이 제1패드(11)가 제공되고, 제1패드(11)에 일정간격 이격되어 제2패드(12)가 제공되고, 제1패드(11)와 제2패드(12)가 상호 연결되도록 지그 제그 형태의 라인(13)이 형성되고, 제1패드(11), 제2패드(12) 및 라인(13)이 일체화로 되어 이루어진다. 이러한 단위 패턴(10)은 크롬으로 형성된다.
단위 패턴(10)의 전체 형태는 가로길이L1이 450 내지 550μm이고, 세로길이L2가 900 내지 1100μm인 사각형태이다. 단위 패턴(10)의 제1 및 2패드(11 및 12)는 사격형태의 위쪽영역에서 가로길이L1이 450 내지 550μm이고, 세로길이L3가 150 내지 250μm인 범위에 포함되도록 형성된다. 단위 패턴(10)의 라인(13)은 사격형태의 아래쪽영역에서 가로길이L1이 450 내지 550μm이고, 세로길이L4가 750 내지 850μm인 범위에 포함되도록 형성된다.
단위 패턴(10)의 라인(13)의 폭W 및 근접 라인(13)간의 간격D 각각의 크기는 소자를 제조하기 위한 각 공정단계에서 형성될 층의 최소 크기(minimum feature size)에 부합되도록 형성된다.
상기한 구성을 갖는 단위 패턴(10)은 제1도에 도시된 바와같이 석영기판(1)상에 가로로 30개가 배열되어 하나의 행을 이루고, 세로로 9개가 배열되어 하나의 열을 이룬다. 이로인하여, 석영기판(1)상에는 단위패턴(10)이 다수개 모여서 30개의 열과 9개의 행을 이룬다. 그리고, 다수개의 단위 패턴(10)이 배열되어 이루어진 9개의 행중 3개의 행으로 단위 필드 영역을 이루며, 이로인하여 제1 내지 3 필드영역(3A, 3B 및 3C) 각각에는 3개의 행이 존재된다.
본 발명의 레티클(100)에 적용되는 단위 패턴(10)의 라인(13)의 폭W 및 근접 라인(13)간의 간격D 각각의 크기는 근본적으로 소자를 제조하기 위한 각 공정단계에서 형성될 층의 최소 크기에 부합되도록 형성되지만, 하나의 레티클을 사용하여 다수의 제조공정중에 발생되는 디펙트를 용이하게 모니터링하기 위하여 각 행별로 위치되는 단위 패턴(10)의 라인(13)의 폭W 및 근접 라인(13)간의 간격D 각각의 크기를 다르게 되도록 한다. 예를들어, 첫 번째 행은 소자 제조공정중 형성되는 소정의 절연막에서 발생되는 디펙트를 모니터링하기 위하여 절연막의 최소 크기에 부합되도록 형성시키고, 두 번째 행은 소자 제조공정중 형성되는 소정의 도전층(예를들어, 폴리실리콘, 실리사이드, 메탈등)에서 발생되는 디펙트를 모니터링하기 위하여 도전층의 최소 크기에 부합되도록 형성시킨다. 그리고 세 번째 내지 아홉번째의 행 역시 소자 제조공정중 소정의 층에서 발생되는 디펙트를 모니터링하기 위하여 각각의 층의 최소 크기에 부합되도록 형성시킨다.
제1 내지 3 필드영역(3A, 3B 및 3C)은 가로길이L5가 14000 내지 17000μm이고, 세로길이L6가 8500 내지 10500μm인 범위에 포함되도록 형성된다.
상기한 본 발명의 레티클(100)을 사용하여 반도체 소자의 제조공정 중 소정의 절연막 및 도전층을 제조하는 공정과 이를 형성하기 위해 사용되는 장비에서 발생되는 디펙트를 모니터링하는 방법을 간단히 기술하기로 한다.
소정의 패턴을 갖는 절연막을 형성하기 위한 포토리소그라피 공정 및 식각공정시 발생되는 디펙트와 이들 공정에 사용되는 장비에서 발생되는 디펙트를 모니터링하는 방법은 다음과 같다.
베어 웨이퍼상에 절연막을 형성하고, 절연막상에 포토레지스트를 도포한다. 이후 본 발명의 레티클을 사용하여 포토레지스트 패턴을 형성한다. 디펙트 검사 시스템을 사용하여 포토레지스트 패턴이 형성된 베어 웨이퍼를 모니터링하여 디펙트의 발생빈도를 분석한다. 이로서, 실제 웨이퍼에 절연막 패턴을 형성하기 위한 포토리소그라피 공정 및 사용되는 장비에서의 디펙트 발생빈도에 대한 데이터를 얻을 수 있다. 포토레지스트 패턴을 식각 마스크한 식각공정으로 절연막을 식각하여 절연막 패턴을 형성한다. 디펙트 검사 시스템을 사용하여 절연막 패턴이 형성된 베어 웨이퍼를 모니터링하여 디펙트의 발생빈도를 분석한다. 이로서, 실제 웨이퍼에 절연막 패턴을 형성하기 위한 식각공정 및 사용되는 장비에서의 디펙트 발생빈도에 대한 데이터를 얻을 수 있다.
소정의 패턴을 갖는 도전층을 형성하기 위한 포토리소그라피 공정 및 식각공정시 발생되는 디펙트와 이들 공정에 사용되는 장비에서 발생되는 디펙트를 모니터링하는 방법은 다음과 같다.
베어 웨이퍼상에 도전층을 형성하고, 도전층상에 포토레지스트를 도포한다. 이후 본 발명의 레티클을 사용하여 포토레지스트 패턴을 형성한다. 디펙트 검사 시스템을 사용하여 포토레지스트 패턴이 형성된 베어 웨이퍼를 모니터링하여 디펙트의 발생빈도를 분석한다. 이로서, 실제 웨이퍼에 도전층 패턴을 형성하기 위한 포토리소그라피 공정 및 사용되는 장비에서의 디펙트 발생빈도에 대한 데이터를 얻을 수 있다. 포토레지스트 패턴을 식각 마스크한 식각공정으로 도전층을 식각하여 도전층 패턴을 형성한다. 디펙트 검사 시스템을 사용하여 도전층 패턴이 형성된 베어 웨이퍼를 모니터링하여 디펙트의 발생빈도를 분석하고, 전기적 측정을 실시하여 측정되는 저항값으로 소자의 수율에 영향을 주는 디펙트인지를 분석한다. 이로서, 실제 웨이퍼에 도전층 패턴을 형성하기 위한 식각공정 및 사용되는 장비에서의 디펙트 발생빈도에 대한 데이터를 얻을 수 있다.
이와같이 소자를 제조하기 위해 실시되는 다수의 제조공정마다 상기한 원리로 디펙트의 발생빈도를 분석할 수 있다.
상술한 바와같이 본 발명의 레티클을 사용하면 디펙트 검사 시스템으로 디펙트의 발생빈도를 분석할 수 있게 할 뿐만 아니라 전기적인 측정도 가능하게 하여 디펙트의 정량적, 정성적 및 유형별 분석을 정확히 할 수 있다. 따라서, 본 발명은 장비의 주기적인 보수 및 유지를 위한 기준 설정이 용이하고, 장비의 관리 및 업-타임(up-time)증가로 인한 생산성을 향상 시킬 뿐만 아니라 디펙트의 발생을 예측할 수 있어 소자의 수율을 향상시킬 수 있다.

Claims (8)

  1. 제1패드가 제공되고, 상기 제1패드에 일정간격 이격되어 제2패드가 제공되고, 상기 제1패드와 상기 제2패드가 상호 연결되도록 지그 제그 형태의 라인이 형성되고, 상기 제1패드, 상기 제2패드 및 상기 라인이 일체화로된 단위 패턴을 석영기판상에 다수개 배열시켜 이루어진 것을 특징으로 하는 디펙트 모니터링용 레티클.
  2. 제1항에 있어서, 상기 단위 패턴은 크롬으로 형성되는 것을 특징으로 하는 디펙트 모니터링용 레티클.
  3. 제1항에 있어서, 상기 단위 패턴의 전체 형태는 가로길이가 450 내지 550μm이고, 세로길이가 900 내지 1100μm인 사각형태로서, 상기 단위 패턴의 제1 및 2 패드는 사각형태의 위쪽영역에서 가로길이 450 내지 550μm와 세로길이 150 내지 250μm의 범위에 포함되도록 형성되고, 상기 단위 패턴의 라인은 사각형태의 아래쪽영역에서 가로길이 450 내지 550μm와 세로길이 750 내지 850μm의 범위에 포함되도록 형성되는 것을 특징으로 하는 디펙트 모니터링용 레티클.
  4. 제1항에 있어서, 다수의 상기 단위 패턴은 석영기판상에 가로로 30개가 배열되어 하나의 행을 이루게 하고, 세로로 9개가 배열되어 하나의 열을 이루게 하여, 다수의 상기 단위 패턴으로 30개의 열과 9개의 행이 되도록 상기 석영기판상에 상기 단위 패턴이 배열된 것을 특징으로 하는 디펙트 모니터링용 레티클.
  5. 제4항에 있어서, 다수의 상기 단위 패턴이 배열되어 이루어진 9개의 행중 3개의 행씩 스크라이브 라인으로 구분되어 제1 내지 3 필드영역이 석영기판상에 형성되는 것을 특징으로 하는 디펙트 모니터링용 레티클.
  6. 제5항에 있어서, 상기 제1 내지 3 필드영역은 가로길이 14000 내지 17000μm와 세로길이 8500 내지 10500μm의 범위에 포함되도록 형성되는 것을 특징으로 하는 디펙트 모니터링용 레티클.
  7. 제1항에 있어서, 상기 단위 패턴의 라인의 폭 및 근접 라인간의 간격 각각의 크기는 소자를 제조하기 위한 각 공정단계에서 형성될 층의 최소 크기에 부합되도록 형성되는 것을 특징으로 하는 디펙트 모니터링용 레티클.
  8. 제1항에 있어서, 상기 단위 패턴의 라인의 폭 및 근접 라인간의 간격 각각의 크기는 상기 단위 패턴이 다수개 배열되어 이루어지는 다수의 행 각각의 따라 크기를 다르게 하는 것을 특징으로 하는 디펙트 모니터링용 레티클.
KR1019950017293A 1995-06-24 1995-06-24 디펙트 모니터링용 레티클 KR100199371B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019950017293A KR100199371B1 (ko) 1995-06-24 1995-06-24 디펙트 모니터링용 레티클
GB9612792A GB2302614A (en) 1995-06-24 1996-06-19 Mask for monitoring defects
US08/666,885 US5840446A (en) 1995-06-24 1996-06-19 Mask for monitoring defect
DE19625136A DE19625136A1 (de) 1995-06-24 1996-06-24 Maske zur Kontrolle von Fehlern bei der Herstellung eines Halbleiterbauelementes
CN96110406A CN1080458C (zh) 1995-06-24 1996-06-24 监测缺陷用掩模

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017293A KR100199371B1 (ko) 1995-06-24 1995-06-24 디펙트 모니터링용 레티클

Publications (2)

Publication Number Publication Date
KR970003746A KR970003746A (ko) 1997-01-28
KR100199371B1 true KR100199371B1 (ko) 1999-06-15

Family

ID=19418176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017293A KR100199371B1 (ko) 1995-06-24 1995-06-24 디펙트 모니터링용 레티클

Country Status (5)

Country Link
US (1) US5840446A (ko)
KR (1) KR100199371B1 (ko)
CN (1) CN1080458C (ko)
DE (1) DE19625136A1 (ko)
GB (1) GB2302614A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020082927A1 (en) * 2000-11-22 2002-06-27 Borenstein Nathaniel S. Intelligent caching routers
DE10127540C1 (de) * 2001-05-31 2003-01-02 Infineon Technologies Ag Maske zur Herstellung einer Halbleitervorrichtung, Verfahren zur Herstellung einer Maske
JP2005533363A (ja) * 2001-09-28 2005-11-04 ピー・デイ・エフ　ソリユーシヨンズ　インコーポレイテツド 銅ダマシン技術におけるディッシングおよびエロージョン効果を評価するためのテスト構造
US9002497B2 (en) * 2003-07-03 2015-04-07 Kla-Tencor Technologies Corp. Methods and systems for inspection of wafers and reticles using designer intent data

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5046109A (en) * 1986-03-12 1991-09-03 Nikon Corporation Pattern inspection apparatus
JPH02148180A (ja) * 1988-11-29 1990-06-07 Nippon Seiko Kk パターン検査方法及び装置
JPH053143A (ja) * 1991-04-19 1993-01-08 Hitachi Ltd 位置合せ方法および装置
US5513275A (en) * 1993-01-12 1996-04-30 Board Of Trustees Of The Leland Stanford Junior University Automated direct patterned wafer inspection

Also Published As

Publication number Publication date
CN1146634A (zh) 1997-04-02
KR970003746A (ko) 1997-01-28
GB2302614A (en) 1997-01-22
DE19625136A1 (de) 1997-01-02
US5840446A (en) 1998-11-24
CN1080458C (zh) 2002-03-06
GB9612792D0 (en) 1996-08-21

Similar Documents

Publication Publication Date Title
US7174521B2 (en) System and method for product yield prediction
US5637186A (en) Method and monitor testsite pattern for measuring critical dimension openings
JP4550457B2 (ja) 半導体装置及びその製造方法
KR100909530B1 (ko) 테그패턴 및 그 패턴을 이용한 반도체소자 검사방법
KR100866460B1 (ko) 레티클, 반도체 칩, 및 반도체 장치의 제조 방법
CN112652521B (zh) 一种对半导体制造中的晶圆进行监控的方法和掩膜版
KR100199371B1 (ko) 디펙트 모니터링용 레티클
US20040058460A1 (en) Scatterometry test structures stacked over same footprint area
US6350994B1 (en) Structure of critical dimension bar
JP4022395B2 (ja) 半導体装置、半導体ウェハ及び半導体装置の製造方法
KR20100020300A (ko) 반도체 웨이퍼용 마스크
JP3492341B2 (ja) 半導体装置およびその製造方法ならびにレチクル
US20240186194A1 (en) Test element group for metal routing layer and manufacturing method thereof
JP3712496B2 (ja) 半導体装置の接続孔の抵抗値モニタパターン
JP3070543B2 (ja) 半導体装置の製造方法
JP2587614B2 (ja) 半導体装置
KR20040093551A (ko) 반도체소자의 결함조사방법
JP2839469B2 (ja) マスク合わせずれ測定用パターン及びその測定方法
KR100591132B1 (ko) 반도체 공정 마진 확인용 패턴
KR100808799B1 (ko) 파티클 크기 측정용 표준시료 제작 방법
KR100265841B1 (ko) 포토마스크를 이용한 반도체 소자의 공정 모니터 방법
KR100293711B1 (ko) 미세 게이트 선폭을 갖는 모스트랜지스터의 특성검사를 위한 모스트랜지스터 테스트 패턴을 구비하는 반도체 장치
JPH07153802A (ja) 半導体装置
KR20050059904A (ko) 반도체소자의 레이아웃 방법 및 이를 이용한 중첩도측정방법
KR20000074341A (ko) 선폭 조건 모니터링을 위한 테스트용 차광패턴이 적용된 레티클

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee