DE10127540C1 - Maske zur Herstellung einer Halbleitervorrichtung, Verfahren zur Herstellung einer Maske - Google Patents
Maske zur Herstellung einer Halbleitervorrichtung, Verfahren zur Herstellung einer MaskeInfo
- Publication number
- DE10127540C1 DE10127540C1 DE10127540A DE10127540A DE10127540C1 DE 10127540 C1 DE10127540 C1 DE 10127540C1 DE 10127540 A DE10127540 A DE 10127540A DE 10127540 A DE10127540 A DE 10127540A DE 10127540 C1 DE10127540 C1 DE 10127540C1
- Authority
- DE
- Germany
- Prior art keywords
- mask
- exposure
- exposure pattern
- pattern
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
- G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
- G03F1/84—Inspecting
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
Die Erfindung betrifft eine Maske (10) zur Verwendung bei der Herstellung einer Halbleitervorrichtung. Die Maske enthält einen ersten, zur Abbildung auf eine Halbleiterscheibe bestimmten Bereich (12), sowie einen zweiten, nicht zur Abbildung auf die Halbleiterscheibe bestimmten Bereich (11). Der erste Maskenbereich (12) stellt die Strukturen von herzustellenden Chips sowie Hilfs- und Teststrukturen im Ritzrahmen der Halbleiterscheibe dar. Der zweite Bereich (11) enthält eine Replikation der Hilfs- und Teststrukturen des ersten Maskenbereiches. Durch Duplizität dieser Hilfs- und Teststrukturen ist eine Die-to-Die Inspektion, das heißt ein Vergleichen der originalen mit den replizierten Strukturen, möglich.
Description
Die Erfindung betrifft eine Maske zu Herstellung einer Halb
leitervorrichtung, ein Verfahren zur Herstellung einer Maske,
sowie ein Verfahren zur Überprüfung einer Maske.
Durch die großen Fortschritte in der Mikroelektronik werden
die Strukturen integrierter Schaltkreise immer kleiner und
die Zahl der auf einem Silizium-Plättchen angeordneten Ele
mente wie Transistoren, Dioden, Widerstände, Kondensatoren
und Leiterbahnen immer größer.
Im fotolithographischen Herstellungverfahren werden solche
Strukturen dadurch hergestellt, dass die Oberfläche einer Si
liziumscheibe mit einem lichtempfindlichen Lack überzogen
ist, und dieser mit Hilfe einer Maske an den Stellen belich
tet wird, an denen später eingegriffen werden soll. An den
belichteten Stellen läßt sich der Fotolack leicht ablösen,
wodurch die Siliziumoberfläche zum Ätzen freigegeben wird.
Durch die Verkleinerung der Strukturgrößen können jedoch die
Strukturen auf Masken teilweise nicht mehr geprüft werden.
Störende Defekte sind oftmals kleiner als die Auflösung der
Inspektionsgeräte bzw. als die beim Maskenschreiben entste
henden systematischen Fehler. Ferner werden zunehmend klein
ste Hilfsstrukturen systematisch eingesetzt, um Abbildungs
fehler zu korrigieren. Diese sind in der Regel kleiner als
die Auflösung der Inspektionsgeräte. Ein Ausweg wurde durch
die Hersteller von Inspektionsgeräten mit der sogenannten
"Die-to-Die" Inspektion geschaffen. Dabei werden identische
Strukturen auf der Maske verglichen, beim denen die systema
tischen Fehler und die Hilfsstrukturen gleich, Defekte aber
unterschiedlich sein sollten. Hierzu ist es allerdings not
wendig, dass alle Strukturen mindestens zweimal auf der Maske
vorhanden sind. Zu diesem Zweck müssen Strukturen, die anson
sten nur einmal auf der Maske vorhanden sein müssen, repli
ziert werden. Diese Replikationen verbrauchen unnötigen Platz
auf der Maske und schließlich auch auf dem Wafer. Solche
Strukturen sind Beispielsweise optische Alignment-Marken und
elektrische Teststrukturen im Ritzrahmen.
Der Ritzrahmen ist jener Bereich auf einer Halbleiterscheibe,
der separate Chipstrukturen voneinander abtrennt. Nach Voll
endung des Belichtungsprozesses können die Chips durch Sägen
entlang des Ritzrahmens voneinander getrennt werden. In der
Regel werden zwei bis acht separate Chipstrukturen auf einer
Maske untergebracht.
Bei manchen Teststrukturen handelt es sich um sehr aufwendige
Strukturen, die nur einmal pro Ritzrahmenabschnitt unterge
bracht werden können. Dies sind insbesondere Strukturen, die
zur Kontrolle der Defektdichte im Waferprozess gebraucht wer
den. Um dieses Problem zu lösen, werden in bekannten Herstel
lungprozessen breitere Ritzrahmen auf der Halbleiterscheibe
in Kauf genommen, um auf der Maske eine Duplizität der auf
den Ritzrahmen abzubildenden Hilfs- und Teststrukturen schaf
fen zu können. Dies hat jedoch zu Folge, dass die nutzbare
Bildfläche der Maske reduziert wird. Alternativ dazu wird
schlicht und einfach in Kauf genommen, dass lediglich weniger
aufwendige Teststrukturen verwendet werden, so dass diese
zweifach auf der Maske untergebracht werden können. Dies hat
offensichtlich eine eingeschränkte Fehlerfeststellung zur
Folge, so dass die Produktkontrolle beeinträchtigt ist.
Die vorliegende Erfindung hat die Aufgabe, diese Nachteile
zumindest abzumindern. Diese Aufgabe wird durch die in den
unabhängigen Ansprüchen definierte Erfindung gelöst. Vorteil
hafte Ausgestaltungen der Erfindung sind durch die Unteran
sprüche definiert.
Nach der Erfindung wird eine Maske zur Herstellung einer
Halbleitervorrichtung geschaffen, mit einem ersten, zur Ab
bildung auf eine Halbleiterscheibe bestimmten Bereich, der
ein erstes Belichtungsmuster enthält, und einem zweiten,
nicht zur Abbildung auf die Halbleiterscheibe bestimmten Be
reich, der ein zweites Belichtungmuster enthält, das durch
Replikation zumindest eines Teils des ersten Belichtungsmu
ster hergestellt ist. Dem entsprechend kann eine vollständige
Replikation der auf den Ritzrahmen abzubildenden Strukturen
auf der Maske untergebracht werden, so dass diese für eine
Die-to-Die Inspektion zur Verfügung stehen. Da diese Kopie in
einem nicht zur Abbildung auf die Halbleiterscheibe bestimm
ten Bereich abgebildet wird, ist die nutzbare Bildfläche der
Maske nicht reduziert. Dadurch können aufwendige und damit
platzintensive Test- und Hilfsstrukturen verwendet werden,
die nur einmal pro Ritzrahmenabschnitt unterbringbar sind.
Der Erfindung nach wird weiterhin ein Verfahren zur Herstel
lung einer Maske geschaffen, mit folgenden Schritten: Erzeu
gung eines ersten Belichtungsmusters in einem ersten, zur Ab
bildung auf einer Halbleitervorrichtung bestimmten Bereich
eines Maskenwerkstückes; und Erzeugung eines zweiten Belich
tungsmusters durch Replikation zumindest eines Teils des er
sten Belichtungsmusters in einem zweiten, nicht zur Abbildung
auf eine Halbleitervorrichtung bestimmten Bereich des Masken
werkstückes.
Die beiden Belichtungsmuster werden vorzugsweise in einem
Prozessschritt hergestellt.
Weiterhin wird durch die Erfindung ein Verfahren zur Überprü
fung einer nach dem obengenannten Verfahren hergestellten
Maske geschaffen, mit folgendem Schritt: Vergleichen des
zweiten Belichtungsmusters mit dem replizierten Teil des er
sten Belichtungsmusters. Der Vergleichsschritt kann durch In
spektionsgeräte durchgeführt werden, die mittels einer Fou
riertransformation das Frequenzmuster des zweiten sowie des
replizierten Teiles des ersten Belichtungsmusters bildet und
die Frequenzmuster miteinander vergleicht. Durch Bildung von
Frequenzmustern können wesentlich feinere Teststrukuren un
tersucht werden, als bei einem direkten Vergleich einer auf
einer Maske gebildeten Teststruktur mit der entsprechenden,
beispielsweise in einer Datenbank gespeicherten Referenz
struktur möglich.
Ein Ausführungsbeispiel der Erfindung wird im folgenden an
Hand der Zeichnungen erläutert, und es zeigen:
Fig. 1 Eine schematische Darstellung einer Maske;
Fig. 2 Eine schematische Darstellung einer Blende zur Ver
wendung während des Belichtungsprozesses bei der
Herstellung einer Halbleitervorrichtung.
Fig. 1 zeigt eine schematische Darstellung einer lithogra
phischen Maske 10 nach einer Ausgestaltung der Erfindung. Die
Maske 10 kann in bekannter Weise aus einer mit Chrom be
schichteten Quarzplatte bestehen, mit einem lichtundurchläs
sigen Bereich 11, sowie teilweise lichtdurchlässigen Berei
chen 12, in denen die Chrombeschichtung teilweise entfernt
ist, um nicht gezeigte Strukturen von sechs identisch großen
Chips (Chipabbildungen 13) und einem Ritzrahmen (Ritzrahmen
abbildung 14) abzubilden. Die Strukturen der Ritzrahmenabbil
dung 14 bestehen aus optischen Alignment-Marken und elektri
schen Teststrukturen. Die Ritzrahmenabbildung 14 besteht aus
drei in Fig. 1 horizontal liegenden Balken 15a, 15b und 15c,
sowie zwei vertikalen Balken 16a und 16b. Weiterhin enthält
die Maske 10 einen Barcode 17, der zur Identifikation der
Maske 10 dient.
Darüberhinaus weist die Maske 10 in Ihrem in Fig. 1 unten
liegenden Randbereich Replikationen 15a', 15b' und 15c' der
horizontalen Balken 15a, 15b und 15c, sowie in Ihrem in Fig.
1 rechts liegenden Rahmenbereich Replikationen 16a' und 16b'
der vertikalen Balken 16a und 16b auf. Diese Replikationen
enthalten eine Replikation, der in der Ritzrahmenabbildung 14
enthaltenen Strukturen auf. Durch Vergleich dieser replizier
ten mit den Orginalstrukturen kann somit eine Die-to-Die In
spektion der optischen Alignment-Marken und elektrischen
Teststrukturen der Maske 10 durchgeführt werden.
Bei der Herstellung einer Halbleitervorrichtung wird die
durch die Maske 10 abgebildete Struktur mittels eines litho
graphischen Verfahrens auf einen Wafer übertragen. In einem
ersten Schritt wird dabei Licht durch die lichtdurchlässigen
Bereiche der Maske auf eine lichtempfindliche Beschichtung
auf den Wafer geworfen. Dies ist an sich bekannt und deshalb
nicht näher erläutert. Gemäß dem geschilderten Ausführungs
beispiel wird bei der Belichtung der die Replikationen der
Ritzrahmenabbildung 14 (und auch den Barcode 17 sowie weite
re, nicht gezeigte Pre-Alignment-Marken) enthaltende Rand der
Maske 10 ausgeblendet. Dieser Rand ist in Fig. 1 durch eine
Randlinie 18 angedeutet. Das heißt, das während des Belich
tungsschrittes nur die innerhalb der Randlinie 18 liegenden
Strukturen auf den Wafer abgebildet werden. Durch Unterbrin
gung der Replikationen in diesem bei der Belichtung auszu
blendenden Randbereich wird die nutzbare Bildfläche der Maske
nicht reduziert.
Fig. 2 zeigt schematisch eine Blende 20, die während des Be
lichtungsschrittes zur Ausblendung der außerhalb der Randli
nie 18 liegenden Strukturen zwischen die Maske 10 und den Wa
fer eingeführt wird.
Anzumerken ist noch, dass eine Maske des in Fig. 1 gezeigten
Typs typischerweise eine Größe von 12,5 × 12,5 cm (5 × 5 in
ches) aufweist. Die ohne Verzerrungen abbildbare Bildfläche
beträgt maximal 10 × 10 cm. Die bei der Belichtung durch
Blenden auszublendende Strukturen sind von der nutzbaren
Bildfläche mindestens 5 mm entfernt. Die Breite der Balken
15a, 15b und 15c, sowie 16a und 16b beträgt maximal 0,6 mm.
Die Erfindung ist nicht auf das beschriebene Ausführungsbei
spiel beschränkt, sondern umfasst Modifikationen im Rahmen
durch die Ansprüche des definierten Schutzbereiches.
10
Maske
11
Lichtundurchlässiger Bereich
12
Lichtdurchlässiger Bereich
13
Chipabbildungen
14
Ritzrahmenabbildung
15
a horizontaler Balken
15
b horizontaler Balken
15
c horizontaler Balken
16
a vertikaler Balken
16
b vertikaler Balken
16
c vertikaler Balken
17
Barcode
18
Randlinie
20
Blende
Claims (19)
1. Maske zur Herstellung einer Halbleitervorrichtung, mit
einem ersten, zur Abbildung auf eine Halbleiterscheibe be
stimmten Bereich (12), der ein erstes Belichtungsmuster ent
hält, und einem zweiten, nicht zur Abbildung auf die Halblei
terscheibe bestimmten Bereich (11), der ein zweites Belich
tungsmuster enthält, dass durch Replikation zumindest eines
Teils des ersten Belichtungsmusters hergestellt ist.
2. Maske nach Anspruch 1, wobei das erste Belichtungsmuster
die Struktur der herzustellenden Halbleitervorrichtung ent
hält.
3. Maske nach Anspruch 1 oder 2, wobei das erste Belich
tungmuster eine elektrische Teststruktur enthält.
4. Maske nach Anspruch 3, wobei dass zweite Belichtungsmu
ster eine Replikation der elektrischen Teststruktur enthält.
5. Maske nach einem der vorhergehenden Ansprüche, wobei das
erste Belichtungsmuster eine optische Hilfsstruktur enthält.
6. Maske nach Anspruch 5, wobei die optische Hilfstruktur
eine oder mehrere optische Alignement-Marken aufweist.
7. Maske nach Anspruch 5 oder 6, wobei das zweite Belich
tungsmuster eine Replikation der optischen Hilfstruktur ent
hält.
8. Maske nach einem der vorhergehenden Ansprüche, wobei der
replizierte Teil des ersten Belichtungsmusters in einem Be
reich (14) der Maske angeordnet ist, der zur Abbildung auf
einen einen Ritzrahmen bildenden Bereich der Halbleiterschei
be bestimmt ist.
9. Maske nach Anspruch 8, wobei der replizierte Teil des
ersten Belichtungsmusters gitterförmig ist.
10. Maske nach einem der vorhergehenden Ansprüche, wobei das
zweite Belichtungsmuster in ersten und zweiten rechteckförmi
gen Bereichen enthalten ist, die deren Längsachsen nach im
wesentlichen in einem rechten Winkel zueinander verlaufen.
11. Maske nach Ansprüchen 9 und 10, wobei in den ersten und
zweiten rechteckförmigen Bereichen jeweils jene zu deren
Längsachsen im wesentlichen parallele Anteile des gitterför
migen replizierten Teiles des ersten Belichtungsmuster ent
halten sind.
12. Maske nach einem der vorhergehenden Ansprüche, wobei das
zweite Belichtungsmuster außerhalb der nutzbaren Bildfläche
der Maske angeordnet ist.
13. Maske nach einem der vorhergehenden Ansprüche, wobei die
Maske eine Vormaske ist.
14. Maske nach einem der Ansprüche 1 bis 12, wobei die Maske
eine Mustermaske ist.
15. Maske nach einem der Ansprüche 1 bis 12, wobei die Maske
eine Arbeitsmaske ist.
16. Verfahren zur Herstellung einer Maske, mit folgenden
Schritten:
Erzeugung eines ersten Belichtungsmusters in einem ersten, zur Abbildung auf einer Halbleitervorrichtung bestimmten Be reich (12) eines Maskenwerkstückes;
Erzeugung eines zweiten Belichtungsmusters durch Replikation zumindest eines Teiles des ersten Belichtungsmusters in einem zweiten, nicht zur Abbildung auf die Halbleitervorrichtung bestimmten Bereich (11) des Maskenwerkstückes.
Erzeugung eines ersten Belichtungsmusters in einem ersten, zur Abbildung auf einer Halbleitervorrichtung bestimmten Be reich (12) eines Maskenwerkstückes;
Erzeugung eines zweiten Belichtungsmusters durch Replikation zumindest eines Teiles des ersten Belichtungsmusters in einem zweiten, nicht zur Abbildung auf die Halbleitervorrichtung bestimmten Bereich (11) des Maskenwerkstückes.
17. Verfahren nach Anspruch 16, wobei das erste und das
zweite Belichtungsmuster in einem Schritt erzeugt werden.
18. Verfahren zur Überprüfung einer nach dem Verfahren des
Anspruches 16 oder 17 hergestellten Maske, mit folgendem
Schritt:
Vergleichen des zweiten Belichtungsmusters mit dem replizier ten Teil des ersten Belichtungsmusters.
Vergleichen des zweiten Belichtungsmusters mit dem replizier ten Teil des ersten Belichtungsmusters.
19. Verfahren nach Anspruch 18, mit folgenden zusätzlichen
Schnitten:
Bilden des Frequenzmusters des zweiten Belichtungsmusters und des replizierten Teils des ersten Belichtungsmusters; und
Vergleichen der gebildeten Frequenzmuster miteinander.
Bilden des Frequenzmusters des zweiten Belichtungsmusters und des replizierten Teils des ersten Belichtungsmusters; und
Vergleichen der gebildeten Frequenzmuster miteinander.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10127540A DE10127540C1 (de) | 2001-05-31 | 2001-05-31 | Maske zur Herstellung einer Halbleitervorrichtung, Verfahren zur Herstellung einer Maske |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10127540A DE10127540C1 (de) | 2001-05-31 | 2001-05-31 | Maske zur Herstellung einer Halbleitervorrichtung, Verfahren zur Herstellung einer Maske |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10127540C1 true DE10127540C1 (de) | 2003-01-02 |
Family
ID=7687431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10127540A Expired - Fee Related DE10127540C1 (de) | 2001-05-31 | 2001-05-31 | Maske zur Herstellung einer Halbleitervorrichtung, Verfahren zur Herstellung einer Maske |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10127540C1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10317893A1 (de) * | 2003-04-17 | 2004-11-11 | Infineon Technologies Ag | Maskierungsanordnung und Verfahren zum Herstellen von integrierten Schaltungsanordnungen |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19625136A1 (de) * | 1995-06-24 | 1997-01-02 | Hyundai Electronics Ind | Maske zur Kontrolle von Fehlern bei der Herstellung eines Halbleiterbauelementes |
-
2001
- 2001-05-31 DE DE10127540A patent/DE10127540C1/de not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19625136A1 (de) * | 1995-06-24 | 1997-01-02 | Hyundai Electronics Ind | Maske zur Kontrolle von Fehlern bei der Herstellung eines Halbleiterbauelementes |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10317893A1 (de) * | 2003-04-17 | 2004-11-11 | Infineon Technologies Ag | Maskierungsanordnung und Verfahren zum Herstellen von integrierten Schaltungsanordnungen |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005035144B4 (de) | Belichtungsmaskenherstellungsverfahren, Zeichnungsvorrichtung und Halbleiterbauelementherstellungsverfahren | |
DE19727247A1 (de) | Verfahren zur Herstellung einer lithographischen Maskenvorlage und Herstellung von Halbleitervorrichtungen unter Verwendung derselben | |
DE19625669A1 (de) | Übereinstimmungsgenauigkeitsmeßmarke, Verfahren zum Reparieren eines Defektes dieser Marke, Photomaske, Verfahren zur Herstellung der Photomaske und Verfahren zur Belichtung | |
DE3714203A1 (de) | Verfahren zur herstellung integrierter schaltungen | |
DE102014119025A1 (de) | Integriertes schaltungsdesign ohne mehrfachstrukturierungs-konflikte | |
DE102007042272B4 (de) | Verfahren zur Korrektur der durch die Verzeichnung eines Objektivs verursachten Messfehler | |
DE10352740B4 (de) | Hilfsstrukturmerkmale mit einer unter der Auflösung liegenden Größe | |
DE10127540C1 (de) | Maske zur Herstellung einer Halbleitervorrichtung, Verfahren zur Herstellung einer Maske | |
DE10028019A1 (de) | Photomaske,Halbleitereinrichtung und Belichtungsverfahren der Photomaske | |
DE10236027B3 (de) | Verfahren zum Überprüfen einer Maske | |
DE4447264A1 (de) | Verfahren zur Herstellung einer Halbton-Phasenverschiebungsmaske | |
DE10128269A1 (de) | Eine Chipflächen-Justierstruktur | |
DE2642634A1 (de) | Verfahren zum justieren von belichtungsmasken relativ zu einer substratscheibe | |
DE2421509C3 (de) | Verfahren und Vorrichtung zur Ausrichtung einer Folge von Masken in Bezug auf ein Substrat | |
DE2122617C3 (de) | ||
EP1614009B1 (de) | Maskierungsanordnung und verfahren zum herstellen von integrierten schaltungsanordnungen | |
DE10160458B4 (de) | Maske mit programmierten Defekten und Verfahren zu deren Herstellung | |
EP1373982B1 (de) | Verfahren zur Overlay-Einstellung zweier Maskenebenen bei einem photolithographischen Prozess | |
DE19829674A1 (de) | Lithografisches Verfahren zur Individualisierung einzelner Chips im Scheibenprozeß | |
DE102017209814B4 (de) | Dualbelichtungsstrukturierung einer Fotomaske zum Drucken eines Kontakts, einer Durchkontaktierung oder einer gekrümmten Gestalt auf einer integrierten Schaltung | |
DE10145151A1 (de) | Fotomaske mit einem Film, der aus einem Halbtonmaterial gebildet ist, Verfahren zur Herstellung einer Fotomaske, und Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE3908068C2 (de) | Verfahren zum Herstellen von Leiterbahnen auf einem Isolierträger | |
DE10149885B4 (de) | Testwafer und Verfahren zu dessen Herstellung | |
DE102004027213A1 (de) | Verfahren zur lithografischen Strukturierung einer Substratoberfläche und ein Zwei-Masken-System | |
DE10345238B4 (de) | Justiermarke zur Ausrichtung eines Halbleiterwafers in einem Belichtungsgerät und deren Verwendung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |