CN1146634A - 监测缺陷用掩模 - Google Patents

监测缺陷用掩模 Download PDF

Info

Publication number
CN1146634A
CN1146634A CN96110406A CN96110406A CN1146634A CN 1146634 A CN1146634 A CN 1146634A CN 96110406 A CN96110406 A CN 96110406A CN 96110406 A CN96110406 A CN 96110406A CN 1146634 A CN1146634 A CN 1146634A
Authority
CN
China
Prior art keywords
pad
mask
unit
defective
monitoring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96110406A
Other languages
English (en)
Other versions
CN1080458C (zh
Inventor
李根镐
金政会
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1146634A publication Critical patent/CN1146634A/zh
Application granted granted Critical
Publication of CN1080458C publication Critical patent/CN1080458C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
    • G03F1/84—Inspecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Abstract

本发明的掩模由所提供的第一焊盘、在与第一焊盘相距给定距离处与第一焊盘相对的第二焊盘、互连第一焊盘和第二焊盘的之字形线、和在石英基片上内连第一焊盘和第二焊盘及线的多个单元图形组成。由于本发明的掩模不仅能用缺陷检查系统分析缺陷发生的数量而且能进行电测量，所以能对缺陷进行定性、定量和分类分析。

Description

监测缺陷用掩模
本发明涉及一种监测缺陷用掩模，它能监测在半导体器件的各步制造工艺期间出现的和由用于半导体器件制造工艺的任何设备所产生的缺陷。
在半导体器件制造工艺中所进行的各项监测中，随着器件集成度变得较高及区域尺寸变得较大，有关缺陷的监测也变得重要起来。由于监测和控制缺陷直接关系到器件的产量，所以其重要性变得更为重要。
监测缺陷的常规方法利用缺陷检查系统监测各种用于半导体器件制造工艺的设备和实际晶片。监测由各种设备所产生的缺陷的方法通过在各制造工艺开始之前周期性地利用光片或用缺陷检查监测设备的方法检查缺陷出现的数量。然而该方法只能定量分析，要得到对设备的周期性维修的依据是很难的，因此不能保持对设备的最佳控制。另外监测在制造半导体器件工艺期间在晶片上发生的缺陷的方法检查每步工艺缺陷发生的数量，以监测在其上形成预定图形的晶片。这种方法可作定量和定性分析，但很难将直接影响器件产量的缺陷分类。
因此，本发明的目的是提供一种监测缺陷的掩模，通过制作一种能准确分析在半导体器件制造工艺期间出现的和由设备所产生的缺陷的掩模，然后用它来监测缺陷，能改善设备的有效控制和器件的产量。
为了实现上述目的，一种监测缺陷的掩模，其特征在于：它包括第一焊盘、在给定距离处与第一焊盘相对的第二焊盘、所形成的使第一焊盘和第二焊盘互连的曲折线、以及石英基片上的连接第一焊盘和第二焊盘的多个单元图形。
为了充分理解本发明的性质和目的，应该参照下面结合附图的详细说明，其中：
图1是根据本发明的监测缺陷用掩模的平面图；
图2是单元图形的详细图。
在各附图中相似的附图标记表示相似的部件。
下面将参照附图详细说明本发明。
图1是根据本发明的监测缺陷用掩模的平面图，图2是单元图形的详细图。
图1是在石英基片1上形成并由划线2分开的第一至第三区域3A、3B和3C。在第一至第三区域3A、3B和3C中的每个的内部设置多个单元图形10。由此通过置于石英基片1上形成其中具有的多个单元图形10的第一至第三区域图形3A、3B和3C来制造根据本发明的监测缺陷用掩模100。
如图2所示，在基片1中具有第一焊盘11，在给定距离处具有与第一焊盘11相对的第二焊盘12，形成曲折线13以连接第一焊盘11和第二焊盘12，由此由相互连接的第一焊盘11、第二焊盘12和之字形线13构成单元图形10。用铬形成单元图形10。
单元图形10的整个形状是水平长度“L1”为450-550μm和垂直长度“L2”为900-1100μm的矩形。在矩形的上部区域形成单元图形10的第一焊盘11和第二焊盘12，使它们包括在水平长度“L1”为450-550μm和垂直长度“L3”为150-250μm的范围内。在矩形的下部区域形成单元图形10的线13使其包括在水平长度“L1”为450-550μm和垂直长度“L4”为750-850μm的范围内。
形成单元图形10中的线13，使其宽度“W”和相邻线13之间的距离“D”的尺寸中的每一个与在器件制造工艺期间将要形成的层的最小特征尺寸相符。
如图1所示，由在石英基片下水平设置的一行30个和在石英基片上垂直设置的一列9个的图形构成有上述结构的单元图形10。因此，由石英基片上的30列和9行图形构成多个单元图形。另外，由设置于多个单元图形10中的9行中的3行组成单元场区。因此在从第一至第3区域3A、3B和3C中的每一个中都存在3行图形。
尽管基本上使可应用于本发明的掩模100的单元图形10中的线13的宽度“W”和相邻线13之间的距离“D”的尺寸中的每一个与将要在器件制造工艺中形成的特征尺寸相符，但使置于每一行的单元图形10中的线13的宽度“W”和相邻线13间的距离“D”尺寸中的每一个不同，以便容易地用一个掩模来监测在许多制造工艺期间出现的缺陷。例如，形成第一行图形使之与一种绝缘膜的最小特性征寸相符，以便监测在将要在器件制造工艺期间形成的给定绝缘膜处出现的缺陷，形成第二行图形使之与种导电层的最小特征尺寸相符，以便监测在将要在器件制造工艺期间形成的给定导电层(例如多晶硅、硅化物、金属等)处出现的缺陷。以及形成第三和第四行图形，使它们与绝缘膜的最小特征尺寸相符，以便监测由在器件制造工艺期间形成的给定绝缘膜所产生的缺陷。
形成第一至第三区3A、3B和3C，使它们包括在水平长度“L5”为14000至17000μm和垂直长度“L6”为85000至105000μm的范围内。
下面将简要解释用本发明的掩模100和监测由形成缺陷的设备产生的缺陷的方法，在半导体器件制造期间制造给定的绝缘膜和导电层的过程。
下面将解释在形成具有给定图形的绝缘膜的光刻和腐蚀工艺期间发生的缺陷，和监测由用于这些工艺的设备产生的缺陷的方法。
在光晶片上形成绝缘膜，在绝缘膜上涂敷光致抗蚀剂。然后用本发明的掩模形成光致抗蚀剂图形。用缺陷检查系统检查缺陷出现的数量，以监测在其上形成光致抗蚀剂图形的光晶片。因此，可获得关于在形成绝缘膜图形的光刻工艺期间和由用于该工艺中的设备出现的数量的数据。用光致抗蚀剂图形作腐蚀掩模，通过腐蚀工艺腐蚀该绝缘膜以形成绝缘膜图形。利用缺陷检查系统，通过监测在其中形成绝缘膜图形的光晶片来分析缺陷出现的数量。因此，可获得有关在实际晶片上形成绝缘膜图形的腐蚀工艺期间和由用于该工艺中的设备产生的缺陷数量的数据。
下面将解释在形成具有给定图形的导电层的光刻和腐蚀工艺期间发生的缺陷和监测在用于这些工艺的设备上发生的缺陷的方法。
在光晶片上形成导电层，在导电层上涂敷光致抗蚀剂。然后用本发明的掩模形成光致抗蚀剂图形。用缺陷检查系统检查缺陷数量，以监测在其上形成光致抗蚀剂图形的光晶片。因此，可获得关于在形成导电层图形的光刻工艺期间和在用于该工艺中的设备上出现的数量的数据。用光致抗蚀剂图形作腐蚀掩模，通过腐蚀工艺腐蚀该导电层以形成导电层图形。利用缺陷检查系统，通过监测在其中形成导电层图形的光晶片来分析缺陷出现的数量。利用电测量测得的电阻值来分析缺陷，从而知道它是否影响器件产量。因此，可获得关于在实际晶片上形成导电层图形的腐蚀工艺期间和由用于该工艺中的设备产生的缺陷数量的数据。
上述原理能分析制造器件的任何工艺中缺陷出现的数量。
如上所述，由于本发明的掩模不仅能通过缺陷检查系统来分析缺陷出现的数量，而且能进行电测量，所以才有可能有对缺陷进行定量、定性和分类的分析。由于本发明不仅易于找到定期维修设备的依据，而且能通过增强设备的管理和正常运行来改善生产率，所以本发明能增加器件的产量。
尽管上面已对优选实施例作了某种程度的说明，但它只是对本发明原理的说明。应该理解到，本发明并不限于这里所公开的描述的优选实施例。因此，在不脱离本发明范围和精神的情况下可有各种变化，它们皆包含在本发明的其它实施例中。

Claims (8)

1.一种监测缺陷的掩模，其特征在于：它包括第一焊盘、在与第一焊盘相距给定距离处与第一焊盘相对的第二焊盘、连接第一焊盘和第二焊盘的曲折线、在石英基片上设置的连接第一焊盘和第二焊盘的多个单元图形。
2.根据权利要求1的监测缺陷的掩模，其特征在于：所说单元图形是由铬形成的。
3.根据权利要求1的监测缺陷的掩模，其特征在于：所说单元图形的整个形状是水平长度为450-550μm和垂直长度为900-1100μm的矩形，其中在矩形的上部区域形成单元图形的第一和第二焊盘，使它们包括在水平长度为450-550μm和垂直长度为150-250μm的范围内，在矩形的下部区域形成单元图形的线，使它们包括在水平长度450-550μm和垂直长度在750-850μm的范围内。
4.根据权利要求1的监测缺陷的掩模，其特征在于：所说多个单元图形由在石英基片上水平排列的30个为一行和在石英基片上垂直排列9个为一列的图形组成，由此由在石英基片上的30列和9行来形成多个单元图形。
5.根据权利要求4的监测缺陷的掩模，其特征在于：由划线将其中排列有所说多个单元图形的所说9行分成每3行为一组，由此在石英基片上形成第一至第三区。
6.根据权利要求5的监测缺陷的掩模，其特征在于：形成所说第一至第三区，使它们包括在水平长度为14000-17000μm和垂直长度85000-105000μm的范围内。
7.根据权利要求1的监测缺陷的掩模，其特征在于：使在单元图形中所说线的宽度和相邻线间的距离的尺寸中的每一个与将要在器件的制造工艺期间形成的层的最小特征尺寸相符。
8.根据权利要求1的监测缺陷的掩模，其特征在于：根据许多排列有所说多个单元图形的行，使在单元图形中所说线的宽度和相邻线间的距离不同。
CN96110406A 1995-06-24 1996-06-24 监测缺陷用掩模 Expired - Fee Related CN1080458C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950017293A KR100199371B1 (ko) 1995-06-24 1995-06-24 디펙트 모니터링용 레티클
KR17293/95 1995-06-24

Publications (2)

Publication Number Publication Date
CN1146634A true CN1146634A (zh) 1997-04-02
CN1080458C CN1080458C (zh) 2002-03-06

Family

ID=19418176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96110406A Expired - Fee Related CN1080458C (zh) 1995-06-24 1996-06-24 监测缺陷用掩模

Country Status (5)

Country Link
US (1) US5840446A (zh)
KR (1) KR100199371B1 (zh)
CN (1) CN1080458C (zh)
DE (1) DE19625136A1 (zh)
GB (1) GB2302614A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100409015C (zh) * 2001-09-28 2008-08-06 Pdf技术公司 在铜大马士革技术中用于估计凹陷和侵蚀效应的测试结构
CN112130415A (zh) * 2003-07-03 2020-12-25 恪纳腾技术公司 使用设计者意图数据检查晶片和掩模版的方法和系统

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020082927A1 (en) * 2000-11-22 2002-06-27 Borenstein Nathaniel S. Intelligent caching routers
DE10127540C1 (de) * 2001-05-31 2003-01-02 Infineon Technologies Ag Maske zur Herstellung einer Halbleitervorrichtung, Verfahren zur Herstellung einer Maske

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5046109A (en) * 1986-03-12 1991-09-03 Nikon Corporation Pattern inspection apparatus
JPH02148180A (ja) * 1988-11-29 1990-06-07 Nippon Seiko Kk パターン検査方法及び装置
JPH053143A (ja) * 1991-04-19 1993-01-08 Hitachi Ltd 位置合せ方法および装置
US5513275A (en) * 1993-01-12 1996-04-30 Board Of Trustees Of The Leland Stanford Junior University Automated direct patterned wafer inspection

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100409015C (zh) * 2001-09-28 2008-08-06 Pdf技术公司 在铜大马士革技术中用于估计凹陷和侵蚀效应的测试结构
CN112130415A (zh) * 2003-07-03 2020-12-25 恪纳腾技术公司 使用设计者意图数据检查晶片和掩模版的方法和系统

Also Published As

Publication number Publication date
KR970003746A (ko) 1997-01-28
US5840446A (en) 1998-11-24
GB9612792D0 (en) 1996-08-21
KR100199371B1 (ko) 1999-06-15
GB2302614A (en) 1997-01-22
DE19625136A1 (de) 1997-01-02
CN1080458C (zh) 2002-03-06

Similar Documents

Publication Publication Date Title
US5051690A (en) Apparatus and method for detecting vertically propagated defects in integrated circuits
US7174521B2 (en) System and method for product yield prediction
US20040049722A1 (en) Failure analysis system, failure analysis method, a computer program product and a manufacturing method for a semiconductor device
US8289508B2 (en) Defect detection recipe definition
CN1127979A (zh) 双图形微处理机封装底图
CN1080458C (zh) 监测缺陷用掩模
JP2002107904A (ja) パターンデータ形成装置、パターンデータ形成方法、電子部品、及びその製造方法
US8598704B2 (en) Semiconductor device
CN1189932C (zh) 检视测试区内导电层间电性瑕疵的方法
US6537713B2 (en) Multilayer alignment keys and alignment method using the same
US6133585A (en) Semiconductor device
CN216288433U (zh) 测试结构以及测试系统
JP3492341B2 (ja) 半導体装置およびその製造方法ならびにレチクル
CN101515074B (zh) 测试液晶面板光学特性的阵列基板电路及其实现方法
JP2003037143A (ja) 不良原因解析システム、不良原因解析方法、不良原因解析プログラム、工業製品の製造方法
CN1267082A (zh) 具有新型识别图案的标线片
KR100192578B1 (ko) 비아 저항 체크 패턴 형성 방법
CN115309007A (zh) 基于光学显微镜光刻线宽测试结构及检验方法
JP2002175974A (ja) 半導体装置
JPS6278818A (ja) 回路パタ−ニング判定方法
KR19990003566A (ko) 반도체 소자 및 그의 제조 방법
KR20030056361A (ko) 반도체 소자의 위치 검출 패턴 형성 방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee