JPH053143A - 位置合せ方法および装置 - Google Patents

位置合せ方法および装置

Info

Publication number
JPH053143A
JPH053143A JP3176492A JP17649291A JPH053143A JP H053143 A JPH053143 A JP H053143A JP 3176492 A JP3176492 A JP 3176492A JP 17649291 A JP17649291 A JP 17649291A JP H053143 A JPH053143 A JP H053143A
Authority
JP
Japan
Prior art keywords
alignment mark
alignment
film
wafer
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3176492A
Other languages
English (en)
Inventor
Fumio Mizuno
文夫 水野
Noboru Moriuchi
昇 森内
Seiichiro Shirai
精一郎 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3176492A priority Critical patent/JPH053143A/ja
Priority to KR1019920005700A priority patent/KR920020616A/ko
Priority to US07/869,174 priority patent/US5405810A/en
Publication of JPH053143A publication Critical patent/JPH053143A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/304—Controlling tubes by information coming from the objects or from the beam, e.g. correction signals
    • H01J37/3045—Object or beam position registration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Electron Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 半導体集積回路装置の露光処理工程における
ウエハとレチクルとの位置合わせ精度を向上させる。 【構成】 露光処理に先立ち、ウエハ１上の合せマーク
４を覆う金属膜５およびレジスト膜６を、レーザビーム
を用いたガスアシストエッチング処理によって除去し、
合せマーク４を露出させる。その後、縮小投影露光部１
１のマーク位置検出部２５から合せマーク４に位置検出
光を照射し、合せマーク４から反射される散乱光等によ
って合せマーク４の位置を検出する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、位置合せ方法および装
置技術に関し、例えば半導体集積回路装置の製造工程で
行われる位置合せ方法およびその位置合せ装置に適用し
て有効な技術に関するものである。
【０００２】
【従来の技術】従来の位置合せ方法を半導体集積回路装
置の製造工程である縮小投影露光工程の際の一般的な位
置合せ方法を例として図２５〜図３０により説明する。
【０００３】縮小投影露光装置のステージ上に載置され
た半導体ウエハ（以下、単にウエハという）の要部断面
を図２５に示す。
【０００４】ステージ５０上に載置されたウエハ５１の
上面には、例えば二酸化ケイ素（ＳｉＯ2 ）からなる凸
状の位置合せマーク（以下、単に合せマークという）５
２が形成されている。
【０００５】合せマーク５２は、ウエハ５１とその上方
に配置されたレチクル５３との相対的な位置を合わせる
際に、ウエハ５１の位置を検知するためのターゲットマ
ークである。
【０００６】合せマーク５２の形状は、凸状の他に凹状
等の場合もある。また、一枚のウエハ５１上に凸状と凹
状の合せマークが形成される場合もある。なお、合せマ
ーク５２の材料は、ＳｉＯ2 の他に、ポリシリコン等、
製造工程に応じて材料の選択が行われるようになってい
る。
【０００７】一方、合せマーク５２は、例えばウエハ５
１上に堆積された配線用の金属膜５４によって覆われて
いる。さらに、金属膜５４上には、フォトレジスト（以
下、単にレジストという）膜５５が堆積されている。
【０００８】ところで、半導体集積回路装置の製造工程
では、十数層に及ぶ半導体集積回路パターン（以下、回
路パターンという）を正確に重ね合わせる必要がある。
回路パターン相互の位置ずれは、製品の信頼性や歩留り
の低下を招くからである。
【０００９】このため、縮小露光装置（図示せず）で
は、ウエハ５１とレチクル５３との相対的な位置を確保
した後、露光処理を施す必要がある。
【００１０】そこで、従来は、露光処理に先立ち、例え
ば次のようにして、ウエハ５１とレチクル５３との相対
的な位置を合わせている。
【００１１】まず、図２６に示すように、合せマーク５
２の領域をレーザビーム５６で走査し、合せマーク５２
の領域から反射される散乱光を検出して、図２７に示す
ような検出波形５７を得る。図２７の検出波形５７のう
ちの二本の針状部５７ａ，５７ａは、合せマーク５２の
両端の段差部から検出された波形部分である。
【００１２】なお、アライメント光として用いられるレ
ーザビーム５６は、合せマーク５２の検出時にレジスト
膜５５を感光させることのないよう、露光光よりも長波
長の、すなわち、低エネルギーのビームを用いるのが一
般的である。
【００１３】例えば露光光に水銀ランプのｉ線（波長３
６５ｎｍ）を用いる場合には、アライメント光にＨｅ−
Ｎｅレーザ（波長６３３ｎｍ）等を用いる。
【００１４】続いて、縮小露光装置では、その検出波形
データを計算機（図示せず）に伝送する。計算機では、
検出波形データの二本の針状部５７ａ，５７ａのデータ
から、合せマーク５２の中心Ｃ（図２７の破線）の座標
を算出し、その座標を合せマーク５２の位置座標とす
る。
【００１５】その後、縮小露光装置では、その合せマー
ク５２の位置座標に基づいて、図２５に示したステージ
５０を微動させ、ウエハ５１とレチクル５３との相対的
な位置を合わせる。
【００１６】このような位置合わせの後、図２８に示す
ように、露光処理を施し、レチクル５３上のパターン５
３ａをレジスト膜５５に転写する。
【００１７】続いて、現像処理を施し、図２９に示すよ
うに、ウエハ５１上にレジストパターン５８を形成す
る。
【００１８】その後、レジストパターン５８をマスクと
して配線用の金属膜５４の露出部分をエッチング除去し
た後、レジストパターン５８を除去し、図３０に示すよ
うに、ウエハ５１上に配線パターン５９を形成する。
【００１９】このような半導体集積回路装置の露光工程
における位置合せ技術については、例えば特開昭６２−
２６２４２７号公報、特開昭６３−１０２３１４号公
報、特開昭６３−１１７４２１号公報、特開平２−２９
８０１７号公報、特開昭６３−６２３１８号公報、特開
昭６３−２７０１３号公報または特開平１−１７１２２
６号公報に記載がある。
【００２０】第一に、特開昭６２−２６２４２７号公
報、特開昭６３−１０２３１４号公報、特開昭６３−１
１７４２１号公報および特開平２−２９８０１７号公報
には、合せマークの位置検出工程に先立ち、合せマーク
を被覆するレジスト膜部分をレーザビームによって気化
・溶融させ除去することにより、後述するレジスト膜に
起因する合せマークの位置検出精度の低下を回避する技
術について説明されている。
【００２１】ただし、これらの従来技術においては、合
せマークを被覆する絶縁膜や金属膜等のような被加工膜
を除去せずに、合せマークの位置検出を行っている。す
なわち、合せマークの位置検出工程の際には、合せマー
クの表面が、絶縁膜や金属膜等のような被加工膜によっ
て覆われている。
【００２２】第二に、特開昭６３−６２３１８号公報に
は、合せマークの位置検出工程に先立ち、合せマークを
覆うレジスト膜部分を露光し、そのレジスト膜部分を現
像液によって除去することにより、レジスト膜に起因す
る合せマークの位置検出精度の低下を回避する技術につ
いて説明されている。
【００２３】ただし、この従来技術においても、合せマ
ークを覆う絶縁膜や金属膜等のような被加工膜を除去せ
ずに、合せマークの位置検出を行っている。すなわち、
この場合も合せマークの位置検出工程の際には、合せマ
ークの表面が、絶縁膜や金属膜等のような被加工膜によ
って覆われている。
【００２４】第三に、特開昭６３−２７０１３号公報に
は、合せマークの位置検出工程に先立ち、被加工膜であ
る絶縁膜のうちの合せマークを覆う絶縁膜部分をエッチ
ング除去することにより、その絶縁膜に起因する合せマ
ークの位置検出精度の低下を回避する技術について説明
されている。
【００２５】ただし、この従来技術においては、合せマ
ークを覆う絶縁膜部分を除去した後、回路パターンを転
写するためのレジスト膜をウエハ上に塗布するので、合
せマークの位置検出工程の際には、合せマークの表面が
レジスト膜によって覆われている。
【００２６】第四に、特開平１−１７１２２６号公報に
は、ウエハ上に堆積された被加工膜である絶縁膜の平坦
処理により、その絶縁膜の上面に形成されていた合せマ
ークによる段差が除去されてしまい、合せマークの位置
検出精度が低下する問題を回避する技術について説明さ
れている。
【００２７】この従来技術においては、次のようにして
いる。まず、平坦処理される絶縁膜上に、レジスト膜を
その上面が平坦となるように塗布する。
【００２８】続いて、そのレジスト膜のうちの合わせマ
ーク領域のレジスト膜部分のみを除去し開口部を形成す
る。
【００２９】その後、ＲＩＥ（Reactive Ion Etching）
等によってそのレジスト膜と、そのレジスト膜の開口部
から露出する絶縁膜とを同一速度でエッチング除去す
る。
【００３０】そして、その絶縁膜の上面を平坦とすると
ともに、開口部から露出する合せマーク領域の絶縁膜部
分を除去し、合せマークを露出させている。
【００３１】ただし、この従来技術においても平坦処理
された絶縁膜の加工に際して、回路パターンを転写する
ためのレジスト膜をウエハ上に塗布することになるの
で、合せマークの位置検出工程の際には、合せマークの
表面がレジスト膜によって覆われる。
【００３２】
【発明が解決しようとする課題】ところで、近年、例え
ば半導体集積回路装置においては、回路パターンが益々
縮小する傾向にある。
【００３３】そして、これに伴い回路パターンの形成位
置に対して非常に高い位置合わせ精度が要求されてい
る。
【００３４】回路パターンの縮小に伴い、僅かな位置ず
れでも素子の電気的特性が劣化し、製品の歩留りや信頼
性が低下するからである。
【００３５】このため、半導体集積回路装置の製造技術
においては、露光処理に際して、如何にしてウエハとレ
チクル等との位置合わせ精度を向上させるかが重要な課
題となっている。
【００３６】ところが、上述の縮小露光工程における一
般的な位置合せ技術においては、合せマークを覆う被加
工膜の非対称性やレジスト膜の塗布むら等により、合せ
マークの位置検出精度が低下し、位置合わせ精度が低下
する問題がある。これを図３１により説明する。
【００３７】図３１は、図２５に示した合せマーク５２
上の金属膜５４およびレジスト膜５５の拡大断面を示し
ている。
【００３８】図３１に示すように、合せマーク５２上の
金属膜５４は、必ずしも合せマーク５２の段差形状を完
全に反映した状態で堆積されるわけではなく、合せマー
ク５２の左右両端で非対称に堆積されている。
【００３９】また、レジスト膜５５は、その上面が必ず
しも平坦となるわけではなく、塗布むら等により凸部５
５ａが形成されている。
【００４０】ところが、このような金属膜５４の非対称
性は、検出された合せマークの中心位置座標と合せマー
クの実際の中心位置座標との間に誤差を生じさせる。ま
た、レジスト膜５５の塗布むら等は、図２７で示した検
出波形５７に歪やノイズを生じさせる。これらにより、
ウエハ５１とレチクル等との相対的な位置合わせ精度が
低下する問題がある。
【００４１】このような合せマーク５２を覆う金属膜５
４等のような被加工膜の非対称性やレジスト膜５５の塗
布むら等に起因する位置合わせ精度の低下は、アライメ
ント光として単一波長の光を用いる場合だけではなく、
レジスト膜５５の塗布むらによる影響を軽減するために
一般に用いられる複数波長の光ビーム（例えば水銀ラン
プのｅ線とｄ線との両波長を混合した光ビーム）や例え
ば帯域幅５０〜１００ｎｍ程度の広帯域の光ビーム、さ
らには白色光等をアライメント光として用いる場合に
も、程度の差はあれ、現れる問題である。
【００４２】また、アライメントに光以外の電子ビーム
やイオンビーム等のようなビームを用いる場合にも同様
の問題が生ずる。
【００４３】ところで、前記第一の従来公報の技術にお
いては、合せマーク上のレジスト膜部分を除去するの
で、レジスト膜に起因する位置合わせ精度の低下を回避
することは可能である。
【００４４】しかし、この従来技術においては、合せマ
ークを覆う絶縁膜や金属膜等のような被加工膜に起因す
る合せマークの位置検出精度の低下を回避できない問題
がある。特に、合せマークを覆う被加工膜が、上述のよ
うに金属膜等のようなアライメント光に不透明な材料の
場合には、非対称性の問題が重要な課題となる。
【００４５】また、この従来技術においては、例えば図
３２に示すように、レジスト膜５５をレーザビーム６０
によって気化・溶融させ除去するので、レジスト膜５５
の下層の金属膜５４にダメージを与え、その露出面を粗
面状としてしまい、かえって検出波形の歪やノイズを増
加させ、検出信号のＳ／Ｎ比を低下させ、合せマーク５
２の位置検出精度を低下させる問題もある。
【００４６】その上、この従来技術においては、レジス
ト膜の気化・溶融の際に、溶融したレジスト材料の微小
塊がウエハ上に飛散し、パターン欠陥等を誘発させる問
題もある。
【００４７】前記第二の従来公報の技術においては、合
せマーク上のレジスト膜部分を除去するので、レジスト
膜に起因する合せマークの位置検出精度の低下を回避す
ることは可能であるが、合せマークを覆う絶縁膜や金属
膜等のような被加工膜に起因する合せマークの位置検出
精度の低下を回避できない問題がある。
【００４８】前記第三、第四の従来公報の技術において
は、合せマークを覆う絶縁膜部分を除去するので、その
絶縁膜部分の非対称性や膜厚むら等に起因する合せマー
クの位置検出精度の低下を回避することは可能である
が、合せマーク上に金属膜等が堆積された場合について
の考慮がなされておらず、金属膜等のような不透明な被
加工膜の非対称性の問題が残る。
【００４９】また、この従来技術においては、合せマー
クの位置検出工程の際に、合せマークの表面がレジスト
膜に覆われているので、レジスト膜の塗布むら等に起因
する合せマークの位置検出精度の低下の問題も生じる。
【００５０】本発明は上記課題に着目してなされたもの
であり、その目的は、基板の位置合わせ精度を向上させ
ることのできる技術を提供することにある。
【００５１】本発明の他の目的は、半導体集積回路装置
の回路パターンの形成位置精度を向上させることによ
り、半導体集積回路装置の歩留りおよび信頼性を向上さ
せることのできる技術を提供することにある。
【００５２】本発明の前記ならびにその他の目的と新規
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。
【００５３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００５４】すなわち、請求項１記載の発明は、基板上
に形成された一または二以上の合せマークのうちの所定
の合せマークの位置座標を検出し、その位置座標に基づ
いて基板の位置合わせを行う際に、前記所定の合せマー
クの位置検出工程に先立って、前記所定の合せマークを
覆う所定の膜部分を除去し、前記所定の合せマークを露
出させる工程を有する位置合せ方法とするものである。
【００５５】また、請求項２記載の発明は、前記所定の
合せマークを覆う所定の膜部分を、エネルギービームを
用いたガスアシストエッチング法によって除去する位置
合せ方法とするものである。
【００５６】
【作用】上記した請求項１記載の発明によれば、合せマ
ークを覆う膜に起因する合せマークの位置検出精度の低
下を防止することができる。
【００５７】すなわち、合せマークの位置検出精度を向
上させることができるので、基板の位置合わせ精度を向
上させることが可能となる。
【００５８】上記した請求項２記載の発明によれば、合
せマークを覆う膜を選択的に除去することができる。
【００５９】すなわち、合せマークの表面にダメージを
与えることなく、それを覆う膜を除去することができ
る。
【００６０】このため、合せマークの位置検出に際して
ノイズの少ない良好な検出信号を合わせマークから得る
ことが可能となる。
【００６１】
【実施例】図１は本発明の一実施例である位置合せ装置
の構成を説明するための説明図、図２はその位置合せ装
置の合せマーク露出手段を説明するための説明図、図３
はその位置合せ装置の位置合せ手段を説明するための説
明図、図４は本実施例の位置合わせの対象である基板の
全体平面図、図５は図４の基板の要部断面図、図６〜図
８は合せマークの平面形状例を示す全体平面図、図９は
合せマークの配置例を示す平面図、図１０〜図１３は合
せマークの例を示す拡大断面図、図１４〜図１６は合せ
マーク露出工程中における基板の要部断面図、図１７は
位置合せ工程中における基板の要部断面図、図１８〜図
２１はそれぞれ図１０〜図１３で示した合せマークの合
せマーク露出工程後の拡大断面図である。
【００６２】まず、本実施例の位置合せ装置を説明する
前に、位置合せ対象である基板を図４〜図１３により説
明する。
【００６３】ただし、図４〜図１３は、後述する合せマ
ーク露出工程の前段階における基板状態を示している。
【００６４】本実施例の位置合せ対象である基板は、例
えば図４に示すウエハ（基板）１である。ウエハ１は、
例えばシリコン（Ｓｉ）単結晶からなり、その一部には
オリエンテーションフラット（以下、オリフラという）
部１ａが形成されている。
【００６５】ウエハ１の主面における複数の矩形状の領
域は、半導体チップ領域２を示している。半導体チップ
領域２は、例えば論理回路やメモリ回路等のような所定
の半導体集積回路装置が形成される領域である。
【００６６】半導体チップ領域２と半導体チップ領域２
との間の領域は、スクライビング領域３を示している。
スクライビング領域３は、ウエハ１から半導体チップ領
域２を切り出す際の切断領域である。
【００６７】スクライビング領域３には、図５に示すよ
うに、例えば断面凸状の合せマーク４が形成されてい
る。なお、図５は、ウエハ１上の複数箇所に合せマーク
４が形成されている場合を示している。
【００６８】合せマーク４は、例えばウエハ１上に堆積
された被加工膜である配線用の金属膜（所定の膜）５
と、金属膜５上に堆積されたレジスト膜（所定の膜）６
とによって被覆されている。なお、配線用の金属膜５
は、例えばアルミニウム（Ａｌ）またはＡｌ合金からな
る。
【００６９】本実施例において、合せマーク４は、例え
ばＳｉＯ2 からなり、その平面形状は、例えば矩形状で
ある。この場合の合せマーク４の平面寸法は、例えば４
×４μｍ程度である。
【００７０】ただし、合せマーク４の平面形状は、矩形
状に限定されるものではなく種々変更可能であり、例え
ば図６に示すように、十字状でも良いし、図７に示すよ
うに、Ｌ字状でも良いし、図８に示すように、長方形状
でも良い。
【００７１】また、合せマーク４は、一つの合せマーク
領域に一つだけ配置されていても良いし、図９に示すよ
うに、一つの合せマーク領域に複数の合せマークが配置
されていても良い。この場合の合せマークの平面寸法
は、例えば４×４μｍ程度であり、隣接する合せマーク
４，４間の距離は、例えば８μｍ程度である。
【００７２】また、合せマーク４の断面形状は、凸状に
限定されるものではなく、例えば凹状でも良い。そし
て、合せマークの材料も製造工程に応じて種々変更可能
である。その例を図１０〜図１３に示す。なお、ここで
は合せマーク４の断面形状が凹状の場合の例を図示す
る。
【００７３】図１０は、金属膜５ａ上の絶縁膜７ａに穿
孔された孔８ａによって断面凹状の合せマーク４が形成
されている場合を示している。なお、絶縁膜７ａは、例
えばＳｉＯ2 からなる。
【００７４】この場合の合せマーク４は、絶縁膜７ａの
上層の被加工膜である金属膜（所定の膜）５ｂによって
被覆されている。すなわち、合せマーク４は、アライメ
ント光に対して不透明な膜によって覆われている。金属
膜５ｂの上面には、レジスト膜６が塗布されている。
【００７５】図１１は、絶縁膜７ｂ上の金属膜５ｃに穿
孔された孔８ｂによって断面凹状の合せマーク４が形成
されている場合を示している。
【００７６】この場合の合せマーク４は、金属膜５ｃの
上層の被加工膜である絶縁膜（所定の膜）７ｃによって
被覆されている。絶縁膜７ｃの上面には、レジスト膜６
が塗布されている。なお、絶縁膜７ｂ，７ｃも、例えば
ＳｉＯ2 からなる。
【００７７】図１２は、ウエハ１上の絶縁膜７ｄに穿孔
された孔８ｃによって断面凹状の合せマーク４が形成さ
れている場合を示している。
【００７８】この場合の合せマーク４は、絶縁膜７ｄの
上層の被加工膜である導体膜（所定の膜）９ａによって
被覆されている。導体膜９ａは、例えばドープトポリシ
リコンからなる。すなわち、合せマーク４は、アライメ
ント光に対して不透明な膜によって覆われている。導体
膜９ａの上面には、レジスト膜６が塗布されている。
【００７９】なお、絶縁膜７ｄは、例えばＳｉＯ2 から
なる。
【００８０】図１３は、ウエハ１に穿孔された孔８ｄに
よって断面凹状の合せマーク４が形成されている場合を
示している。
【００８１】この場合の合せマーク４は、ウエハ１の表
面に形成された絶縁膜（所定の膜）７ｅおよび絶縁膜７
ｅ上に形成された被加工膜である導体膜（所定の膜）９
ｂによって被覆されている。導体膜９ｂも、例えばドー
プトポリシリコンからなり、その上面には、レジスト膜
６が塗布されている。なお、絶縁膜７ｅは、例えばＳｉ
Ｏ2 からなる。
【００８２】次に、本実施例の位置合せ装置を図１〜図
５により説明する。
【００８３】図１に示す本実施例の位置合せ装置Ａは、
ローダＬと、プレアライメント部ＰＡと、合せマーク露
出部（合せマーク露出手段）１０と、縮小投影露光部
（位置合せ手段）１１と、レチクル保管庫１２と、レチ
クル搬送系１３と、アンローダＵＬと、主制御部１４
と、ウエハ搬送系１５ａ〜１５ｅとを有している。
【００８４】なお、主制御部１４と、各構成部、すなわ
ち、ローダＬ、プレアライメント部ＰＡ、合せマーク露
出部１０、縮小投影露光部１１、アンローダＵＬ、レチ
クル保管庫１２、レチクル搬送系１３およびウエハ搬送
系１５ａ〜１５ｅとは、制御信号線１６によって電気的
に接続されている。
【００８５】ローダＬは、ウエハ１を位置合せ装置Ａ内
に搬入する機構部である。ローダＬには、ウエハカセッ
ト（図示せず）が装填されるようになっている。
【００８６】ウエハカセットには、一つの作業ロット分
の複数枚のウエハ１が収容されている。ウエハカセット
の一部には、そのロット名が、例えばバーコード等によ
って表示されている。そして、そのロット名は、ローダ
Ｌ内のバーコードリーダ（図示せず）により読み取ら
れ、電気信号に変換されて主制御部１４に転送されるよ
うになっている。
【００８７】主制御部１４は、そのロット名に対応する
作業指示内容の記載されたファイルを主制御部１４の記
憶部（図示せず）から引き出し、その作業指示に基づい
て以降のウエハ処理を自動的に進めるようになってい
る。
【００８８】なお、ウエハカセット内のウエハ１は、一
枚毎にウエハ搬送系１５ｂに送られ、処理が進められる
ようになっている。
【００８９】プリアライメント部ＰＡは、ウエハ１上の
合せマーク４の粗い精度での位置出しを行う機構部であ
る。プリアライメント部ＰＡにおいては、例えばウエハ
１のオリフラ部１ａを基準として位置の設定が行われ
る。
【００９０】合せマーク露出部１０は、ウエハ１上の金
属膜５およびレジスト膜６のうちの合せマーク４を覆う
膜部分を除去するための機構部である。
【００９１】本実施例の合せマーク露出部１０は、後述
するように、エネルギービームを用いたガスアシストエ
ッチング処理によって合せマーク４を覆う膜部分を除去
する機構を有している。
【００９２】本実施例の合せマーク露出部１０を図２に
示す。合せマーク露出部１０の処理室１７は、処理に際
して真空状態に設定されるようになっている。
【００９３】処理室１７内に設置されたステージ１８
は、例えばＸＹの二次元方向に移動可能となっている。
【００９４】ステージ１８には、例えばヒータ等のよう
な加熱手段１８ａが内設されている。これは、合せマー
ク露出処理時にウエハ１を加熱することによってエッチ
ング反応を促進させ、その処理時間を短縮させるためで
ある。
【００９５】ステージ１８上には、ウエハ１が、静電チ
ャック方式等により固定された状態で載置されるように
なっている。電源１８ｂは、吸着電源を示している。
【００９６】ステージ１８の上方には、ビーム照射手段
１９が設置されている。ビーム照射手段１９は、後述す
る合せマーク露出処理に際し、エッチングガスを励起さ
せ、ラジカルな状態にするためのエネルギービームをウ
エハ１に照射するための手段である。
【００９７】本実施例のビーム照射手段１９は、エネル
ギービームとして、例えばレーザビーム２０を放射でき
る構造になっている。ただし、エネルギービームは、レ
ーザビームに限定されるものではなく種々変更可能であ
り、例えば電子ビームやイオンビームでも良い。
【００９８】また、本実施例においては、ビーム照射手
段１９が複数設けられている。これは、ウエハ１上の異
なる位置の合せマーク４に対して同時にレーザビーム２
０を照射可能とすることにより、その異なる位置の合せ
マーク４を覆う膜を同時に除去可能とし、その処理時間
を短縮させるためである。
【００９９】また、ビーム照射手段１９は、ＸＹＺの三
次元方向に移動可能な構造となっている。これは、ウエ
ハ１上のどの合せマーク４の位置に対してもレーザビー
ム２０を照射可能とするためである。
【０１００】また、合せマーク露出部１０は、ビーム照
射位置に対してエッチングガスを供給するためのガスノ
ズル（ガス供給手段）２１を有している。
【０１０１】本実施例においては、ガスノズル２１が複
数設けられている。これは、ウエハ１上の異なる位置の
合せマーク４を覆う膜を同時に除去可能とすることによ
って、その処理時間を短縮させるためである。
【０１０２】また、ガスノズル２１は、ＸＹＺの三次元
方向に移動可能な構造となっている。これは、ウエハ１
上のどの合せマーク４の位置に対してもエッチングガス
を供給可能とするためである。
【０１０３】さらに、ガスノズル２１は、バルブ（切り
換え機構）２１ａの調整によって複数種類の異なるエッ
チングガスを切り換えて供給できる構造になっている。
【０１０４】ただし、複数種類の異なるエッチングガス
を供給する方法として、ガスノズル２１を複数設け、各
々のガスノズル２１からそのガスノズル２１に決められ
た種類のエッチングガスを供給するようにしても良い。
【０１０５】また、処理室１７には、合せマーク４を覆
う膜のエッチング終点を検出するために、例えば質量分
析計等のようなエッチング終点判定モニタ（図示せず）
が設置されている。
【０１０６】なお、合せマーク露出部１０の制御、例え
ばステージ１８の駆動制御、加熱手段１８ａの温度制
御、ビーム照射手段１９の駆動制御、レーザビーム２０
に関する制御およびエッチングガスに関する制御等は、
全て図１に示した主制御部１４によって自動的に制御さ
れるようになっている。
【０１０７】図１の位置合せ装置Ａの縮小投影露光部１
１は、後述するレチクルに形成されたパターンをウエハ
１上のレジスト膜６に転写する機構部であり、例えば株
式会社ニコンのＮＳＲ１７５５ｉ８Ａ（開口数ＮＡ＝0.
５〜0.５４程度）がベースとされている。
【０１０８】本実施例の縮小投影露光部１１の要部を図
３に示す。ステージ（位置合せ部）２２は、ＸＹの二次
元方向に移動可能な構造となっている。
【０１０９】ステージ２２上には、合せマーク露出処理
の終了したウエハ１が載置されるようになっている。す
なわち、本実施例においては、ステージ２２に、合せマ
ーク４（図５参照）の露出したウエハ１が載置されるよ
うになっている。
【０１１０】ステージ２２の上方には、縮小レンズ２３
が配置されている。縮小レンズ２３は、主としてその上
方に配置されたレチクル２４上のパターン２４ａの像を
ウエハ１上のレジスト膜６（図５参照）に結像させるた
めのレンズである。
【０１１１】レチクル２４は、縮小投影露光処理時に、
主制御部１４からの指示に基づいてレチクル保管庫１２
から取り出され、露光可能な状態で縮小投影露光部１１
に設置されるようになっている。
【０１１２】図３のレチクル２４の左斜め上方には、ウ
エハ１上の合せマーク４（図５参照）の位置を検出する
ためのマーク位置検出部２５が設置されている。
【０１１３】マーク位置検出部２５は、レチクル２４上
の開口パターン部２４ｂを介してウエハ１の合せマーク
４にアライメント光を照射し、アライメント光によって
合せマーク４から反射された散乱光を検出し、さらに、
その検出データを電気信号に変換して主制御部１４に転
送するようになっている。
【０１１４】そして、主制御部１４は、その転送された
検出データに基づいて、合せマーク４の中心の位置座標
を算出し、それを記憶部の所定のファイルに記憶すると
ともに、その中心の位置座標のデータに基づいて、ステ
ージ２２を駆動させてウエハ１とレチクル２４との相対
的な位置を合わせるようになっている。
【０１１５】本実施例においては、そのアライメント光
として、例えばＨｅ−Ｎｅレーザ（波長６３３ｎｍ）等
のような単一波長の光が採用されている。ただし、アラ
イメント光は、Ｈｅ−Ｎｅレーザ等のような単一波長の
光に限定されるものではなく種々変更可能である。
【０１１６】例えばアライメント光として、水銀ランプ
のｅ線（波長５４６ｎｍ）とｄ線（波長５７８ｎｍ）と
の両波長の混合した光を用いても良い。
【０１１７】また、アライメント光として、例えば５０
〜１００ｎｍ程度の広帯域の光を用いても良い。
【０１１８】さらに、アライメントに際して、単一波長
の光と、ｅ線＋ｄ線の光または広帯域の光とを合せマー
ク４の状況に応じて使い分けられるようにしても良い。
【０１１９】なお、アライメント光としてｅ線＋ｄ線の
光や広帯域の光を用いる技術については、例えば特開平
２−１９２１１３号公報に詳細に説明されているので、
ここでは、その説明を省略する。
【０１２０】図示はしないが、レチクル２４の上方に
は、露光のための光源が配置されている。露光光源に
は、例えば水銀ランプが用いられており、露光光には、
例えばｉ線（波長３６５ｎｍ）が用いられている。
【０１２１】図１の位置合せ装置ＡのアンローダＵＬ
は、縮小投影露光処理の終了したウエハ１を位置合せ装
置Ａの外部に搬出するための機構部である。
【０１２２】ウエハ搬送系１５ａ〜１５ｅは、ウエハ１
を搬送する機構部であり、ウエハ１上のレジスト膜６
（図５参照）の酸化に起因する転写パターンの寸法変動
を防止する観点から真空または不活性ガス雰囲気の状態
に設定されている。
【０１２３】レチクル搬送系１３は、レチクル保管庫１
２内に収容されたレチクル２４を縮小投影露光部１１に
搬送するための機構部である。
【０１２４】次に、本実施例の位置合せ方法を図１〜図
２１により説明する。
【０１２５】まず、図４および図５に示したウエハ１が
複数枚収容されたウエハカセット（図示せず）を、図１
のローダＬに装填する。
【０１２６】ローダＬにおいては、図示しないバーコー
ドリーダによってウエハカセットのロット名を読み取
り、そのデータを主制御部１４に転送する。
【０１２７】主制御部１４は、そのロット名に対応する
作業指示に基づいて、ウエハ１を一枚毎にウエハ搬送系
１５ｂを介してプリアライメント部ＰＡに搬送し、以降
の処理を自動的に進める。
【０１２８】プリアライメント部ＰＡにおいては、ウエ
ハ１のオリフラ部１ａを基準としてウエハ１の位置設定
を行い、合せマーク４の粗い精度での位置出しを行い、
その位置データを主制御部１４に転送する。主制御部１
４は、その位置データを記憶部に記憶する。
【０１２９】続いて、プリアライメント工程の終了した
ウエハ１を、ウエハ搬送系１５ｃを介して合せマーク露
出部１０に搬送する。
【０１３０】合せマーク露出部１０においては、ウエハ
１上の合せマーク４を覆う金属膜５およびレジスト膜６
を除去する。
【０１３１】本実施例においては、例えば次のようにし
て合せマーク４を覆う金属膜５およびレジスト膜６を除
去する。
【０１３２】まず、図１４に示すように、ウエハ１を合
せマーク露出部１０（図２参照）のステージ１８上に載
置する。
【０１３３】続いて、主制御部１４は、ステージ１８の
加熱手段１８ａを所定温度に昇温させてウエハ１を加熱
する。これにより、合せマーク４を覆う膜のエッチング
除去時に、エッチング反応を促進させ、その処理時間を
短縮することができる。
【０１３４】その後、図１５に示すように、ウエハ１の
合せマーク４の位置にレーザビーム２０を照射するとと
もに、図１５の合せマーク４の斜め上方に配置されたガ
スノズル２１からレーザビーム２０の照射位置にオゾン
ガス等のようなエッチングガスを吹き付ける。
【０１３５】これにより、合せマーク４の上方の所定領
域のレジスト膜６部分を選択的にエッチング除去する。
【０１３６】また、本実施例においては、例えば複数箇
所に同時にレーザビーム２０を照射することにより、異
なる位置の合せマーク４を覆うレジスト膜６部分を同時
にエッチング除去する。これにより、その処理時間を短
縮することができる。
【０１３７】なお、レーザビーム２０の照射位置の設定
は、上記プリアライメント工程で位置出しされた合せマ
ーク４の位置データに基づいて、主制御部１４が自動的
に制御する。
【０１３８】また、エッチング終点は、例えば処理室１
７（図２参照）内の質量分析計（図示せず）等によりモ
ニタされたＣＯ2 やＨ2 Ｏ等の量に基づいて主制御部１
４が自動的に判定する。
【０１３９】続いて、図１６に示すように、合せマーク
４の上方のレジスト膜６部分をエッチング除去した後、
エッチングガスを、例えば塩素ガスに切り換える。これ
により、合わせマーク４を覆う配線用の金属膜５部分を
エッチング除去する。
【０１４０】この際も金属膜５を選択的にエッチング除
去できるので、この処理によって合せマーク４がダメー
ジを受けることもないし、また、損なわれることもな
い。
【０１４１】すなわち、合せマーク４の表面のダメージ
に起因する位置検出信号のＳ／Ｎ比の低下を防止するこ
とができる。
【０１４２】なお、この際のエッチング終点は、例えば
処理室１７（図２参照）内の質量分析計（図示せず）等
によりモニタされたＡｌＣｌ3 等の量に基づいて主制御
部１４が自動的に判定する。
【０１４３】次いで、合せマーク露出処理の終了したウ
エハ１を、ウエハ搬送系１５ｄを介して縮小投影露光部
１１に搬送する。
【０１４４】縮小投影露光部１１においては、ウエハ１
とレチクル２４との相対的な位置合わせを行った後、露
光処理を行う。
【０１４５】本実施例においては、合せマーク４の位置
検出方式として、例えばエンハンスト・グローバル・ア
ライメント方式（例えば特開昭６１−４４４２９号公報
または特開昭６２−８４５１６号公報参照）を採用して
いる。
【０１４６】エンハンスト・グローバル・アライメント
方式は、ウエハ１上の複数箇所の合せマーク４の位置を
予め検出し、その検出された複数箇所の合せマーク４の
位置情報から統計的計算によって、ウエハ１とレチクル
２４との合せ位置を導き出す方式である。
【０１４７】また、本実施例においては、個々の合せマ
ーク領域の合せマーク４の位置検出に際して、例えば次
のようにする。まず、図１７に示すように、ウエハ１を
縮小投影露光部１１のステージ２２上に載置する。
【０１４８】続いて、マーク位置検出部２５は、レチク
ル２４上の開口パターン部２４ｂおよび縮小レンズ２３
を介してウエハ１の合せマーク４にアライメント光を照
射する。
【０１４９】本実施例においては、アライメント光とし
て、例えばＨｅ−Ｎｅレーザを使用するが、上記したよ
うにこれに限定されるものではなく種々変更可能であ
り、例えばｅ線＋ｄ線の光や広帯域の光を使用しても良
い。
【０１５０】さらに、アライメントに際して、単一波長
の光と、ｅ線＋ｄ線の光または広帯域の光とを、合せマ
ーク４の状況に応じて使い分けるようにしても良い。
【０１５１】マーク位置検出部２５は、照射されたアラ
イメント光によって合せマーク４から反射された散乱光
を検出し、その検出データを電気信号に変換して主制御
部１４に転送する。
【０１５２】なお、アライメント光がｅ線＋ｄ線の波長
を混合した光の場合や広帯域の光の場合は、合せマーク
４の表面から反射される光を画像として検出する、いわ
ゆる明視野検出方式が採用される。
【０１５３】ところで、本実施例においては、合せマー
ク４の位置検出に際して、合せマーク４が露出している
ので、アライメント光を合せマーク４に直接照射するこ
とができる。
【０１５４】このため、合せマーク４を覆う不透明な金
属膜５（図５参照）の非対称性等に起因して合せマーク
４の中心位置の検出座標と、合せマーク４の実際の中心
位置座標との間に誤差が生じる問題を回避することがで
きる。この結果、合せマーク検出工程の際に算出された
合せマーク４の中心位置座標値の信頼性を向上させるこ
とができる。
【０１５５】また、レジスト膜６の塗布むら等に起因す
る合せマーク４の検出信号の劣化を防止することができ
る。
【０１５６】すなわち、本実施例においては、合せマー
ク４を覆う膜に起因する合せマーク４の位置検出精度の
低下を防止でき、合せマーク４の位置検出精度を向上さ
せることが可能となる。
【０１５７】図１８は、上記した図１０の合せマーク４
の場合の合せマーク検出工程時における状態を示した図
である。
【０１５８】この場合も合せマーク４の位置検出に際し
て、合せマーク４が、レジスト膜６および不透明な金属
膜５ｂから露出している。
【０１５９】したがって、この場合は、金属膜５ｂに起
因して合せマーク４の中心位置の検出座標と合せマーク
４の実際の中心位置座標との間に誤差が生じる問題やレ
ジスト膜６に起因して合せマーク４の検出信号が劣化す
る問題等を回避することができ、合せマーク４の位置検
出精度を向上させることが可能となる。
【０１６０】また、図１９は、上記した図１１の合せマ
ーク４の場合の合せマーク検出工程時における状態を示
した図である。
【０１６１】この場合は、合せマーク４が、レジスト膜
６および絶縁膜７ｃから露出している。
【０１６２】したがって、この場合は、合せマーク４を
覆う絶縁膜７ｃ部分の非対称性に起因して合せマーク４
の中心位置の検出座標と合せマーク４の実際の中心位置
座標との間に誤差が生じる問題やレジスト膜６や絶縁膜
７ｃに起因して合せマーク４の検出信号が劣化する問題
等を回避することができ、合せマーク４の位置検出精度
を向上させることができる。
【０１６３】図２０は、上記した図１２の合せマーク４
の場合の合せマーク検出工程時における状態を示した図
である。
【０１６４】この場合は、合せマーク４が、レジスト膜
６および不透明な導体膜９ａから露出している。
【０１６５】したがって、この場合は、導体膜９ａに起
因して合せマーク４の中心位置の検出座標と合せマーク
４の実際の中心位置座標との間に誤差が生じる問題やレ
ジスト膜６に起因して合せマーク４の検出信号が劣化す
る問題等を回避することができ、合せマーク４の位置検
出精度を向上させることが可能となる。
【０１６６】図２１は、上記した図１３の合せマーク４
の場合の合せマーク検出工程時における状態を示した図
である。
【０１６７】この場合は、合せマーク４が、レジスト膜
６、絶縁膜７ｅおよび不透明な導体膜９ｂから露出して
いる。
【０１６８】したがって、この場合は、導体膜９ｂに起
因して合せマーク４の中心位置の検出座標と合せマーク
４の実際の中心位置座標との間に誤差が生じる問題やレ
ジスト膜６または絶縁膜７ｅに起因して合せマーク４の
検出信号が劣化する問題等を回避することができ、合せ
マーク４の位置検出精度を向上させることが可能とな
る。
【０１６９】主制御部１４は、合せマーク検出工程に際
して検出された高精度の位置検出データに基づいて、合
せマーク４の中心の位置座標を算出し、その算出された
位置座標のデータに基づいてステージ２１を駆動させて
ウエハ１とレチクル２４との相対的な位置合わせを行
う。
【０１７０】したがって、ウエハ１とレチクル２４との
相対的な位置合わせ精度を従来よりも向上させることが
可能となる。
【０１７１】次いで、縮小投影露光部１１においては、
通常の縮小投影露光処理を行い、レチクル２４上のパタ
ーン２４ａをウエハ１上のレジスト膜６に転写する。
【０１７２】その後、ウエハ１を、ウエハ搬送系１５ｅ
を介してアンローダ１３に搬送し、位置合せ装置Ａから
取り出す。
【０１７３】以上、本実施例によれば、以下の効果を得
ることが可能となる。
【０１７４】(1).ウエハ１上の合せマーク４の位置検出
工程に先立って、合せマーク４を覆う金属膜５およびレ
ジスト膜６部分を除去し、合せマーク４を露出させるこ
とにより、金属膜５およびレジスト膜６に起因する合せ
マーク４の位置検出精度の低下を防止することができ
る。
【０１７５】すなわち、合せマーク４の位置検出精度を
向上させることができるので、ウエハ１とレチクル２４
との相対的な位置合わせ精度を従来よりも向上させるこ
とが可能となる。
【０１７６】(2).合せマーク４を覆う金属膜５およびレ
ジスト膜６をレーザビーム２０を用いたガスアシストエ
ッチング法によって除去することにより、合せマーク４
を覆う金属膜５およびレジスト膜６を選択的に除去する
ことができる。
【０１７７】すなわち、合せマーク４の表面にダメージ
を与えることなく、それを覆う金属膜５およびレジスト
膜６を除去することができるので、合せマーク４の位置
検出工程時に、ノイズの少ない良好な検出信号を得るこ
とができる。
【０１７８】したがって、合せマーク４の位置検出精度
を向上させることができ、ウエハ１とレチクル２４との
相対的な位置合わせ精度を向上させることが可能とな
る。
【０１７９】(3).上記(1) ，(2) により、回路パターン
の形成位置精度を向上させることができるので、半導体
集積回路装置の歩留りおよび信頼性を向上させることが
可能となる。
【０１８０】(4).合せマーク４を覆う金属膜５およびレ
ジスト膜６をエッチング除去する際、ウエハ１を所定温
度に加熱することにより、エッチング反応を促進させ、
その処理時間を短縮することが可能となる。
【０１８１】(5).合せマーク４を覆う金属膜５およびレ
ジスト膜６をエッチング除去するための機構部であるビ
ーム照射手段１９およびガスノズル２１を複数設け、異
なる位置の合せマーク４，４を覆う金属膜５およびレジ
スト膜６を同時にエッチング除去することにより、その
処理時間を短縮することが可能となる。
【０１８２】(6).合せマーク露出工程から位置合せ工程
に到るプロセスを一貫して行うことにより、そのプロセ
スの作業効率を向上させることが可能となる。
【０１８３】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【０１８４】例えば前記実施例においては、合せマーク
露出工程から位置合せ工程に到るプロセスを一貫して行
うようにしたが、これに限定されるものではなく、例え
ば合せマーク露出部のみを独立させて処理を行うように
しても良い。
【０１８５】また、前記実施例においては、露光処理に
先立ち、一枚のウエハ全体で、合せマーク露出処理、合
せマーク検出処理および露光処理の一連の処理を順に行
った場合について説明したが、これに限定されるもので
はなく、例えば一枚のウエハを所定領域に分割し、その
分割領域内で合せマーク露出、合せマーク検出および露
光処理を行い、一枚のウエハ内で合せマーク露出、合せ
マーク検出および露光処理の一連の処理工程を繰り返し
行うようにしても良い。
【０１８６】また、一枚のウエハを処理する時に、所定
箇所で合せマーク露出処理を行っている最中に、それと
合わせて、他の箇所で合せマーク検出処理や露光処理等
を並列して行うようにすることも可能である。
【０１８７】また、前記実施例においては、合せマーク
を覆う膜の除去方法として、エネルギービームを使用し
たガスアシストエッチング法を用いた場合について説明
したが、これに限定されるものではなく、例えばウエッ
トエッチング法を用いても良い。
【０１８８】この場合、まず、図２２に示すように、合
せマーク４の位置に所定微小径に設定された光ビーム２
６を照射し、その位置のレジスト膜６部分をスポット露
光する。
【０１８９】続いて、ウエハ１に対して現像処理を施
し、図２３に示すように、レジスト膜６の露光部分を除
去する。
【０１９０】その後、ウエハ１上に残されたレジスト膜
６をマスクとして、例えば熱リン酸液等により、レジス
ト膜６から露出する金属膜５部分をエッチング除去し、
図２４に示すように、合せマーク４を露出させる。
【０１９１】さらに、前記実施例においては、レジスト
膜および被加工膜の除去にガスアシストエッチングを用
いる場合について説明したが、これに限定されるもので
はなく、例えばレジスト膜の除去あるいは被加工膜の除
去のみにガスアシストエッチングを用いることも可能で
ある。
【０１９２】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
集積回路装置の製造工程の露光工程における位置合せ技
術に適用した場合について説明したが、これに限定され
ず種々適用可能である。
【０１９３】例えば同一露光工程でもマスクやレチクル
を用いない直接描画法にも本発明を適用することが可能
である。
【０１９４】また、例えばウエハ上の異物を検査する際
やパターン欠陥を検査する際等のような検査時における
位置合せ方法にも本発明を適用することが可能である。
【０１９５】また、例えばマスク（基板）、プリント配
線基板（基板）またはパッケージ基板（基板）等のよう
な他の基板上に所定パターンを形成する際の位置合せ技
術等にも本発明を適用することが可能である。
【０１９６】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【０１９７】(1).すなわち、請求項１記載の発明によれ
ば、合せマークを覆う所定の膜に起因する合せマークの
位置検出精度の低下を防止することができる。
【０１９８】すなわち、合せマークの位置検出精度を向
上させることができるので、基板の位置合わせ精度を向
上させることが可能となる。
【０１９９】したがって、本発明を、例えば半導体集積
回路装置の露光工程における位置合せ方法に適用するこ
とにより、回路パターンの形成位置精度を向上させるこ
とができるので、半導体集積回路装置の歩留りおよび信
頼性を向上させることが可能となる。
【０２００】(2).請求項２記載の発明によれば、合せマ
ークを覆う膜を選択的に除去することができる。
【０２０１】すなわち、合せマークの表面にダメージを
与えることなく、合せマークを覆う膜を除去することが
できる。
【０２０２】このため、合せマークの位置検出に際して
ノイズの少ない良好な検出信号を合せマークから得るこ
とが可能となる。
【０２０３】したがって、合せマークの位置検出精度を
向上させることができ、基板の位置合わせ精度を向上さ
せることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例である位置合せ装置の構成を
説明する説明図である。
【図２】その位置合せ装置の合せマーク露出手段を説明
するための説明図である。
【図３】その位置合せ装置の位置合せ手段を説明するた
めの説明図である。
【図４】本実施例の位置合せ対象である基板の全体平面
図である。
【図５】図４の基板の要部断面図である。
【図６】本発明の他の実施例である合せマークの全体平
面図である。
【図７】本発明の他の実施例である合せマークの全体平
面図である。
【図８】本発明の他の実施例である合せマークの全体平
面図である。
【図９】本発明の他の実施例である合せマークの配置例
を示す平面図である。
【図１０】本発明の他の実施例である合せマークの拡大
断面図である。
【図１１】本発明の他の実施例である合せマークの拡大
断面図である。
【図１２】本発明の他の実施例である合せマークの拡大
断面図である。
【図１３】本発明の他の実施例である合せマークの拡大
断面図である。
【図１４】合せマーク露出工程中における基板の要部断
面図である。
【図１５】図１４に続く合せマーク露出工程中における
基板の要部断面図である。
【図１６】図１５に続く合せマーク露出工程中における
基板の要部断面図である。
【図１７】位置合せ工程中における基板の要部断面図で
ある。
【図１８】図１０で示した合せマークの合せマーク露出
工程後の拡大断面図である。
【図１９】図１１で示した合せマークの合せマーク露出
工程後の拡大断面図である。
【図２０】図１２で示した合せマークの合せマーク露出
工程後の拡大断面図である。
【図２１】図１３で示した合せマークの合せマーク露出
工程後の拡大断面図である。
【図２２】本発明の他の実施例である位置合せ方法の合
せマーク露出工程中における基板の要部断面図である。
【図２３】図２２に続く合せマーク露出工程中における
基板の要部断面図である。
【図２４】図２３に続く合せマーク露出工程中における
基板の要部断面図である。
【図２５】従来の合せマークを示すウエハの部分断面図
である。
【図２６】従来の合せマークの位置検出工程中における
ウエハの部分断面図である。
【図２７】従来の合せマークの検出波形を示すグラフ図
である。
【図２８】従来の露光工程中におけるウエハの部分断面
図である。
【図２９】従来の現像処理後のウエハの部分断面図であ
る。
【図３０】従来のレジストパターンをマスクとしたパタ
ーン形成後のウエハの部分断面図である。
【図３１】図１３の従来のウエハの部分拡大断面図であ
る。
【図３２】合せマーク上のレジスト膜を除去する従来の
方法を説明するためのウエハの部分断面図である。
【符号の説明】
１ ウエハ（基板） １ａ オリエンテーションフラット部 ２ 半導体チップ領域 ３ スクライビング領域 ４ 合せマーク ５ 金属膜（所定の膜） ５ａ 金属膜 ５ｂ 金属膜（所定の膜） ５ｃ 金属膜 ６ レジスト膜（所定の膜） ７ａ 絶縁膜 ７ｂ 絶縁膜 ７ｃ 絶縁膜（所定の膜） ７ｄ 絶縁膜 ７ｅ 絶縁膜（所定の膜） ８ａ 孔 ８ｂ 孔 ８ｃ 孔 ８ｄ 孔 ９ａ 導体膜（所定の膜） ９ｂ 導体膜（所定の膜） １０ 合せマーク露出部（合せマーク露出手段） １１ 縮小投影露光部（位置合せ手段） １２ レチクル保管庫 １３ レチクル搬送系 １４ 主制御部 １５ａ ウエハ搬送系 １５ｂ ウエハ搬送系 １５ｃ ウエハ搬送系 １５ｄ ウエハ搬送系 １５ｅ ウエハ搬送系 １６ 制御信号線 １７ 処理室 １８ ステージ １８ａ 加熱手段 １８ｂ 電源 １９ ビーム照射手段 ２０ レーザビーム（エネルギービーム） ２１ ガスノズル（ガス供給手段） ２１ａ バルブ（切り換え機構） ２２ ステージ（位置合せ部） ２３ 縮小レンズ ２４ レチクル ２４ａ パターン ２４ｂ 開口パターン部 ２５ マーク位置検出部 ２６ 光ビーム Ａ 位置合せ装置 Ｌ ローダ ＰＡ プリアライメント部 ＵＬ アンローダ ５０ ステージ ５１ ウエハ ５２ 位置合せマーク ５３ レチクル ５３ａ パターン ５４ 金属膜 ５５ フォトレジスト膜 ５５ａ 凸部 ５６ レーザビーム ５７ 検出波形 ５７ａ 針状部 ５８ レジストパターン ５９ 配線パターン ６０ レーザビーム Ｃ 中心

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 基板上に形成された一または二以上の位
    置合せマークのうちの所定の位置合せマークの位置座標
    を検出し、その位置座標に基づいて基板の位置合わせを
    行う際に、前記所定の位置合せマークの位置検出工程に
    先立って、前記所定の位置合せマークを覆う所定の膜部
    分を除去し、前記所定の位置合せマークを露出させる工
    程を有することを特徴とする位置合せ方法。
  2. 【請求項２】 前記所定の位置合せマークを覆う所定の
    膜部分を、エネルギービームを用いたガスアシストエッ
    チング法によって除去することを特徴とする請求項１記
    載の位置合せ方法。
  3. 【請求項３】 前記エネルギービームが、レーザビー
    ム、電子ビームまたはイオンビームであることを特徴と
    する請求項２記載の位置合せ方法。
  4. 【請求項４】 前記基板が半導体ウエハであることを特
    徴とする請求項１、２または３記載の位置合せ方法。
  5. 【請求項５】 基板上に形成された一または二以上の位
    置合せマークのうちの所定の位置合せマークの位置座標
    を検出するマーク位置検出部と、前記位置座標に基づい
    て基板の位置合わせを行う位置合せ部とを有する位置合
    せ手段の前段に、前記所定の位置合せマークを覆う所定
    の膜部分を除去するための位置合せマーク露出手段を設
    けたことを特徴とする位置合せ装置。
  6. 【請求項６】 前記位置合せマーク露出手段は、前記位
    置合せマークを覆う所定の膜部分に対してエネルギービ
    ームを照射するビーム照射手段と、前記エネルギービー
    ムの照射位置に所定のエッチングガスを供給するガス供
    給手段とを有することを特徴とする請求項５記載の位置
    合せ装置。
  7. 【請求項７】 前記ガス供給手段は、複数種のガスを切
    り換えて供給するための切り換え機構を有することを特
    徴とする請求項６記載の位置合せ装置。
  8. 【請求項８】 前記位置合せ手段は、前記ビーム照射手
    段およびガス供給手段を複数有することを特徴とする請
    求項６記載の位置合せ装置。
JP3176492A 1991-04-19 1991-07-17 位置合せ方法および装置 Pending JPH053143A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3176492A JPH053143A (ja) 1991-04-19 1991-07-17 位置合せ方法および装置
KR1019920005700A KR920020616A (ko) 1991-04-19 1992-04-06 위치맞춤방법 및 장치
US07/869,174 US5405810A (en) 1991-04-19 1992-04-16 Alignment method and apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-88052 1991-04-19
JP8805291 1991-04-19
JP3176492A JPH053143A (ja) 1991-04-19 1991-07-17 位置合せ方法および装置

Publications (1)

Publication Number Publication Date
JPH053143A true JPH053143A (ja) 1993-01-08

Family

ID=26429492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3176492A Pending JPH053143A (ja) 1991-04-19 1991-07-17 位置合せ方法および装置

Country Status (3)

Country Link
US (1) US5405810A (ja)
JP (1) JPH053143A (ja)
KR (1) KR920020616A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270488A (ja) * 2001-03-09 2002-09-20 Toshiba Corp 成膜システム，パターン形成システム，及び半導体装置の製造方法
US6730447B2 (en) 2001-03-09 2004-05-04 Kabushiki Kaisha Toshiba Manufacturing system in electronic devices

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2595885B2 (ja) * 1993-11-18 1997-04-02 日本電気株式会社 半導体装置およびその製造方法
JP2669391B2 (ja) * 1995-03-30 1997-10-27 日本電気株式会社 半導体装置
KR970003401A (ko) * 1995-06-20 1997-01-28 김주용 디스톨션 체크용 레티클
KR100199371B1 (ko) * 1995-06-24 1999-06-15 김영환 디펙트 모니터링용 레티클
US5545570A (en) * 1995-09-29 1996-08-13 Taiwan Semiconductor Manufacturing Company Method of inspecting first layer overlay shift in global alignment process
JP2967755B2 (ja) * 1997-04-17 1999-10-25 日本電気株式会社 半導体装置の製造方法
US5956564A (en) * 1997-06-03 1999-09-21 Ultratech Stepper, Inc. Method of making a side alignment mark
US6100157A (en) 1998-06-22 2000-08-08 Oki Electric Industry Co., Ltd. Formation of alignment mark and structure covering the same
JPH1126361A (ja) * 1997-06-27 1999-01-29 Oki Electric Ind Co Ltd アライメントマーク及びアライメントマーク用凹部の隠蔽方法
EP0892433A1 (en) * 1997-07-15 1999-01-20 International Business Machines Corporation Method of forming an alignment mark in a semiconductor structure
US6476499B1 (en) * 1999-02-08 2002-11-05 Rohm Co., Semiconductor chip, chip-on-chip structure device and assembling method thereof
US20030138709A1 (en) * 2001-11-09 2003-07-24 Burbank Daniel P. Wafer fabrication having improved laserwise alignment recovery
TWI265550B (en) * 2002-05-14 2006-11-01 Toshiba Corp Fabrication method, manufacturing method for semiconductor device, and fabrication device
US7171035B2 (en) * 2002-11-06 2007-01-30 Texas Instruments Incorporated Alignment mark for e-beam inspection of a semiconductor wafer
US7150811B2 (en) * 2002-11-26 2006-12-19 Pei Company Ion beam for target recovery
FR2869459B1 (fr) * 2004-04-21 2006-08-04 Commissariat Energie Atomique Realignement entre niveaux apres une etape d'epitaxie.
US8159783B2 (en) * 2004-05-17 2012-04-17 Hitachi Metals, Ltd. Substrate with intermediate layer for thin-film magnetic head and method of manufacturing the substrate with intermediate layer
WO2011024289A1 (ja) * 2009-08-28 2011-03-03 富士通株式会社 光学部品製造方法および光学部品製造装置
US9497862B2 (en) * 2011-01-30 2016-11-15 Nantong Fujitsu Microelectronics Co., Ltd. Packaging structure
CN106410027B (zh) * 2013-09-24 2019-11-05 京东方科技集团股份有限公司 柔性显示基板及其制备方法、柔性显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4414749A (en) * 1979-07-02 1983-11-15 Optimetrix Corporation Alignment and exposure system with an indicium of an axis of motion of the system
JPS56122128A (en) * 1980-02-29 1981-09-25 Telmec Co Ltd Positioning system for printing device of semiconductor or the like
JP2637412B2 (ja) * 1987-02-25 1997-08-06 キヤノン株式会社 位置あわせ方法
JPH0770575B2 (ja) * 1987-05-25 1995-07-31 松下電子工業株式会社 半導体装置
US4936930A (en) * 1988-01-06 1990-06-26 Siliconix Incorporated Method for improved alignment for semiconductor devices with buried layers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270488A (ja) * 2001-03-09 2002-09-20 Toshiba Corp 成膜システム，パターン形成システム，及び半導体装置の製造方法
US6730447B2 (en) 2001-03-09 2004-05-04 Kabushiki Kaisha Toshiba Manufacturing system in electronic devices
JP4537603B2 (ja) * 2001-03-09 2010-09-01 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
US5405810A (en) 1995-04-11
KR920020616A (ko) 1992-11-21

Similar Documents

Publication Publication Date Title
JPH053143A (ja) 位置合せ方法および装置
US7829168B2 (en) Methods for inspecting and optionally reworking summed photolithography patterns resulting from plurally-overlaid patterning steps during mass production of semiconductor devices
JP2006237575A (ja) 直接書き入れ方式のウェーハ修復方法
US7541136B2 (en) Mask, manufacturing method for mask, and manufacturing method for semiconductor device
JP4943629B2 (ja) ターゲット修復用のイオンビーム
JPH09129551A (ja) 半導体素子の微細パターンアライメント方法
US6737205B2 (en) Arrangement and method for transferring a pattern from a mask to a wafer
US6924072B2 (en) Method for exposing a peripheral area of a wafer and apparatus for performing the same
US6238936B1 (en) Method of using critical dimension mapping to qualify a new integrated circuit fabrication etch process
US7374866B2 (en) System and method for exposure of partial edge die
JP2001092111A (ja) 電子線用転写マスクのパターン形状の検査方法
JP3394453B2 (ja) 電子ビーム露光方法
JP3468398B2 (ja) 基板処理装置およびデバイス製造方法
KR20030000990A (ko) 반도체 기판의 오버레이 측정방법
KR101009808B1 (ko) 검사 장치, 검사 방법 및 기억 매체
KR20010028305A (ko) 위치정합 보정 방법
JPH0536583A (ja) 位置合せ方法および半導体集積回路装置の製造方法
JP2001168153A (ja) 基板処理装置
KR20030051128A (ko) 반도체제조장치 및 제조방법
KR20230100178A (ko) 기판 처리 장치 및 기판 처리 방법
JPS6152973B2 (ja)
JPH1126357A (ja) 半導体装置の製造方法
JPH05251305A (ja) ウェーハローテーションの補正機構とその方法
WO2000046845A1 (fr) Procede pour detecter une marque d'alignement dans un appareil d'exposition aux faisceaux de particules chargees
KR20230033925A (ko) 기판 처리 장치 및 기판 처리 방법