KR20000046956A - 화학기계적 연마공정의 모니터링 박스의 제조방법 - Google Patents

화학기계적 연마공정의 모니터링 박스의 제조방법 Download PDF

Info

Publication number
KR20000046956A
KR20000046956A KR1019980063694A KR19980063694A KR20000046956A KR 20000046956 A KR20000046956 A KR 20000046956A KR 1019980063694 A KR1019980063694 A KR 1019980063694A KR 19980063694 A KR19980063694 A KR 19980063694A KR 20000046956 A KR20000046956 A KR 20000046956A
Authority
KR
South Korea
Prior art keywords
oxide film
metal
polishing
contact
forming
Prior art date
Application number
KR1019980063694A
Other languages
English (en)
Inventor
이웅연
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980063694A priority Critical patent/KR20000046956A/ko
Publication of KR20000046956A publication Critical patent/KR20000046956A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Abstract

반도체장치의 금속간 산화막의 평탄화를 위한 화학기계적 연마공정의 연마정도를 모니터링하는 박스의 제조방법에 관해 개시하고 있다. 본 발명은, 반도체장치의 스크라이브 라인을 포함한 셀영역 밖에 폭, 간격 및 밀도를 변화시킨 다수의 금속배선을 형성하고, 그 위에 금속간 산화막을 증착한 다음, 습식 등방성 식각공정을 적용하여 모니터링 박스를 제조하는 것을 특징으로 한다. 콘택의 구조에 맞는 함수관계를 통해 금속간 산화막의 연마량 및 잔류 산화막의 두께를 알아낼 수 있다. 본 발명에 따르면, 다양한 금속 배선 위에서 CMP에 의한 연마정도를 비교함으로써 앞으로의 다중 금속배선 소자에서의 백-엔드(back-end) 공정 개발시 사진식각공정의 마진을 위해 필수적인 평탄화를 안정되게 수행할 수 있다.

Description

화학기계적 연마공정의 모니터링 박스의 제조방법
본 발명은 화학기계적 연마공정의 모니터링 박스(box)의 제조방법에 관한 것으로서, 특히 반도체장치의 금속간 산화막의 평탄화를 위한 화학기계적 연마공정의 연마정도를 모니터링하는 박스의 제조방법에 관한 것이다.
반도체장치의 고집적화에 따라 디자인룰(Design rule)이 계속 감소되고, 이로 인해 소자 형성을 위한 공정 마진의 확보가 큰 문제가 되고 있다. 특히, DRAM(Dynamic Random Access Memory), 로직 및 이를 원-칩(one-chip)으로 제조하는 MML(Merged Memory/Logic) 소자의 금속배선의 패턴 밀도에 따라 금속간 산화막(Inter-Metal Oxide; 이하 "IMO")의 화학기계적 연마(chemical mechanical polishing; 이하 "CMP") 후에 금속 위에 잔류하는 산화막과 연마되는 산화막의 양이 달라 CMP 연마목표를 정확하게 설정하는 데 어려움이 발생하고 있다. 이러한 문제는 때로 과도한 CMP를 야기하여 금속배선이 드러나는 현상까지 보여 후속 공정에서 많은 문제가 발생한다.
일반적으로, CMP공정에서는 CMP 전과 후의 산화막이 적층된 위치에서 잔류 산화막의 두께를 측정하여 연마량을 알아낸다. 그러나, 패턴 밀도에 따른 산화막 연마량과 잔류 산화막을 측정하는 패턴이 없어서 주사전자현미경(Scanning Electron Microscope; SEM)에 의한 단면 관찰에 의해 CMP 이후의 금속 위의 산화막 연마정도를 측정한다. 그러나, 패턴에 따른 CMP 연마정도를 고려하지 못하기 때문에, 과도 CMP를 야기하여 금속배선이 드러나는 현상까지 보여 후속 공정에서 결함(defect)을 유발하기도 한다.
또한, 종래의 검측장비에 의해서는 좁은 선폭의 금속배선 위의 잔류 산화막 두께를 측정할 수 없기 때문에, 고집직화되고 있는 현재의 디자인 룰에 있어서 금속패턴 위의 실측값을 정확히 알 수 없다. 따라서, 스크라이브라인(scribe line) 지역에 식각 모니터링 박스(Etch Monitoring box; 이하 "EM 박스"라 한다)를 위치시켜 이의 두께를 측정하는 간접적인 방법을 이용하여, 연마정도를 알아내는 것이 바람직하다. 즉, EM 박스에 IMO CMP 후 금속 배선 패턴의 밀도에 따라 산화막이 연마되는 양과 잔류 산화막의 두께를 측정할 수 있는 수단을 두어 CMP 정도를 평가할 수 있다면 안정된 공정을 개발할 수 있을 것이다.
따라서, 본 발명이 해결하고자 하는 기술적 과제는, 금속 위에 형성된 금속간 산화막의 평탄화를 위한 CMP공정 후 잔류 산화막의 두께를 측정할 수 있는 연마공정의 모니터링 박스를 제조하는 방법을 제공하도록 한다.
도 1 내지 도 4는 본 발명의 실시예에 따른 모니터링 박스를 제조하는 단계를 나타낸 단면도들;
도 5는 본 발명의 실시예에 따른 화학기계적 연마공정의 모니터링 박스의 레이아웃을 나타낸 도면이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 산화막 20 : 금속배선
30 ; 산화막 32 : 금속패턴
40 : 금속마스크
상기 기술적 과제를 달성하기 위한 본 발명의 요점은 금속 배선 위의 산화막의 연마 정도를 측정할 수 있는 EM 박스를 만들어 CMP공정 후의 금속 위의 산화막 연마량과 잔류 산화막의 두께를 측정할 수 있도록 하는 것이다. 본 발명의 EM 박스는 스크라이브 라인에 금속 위의 CMP 연마량을 모니터링하기 위한 EM 박스를 만들고 폭, 간격 및 밀도를 변화시킨 다수의 금속배선을 형성하는 형성한다. 그 다음 금속간 산화막을 증착시키고 EM 박스에 금속 콘택을 등방성 습식 식각공정을 진행한다. 이 콘택의 지름과 콘택하부의 지름을 먼저 측정하고, CMP 공정을 진행한 후의 콘택의 지름을 측정한다. 콘택의 기하학적 형상에 맞는 함수관계에 이 측정결과를 대입하여 금속간 산화막의 연마량과 잔류 산화막의 두께를 알아낼 수 있다.
본 발명에서, 상기 금속 콘택을 형성하기 위한 콘택마스크는 연마공정의 모니터링이 이루어질 모니터링 박스 이외의 부분을 포토 레지스트로 차단하는 것을 사용한다. 또한, 상기 다수의 금속배선을 형성하는 단계는 상기 반도체 장치의 셀부분의 금속배선 형성단계와 동시에 이루어지도록 하는 것이 바람직하다.
이하, 첨부 도면을 참조하며 본 발명의 바람직한 실시예에 대해 설명한다.
도 1 내지 도 4는 본 발명의 실시예에 따른 모니터링 박스를 제조하는 단계를 나타낸 단면도들이다. 도 1은 EM 박스에 폭, 간격 및 밀도를 변화시킨 다수의 금속배선(20)을 형성한 단계를 나타낸 도면이다. 금속 배선(20)이 다결정 실리콘막 사이의 산화막(inter poly oxide; 10) 위에 형성되어 있음을 알 수 있다. 이러한 금속배선은 반도체 소자의 금속배선을 형성하는 공정과 동시에 행할 수 있다.
도 2는 금속배선(20)과 그 상부에 형성될 금속과의 절연을 위한 금속간 산화막(30)을 형성한 단계를 나타낸 도면이다.
도 3은 금속 콘택마스크(40)를 형성한 단계를 나타낸 도면이다. 이러한 금속 콘택 마스크를 형성할 때, 다른 부분은 모두 포토 레지스트로 도포하고 EM 박스 위에만 형성한다.
도 4는 금속 콘택마스크(40)에 습식식각공정을 적용하여 등방성식각에 의해 콘택패턴(32)을 형성한 상태를 나타낸 도면이다. 콘택부분은 도 3의 C부분을 확대하여 도시하였다. 콘택의 단면형상은 대략 원형이기 때문에, 금속간 산화막의 연마량 및 잔류 산화막의 두께는 다음과 같은 수학식 1 및 2로 나타낼 수 있다.
피타고라스의 정리에 의해, (A/2)2= (B/2)2+ C'2의 식을 만족하므로
산화막의 연마량 C'는,
C' = (A2- B2)1/2/2
를 만족한다. 여기서, A는 측정가능한 마스크 CD(Critical Dimension)값으로서 각 금속 위의 값이 일정하며, B는 CMP공정 진행 후 콘택의 크기로서 측정가능하며 산화막의 연마량에 따라 달라지는 변수이다. 또한, C'는 CMP공정 진행 전후의 산화막 연마량을 나타낸다.
수학식 1을 참조하면, 나머지가 모두 상수값이고 CMP공정 진행 후의 CD인 B의 값은 패턴에 따라 달라질 수 있으므로 B를 측정함으로써 연마량인 C'를 알 수 있게 된다.
한편, 잔류 산화막의 두께는 다음과 같이 계산된다.
피타고라스의 정리에 의해, E2= B2+ (F/2)2, E=A/2의 식이 만족되므로, 다음의 수학식 2가 성립한다.
B = {E2- (F/2)2}1/2
결국 위의 B 값에서 산화막 연마량인 C'의 값을 빼면 잔류 산화막의 두께가 된다. 여기서, D 및 E는 등방성식각이 이루어졌으므로 A/2와 같은 값을 가지며, F는 측정가능한 하부 CD값이다.
정리하자면, 습식 등방성 식각공정에 의해 콘택을 형성한 다음 CD SEM으로 각 콘택의 지름과 하부의 지름을 측정한다. 그 다음, 금속막의 사진공정의 마진(margin)을 위해 금속간 산화막을 평탄화시키는 CMP공정을 거친 후 다시 각각의 콘택을 CD SEM을 이용하여 측정한다. CMP공정 전의 콘택 지름과 CMP공정 전의 콘택 지름을 위와 같은 함수관계로 풀어 연마량을 계산한다.
한편, 다중 금속 배선공정을 진행할 경우, 이와 같은 공정을 진행한 다음에, 비아(via)를 형성하고 접착층을 만든 후 금속을 증착하는 공정을 진행하면 된다.
도 5는 본 발명의 실시예에 따른 화학기계적 연마공정의 모니터링 박스의 레이아웃을 나타낸 도면이다.
상기한 바와 같이, 본 발명에 의하면, 다양한 금속 배선 위에서 CMP에 의한 연마정도를 비교함으로써 앞으로의 다중 금속배선 소자에서의 백-엔드(back-end) 공정 개발시 사진식각공정의 마진을 위해 필수적인 평탄화를 안정되게 수행하도록 하는 매우 유용하고 효과적인 발명이다.

Claims (5)

  1. 반도체장치의 금속간 산화막의 평탄화를 위한 화학기계적 연마공정의 연마정도를 모니터링하는 박스의 제조방법에 있어서,
    상기 반도체장치의 스크라이브 라인을 포함한 셀영역 밖에 폭, 간격 및 밀도를 변화시킨 다수의 금속배선을 형성하는 단계와;
    상기 금속배선 상에 금속간 산화막을 증착하는 단계와;
    상기 금속간 산화막 상에 금속 콘택마스크를 도포하는 단계와;
    상기 금속 콘택마스크를 사용하여 콘택을 형성하되, 습식식각공정을 적용하여 등방성식각이 일어나게 하는 단계를 구비하는 것을 특징으로 하는 화학기계적 연마공정의 모니터링 박스 제조방법.
  2. 제 1 항에 있어서, 상기 금속 콘택마스크는 연마공정의 모니터링이 이루어질 모니터링 박스 이외의 부분을 포토 레지스트로 차단하는 것임을 특징으로 하는 화학기계적 연마공정의 모니터링 박스 제조방법.
  3. 제 1 항에 있어서, 상기 다수의 금속배선을 형성하는 단계는 상기 반도체 장치의 셀부분의 금속배선 형성단계와 동시에 이루어지는 것을 특징으로 하는 화학기계적 연마공정의 모니터링 박스 제조방법.
  4. 제 1 항에 있어서, 상기 산화막의 연마량을 C'라 할 때,
    C' = (A2- B2)1/2/2 ;
    ( 여기서, A는 측정가능한 마스크 CD(Critical Dimension)값이고, B는 CMP공정 진행 후 콘택의 크기임 )
    라는 수식에서 계산하여 상기 산화막 연마량을 구하는 것을 특징으로 하는 화학기계적 연마공정의 모니터링 박스 제조방법.
  5. 제 4 항에 있어서, 상기 산화막의 잔류량을 (B - C')라 할 때,
    B = {E2- (F/2)2}1/2;
    ( 여기서, E는 금속배선에서 산화막 표면까지의 두께이고, F는 산화막에 콘택을 형성한 후 바닥면 콘택폭임. )
    라는 수식에서 계산한 후, 이미 계산된 상기 산화막의 연마량(C')을 마이너스 하여 상기 산화막 잔류량을 구하는 것을 특징으로 하는 화학기계적 연마공정의 모니터링 박스 제조방법.
KR1019980063694A 1998-12-31 1998-12-31 화학기계적 연마공정의 모니터링 박스의 제조방법 KR20000046956A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980063694A KR20000046956A (ko) 1998-12-31 1998-12-31 화학기계적 연마공정의 모니터링 박스의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980063694A KR20000046956A (ko) 1998-12-31 1998-12-31 화학기계적 연마공정의 모니터링 박스의 제조방법

Publications (1)

Publication Number Publication Date
KR20000046956A true KR20000046956A (ko) 2000-07-25

Family

ID=19570256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980063694A KR20000046956A (ko) 1998-12-31 1998-12-31 화학기계적 연마공정의 모니터링 박스의 제조방법

Country Status (1)

Country Link
KR (1) KR20000046956A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476890B1 (ko) * 2002-04-11 2005-03-17 삼성전자주식회사 검사패턴 및 이를 이용한 화학적기계적 연마공정 제어방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476890B1 (ko) * 2002-04-11 2005-03-17 삼성전자주식회사 검사패턴 및 이를 이용한 화학적기계적 연마공정 제어방법
US6875997B2 (en) 2002-04-11 2005-04-05 Samsung Electronics Co., Ltd. Test patterns and methods of controlling CMP process using the same

Similar Documents

Publication Publication Date Title
US7638263B2 (en) Overlay accuracy measurement vernier and method of forming the same
KR100531175B1 (ko) 에칭처리동안로딩변화를감소시키기위한방법
US8936948B2 (en) Method of fabricating semiconductor device
US6600333B1 (en) Method and test structure for characterizing sidewall damage in a semiconductor device
JP4873779B2 (ja) フォトマスク、パターン欠陥検査方法、及び半導体装置の製造方法
KR100294833B1 (ko) 반도체장치의제조방법
US20120231564A1 (en) Monitoring test element groups (tegs) for etching process and methods of manufacturing a semiconductor device using the same
US6204073B1 (en) Shallow trench isolation with conductive hard mask for in-line moat/trench width electrical measurements
KR20000046956A (ko) 화학기계적 연마공정의 모니터링 박스의 제조방법
US6995074B2 (en) Method for manufacturing a semiconductor wafer
US6740588B1 (en) Smooth metal semiconductor surface and method for making the same
US6828678B1 (en) Semiconductor topography with a fill material arranged within a plurality of valleys associated with the surface roughness of the metal layer
KR100290479B1 (ko) 반도체 소자의 테스트 패턴 형성 방법
JP2000058611A (ja) 半導体装置の評価方法
US11480537B2 (en) Methods and structure to probe the metal-metal interface for superconducting circuits
WO2024000657A1 (zh) 半导体测试结构及其制备方法、测试方法
US20220059761A1 (en) Method for fabricating semiconductor device including embedded magnetic resistance random access memory
JP2002083792A (ja) 半導体装置の製造方法及び半導体装置
US20220415724A1 (en) Multiple-level interconnect structure and manufacturing method thereof
CN110416106B (zh) Ocd测试图形结构及其制造方法
CN117334671A (zh) 半导体测试结构及其形成方法
KR100702765B1 (ko) 반도체 소자의 테스트 패턴, 그 형성 방법 및 테스트 방법
KR100403351B1 (ko) 듀얼 다마신 공정에서의 식각 모니터링 박스 형성방법
KR0148326B1 (ko) 반도체 소자의 제조방법
US6703311B2 (en) Method for estimating capacitance of deep trench capacitors

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination