KR20040067722A - 더미 패턴을 갖는 화학기계적 연마 공정 모니터링 패턴 - Google Patents
더미 패턴을 갖는 화학기계적 연마 공정 모니터링 패턴 Download PDFInfo
- Publication number
- KR20040067722A KR20040067722A KR1020030004956A KR20030004956A KR20040067722A KR 20040067722 A KR20040067722 A KR 20040067722A KR 1020030004956 A KR1020030004956 A KR 1020030004956A KR 20030004956 A KR20030004956 A KR 20030004956A KR 20040067722 A KR20040067722 A KR 20040067722A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- mechanical polishing
- dummy
- polishing process
- scribe line
- Prior art date
Links
- 238000012544 monitoring process Methods 0.000 title abstract description 28
- 238000007517 polishing process Methods 0.000 title description 31
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 230000002093 peripheral effect Effects 0.000 claims abstract description 8
- 238000005259 measurement Methods 0.000 claims description 36
- 239000000126 substance Substances 0.000 abstract description 30
- 238000005498 polishing Methods 0.000 abstract description 4
- 239000002184 metal Substances 0.000 description 25
- 230000003628 erosive effect Effects 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000012267 brine Substances 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- HPALAKNZSZLMCH-UHFFFAOYSA-M sodium;chloride;hydrate Chemical compound O.[Na+].[Cl-] HPALAKNZSZLMCH-UHFFFAOYSA-M 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
더미 패턴을 갖는 화학기계적 연마 공정 모니터링 패턴이 개시된다. 이 패턴은 셀부, 주변회로부 및 스크라이브 라인부를 갖는 반도체기판 상에서 상기 스크라이브 라인내에 두께 측정을 위한 측정 패턴과 상기 측정 패턴을 둘러싸는 더미 패턴을 구비한다.
Description
본 발명은 반도체 장치 제조를 위한 공정 모니터링 패턴에 관한 것으로, 특히 더미 패턴을 갖는 화학기계적 연마 공정 모니터링 패턴에 관한 것이다.
화학기계적 연마 공정은 산화막을 평탄화하거나, STI(Shallow Trench Isolation) 또는 금속 다마신을 형성하기 위해 사용된다.
산화막 평탄화는 단차가 있는 반도체기판의 전면에 충분히 두꺼운 산화막을 증착하고 화학기계적 연마 공정으로 일정 두께를 연마하므로써 이루어진다. 또한, 금속 다마신은 산화막 내에 트렌치가 형성된 반도체기판의 전면 상에 상기 트렌치를 채우는 금속막을 증착하고, 상기 산화막 상부의 금속막을 화학기계적 연마 공정으로 연마하여 형성한다.
한편, 반도체 장치 제조를 위한 일련의 공정들 중 하나의 공정으로서 화학기계적 연마 공정을 진행하기 위해서는 화학기계적 연마 공정 전후로 공정모니터링이 필요하다. 공정 모니터링은 화학기계적 연마 공정을 위한 공정 조건을 정하거나, 이미 진행된 연마 공정을 평가하기 위해 요구된다.
셀부, 주변회로부 및 스크라이브 라인부를 갖는 반도체기판 상에서 화학기계적 연마 공정을 진행할 경우, 공정 모니터링을 위한 모니터링 패턴은 일반적으로 스크라이브 라인 내에 형성된다.
도 1a는 종래의 금속 다마신 공정 모니터링 패턴을 보여주는 평면도이다.
도 1a를 참조하면, 스크라이브 라인(A1) 내에 산화막 두께를 측정하기 위한 측정 패턴(B1)과 금속 다마신이 형성되는 트렌치 패턴(C1)을 배치한다. 화학기계적 연마 공정이 진행된 후, 상기 측정 패턴(B1)상에서 산화막 두께를 측정하여 금속 다마신 공정 모니터링을 한다. 상기 측정 패턴(B1)과 상기 트렌치 패턴(C1) 주변의 스크라이브 라인(A1) 내부 영역은 별도의 패턴이 없는 블랭크 영역이다.
도 1b 및 도 1c는 도 1a의 절단선 Ⅰ-Ⅰ에 따라 취해진 금속 다마신 공정 모니터링 패턴을 형성하는 방법을 설명하기 위한 단면도들이다.
도 1b를 참조하면, 셀부, 주변회로부 및 스크라이브 라인(A1)을 갖는 반도체기판 상에 절연막(10), 예컨대 산화막을 형성한다. 도 1a의 트렌치 패턴(C1)이 그려진 포토마스크를 사용하여 상기 절연막(10)을 패터닝한다. 그 결과, 상기 스크라이브 라인 내의 소정영역에 트렌치 영역(17)이 형성된다. 상기 절연막(10)의 일 부분은 도 1a의 측정 패턴에 대응하는 측정영역(15)이다.
도 1c를 참조하면, 상기 트렌치 영역(17)을 갖는 반도체기판의 전면 상에 금속막을 형성한다. 상기 절연막(10)이 노출될 때까지 상기 금속막을 화학기계적 연마 공정을 사용하여 평탄화시킨다. 이때, 상기 노출된 절연막(10) 상부에서 상기 금속막이 남는 것을 방지하기 위해 과연마를 진행한다. 그 결과, 상기 스크라이브라인(Al) 내의 상기 절연막(10)의 상부면도 일부 연마되어 연마된 절연막(10a)이 형성되고, 상기 트렌치 영역(17) 내에 금속 패턴(17a)이 형성된다. 이 경우에, 상기 금속 패턴(17a)에 인접한 상기 측정영역(15)의 가장자리는 상기 화학기계적 연마 공정에 기인하는 상기 금속패턴(17a)의 디슁현상에 의해 과도하게 침식될 수 있다. 또한, 측정 영역(15) 주변부의 블랭크 산화막은 연마 속도가 느리므로 이에 인접한 상기 측정 영역(15)의 가장자리는 연마가 적게 발생한다. 이에 따라, 화학기계적 연마 공정 후에 상기 측정영역(15)에는, 상기 절연막(10)의 두께가 불균일한, 경사진 측정 패턴(15a)이 형성된다. 따라서, 상기 경사진 측정 패턴(15a) 상부에서 두께 측정을 할 경우, 위치에 따라 산화막의 두께가 달라, 화학기계적 연마 공정을 정확히 평가할 수 없다.
도 2a는 종래의 산화막 평탄화 공정 모니터링 패턴을 보여주는 평면도이다.
도 2a를 참조하면, 스크라이브 라인(A2) 내에 산화막 두께를 측정하기 위한 측정 패턴(B2)을 배치한다. 화학기계적 연마 공정이 진행된 후, 상기 측정 패턴(B2)상에서 산화막 두께를 측정하여 산화막 평탄화 공정 모니터링을 한다. 상기 측정 패턴(B2) 주변의 스크라이브 라인(A2) 내부 영역은 별도의 패턴이 없는 블랭크 영역이다.
도 2b 및 도 2c는 도 2a의 절단선 Ⅱ-Ⅱ에 따라 취해진 산화막 평탄화 공정 모니터링 패턴을 형성하는 방법을 설명하기 위한 단면도들이다.
도 2b를 참조하면, 셀부, 주변회로부 및 스크라이브 라인(A2)을 갖는 반도체기판 상에 절연막(20) 및 도전막을 차례로 형성한다. 도 2a의 측정 패턴(B2)이 그려진 포토마스크를 사용하여 상기 도전막을 패터닝한다. 그 결과, 상기 절연막(20)의 소정영역 상부에 도전 패턴(25)이 형성된다.
도 2c를 참조하면, 상기 도전 패턴(25)을 갖는 반도체기판의 전면 상에 상부 절연막을 형성한다. 상기 상부 절연막을 화학기계적 연마 공정을 사용하여 평탄화시킨다. 그 결과, 상기 절연막(20) 상부에 평탄화된 산화막(30)이 형성된다. 이 경우에, 상기 도전 패턴(25)상부는 화학기계적 연마 공정에 따른 침식(erosion) 현상에 의해 두께가 불균일한, 경사진 측정 패턴(35)이 형성된다. 따라서, 상기 경사진 측정 패턴(35) 상부에서 두께 측정을 할 경우, 위치에 따라 산화막의 두께가 달라, 화학기계적 연마 공정을 정확히 평가할 수 없다.
상술한 바와 같이 종래의 금속 다마신 및 산화막 평탄화를 위한 화학기계적 연마 공정 모니터링 패턴에 따르면, 화학기계적 연마 공정을 정확히 평가하기가 어려운 문제점이 있다.
본 발명의 목적은 화학기계적 연마 공정 진행 후 두께가 균일한 공정 모니터링 패턴을 제공하는 데 있다.
본 발명의 다른 목적은 화학기계적 연마 공정 진행에 따른 셀부의 공정 결과를 대표할 수 있는 공정 모니터링 패턴을 제공하는 데 있다.
도 1a는 종래의 금속 다마신 공정 모니터링 패턴을 보여주는 평면도이다.
도 1b 및 도 1c는 도 1a의 I-I에 따라 취해진 종래의 금속 다마신 공정을 설명하기 위한 단면도들이다.
도 2a는 종래의 산화막 평탄화를 위한 화학기계적 연마 공정 모니터링 패턴을 보여주는 평면도이다.
도 2b 및 도 2c는 도 2a의 Ⅱ-Ⅱ에 따라 취해진 종래의 산화막 평탄화를 위한 화학기계적 연마 공정을 설명하기 위한 단면도들이다.
도 3a 및 3b는 본 발명의 실시예에 의한 더미 패턴을 구비하는 금속 다마신 공정 모니터링 패턴을 설명하기 위한 평면도들이다.
도 3c 및 도 3d는 도 3a의 Ⅲ-Ⅲ에 따라 취해진 본 발명의 실시예에 의한 금속 다마신 공정을 설명하기 위한 단면도들이다.
도 4a 및 도 4b는 본 발명의 다른 실시예에 의한 산화막 평탄화 공정 모니터링 패턴을 설명하기 위한 평면도들이다.
도 4c 및 도 4d는 도 4a의 Ⅳ-Ⅳ에 따라 취해진 본 발명의 다른 실시예에 의한 산화막 평탄화 공정을 설명하기 위한 단면도들이다.
(도면의 주요 부호에 대한 간략한 설명)
A3: 스크라이브 라인, B3: 측정 패턴,
C2: 더미 패턴.
상기 목적들을 달성하기 위하여, 본 발명은 셀부, 주변회로부 및 스크라이브 라인부를 갖는 반도체기판 상에서 상기 스크라이브 라인내에 두께 측정을 위한 측정 패턴과 상기 측정 패턴을 둘러싸는 더미 패턴을 구비하는 것을 특징으로 한다. 또한, 상기 더미 패턴은 셀부와 동일한 패턴으로 형성하거나, 셀부의 패턴 밀도를 고려하여 규격화한 패턴 밀도를 갖도록 형성하는 것을 특징으로 한다.
도 3a 및 도 3b는 본 발명의 바람직한 실시예에 따른 금속 다마신 공정 모니터링 패턴을 설명하기 위한 평면도들이다.
도 3a 및 도 3b를 참조하면, 스크라이브 라인(A3) 내에 산화막 두께를 측정하기 위한 측정 패턴(B3)과 상기 측정 패턴(B3)을 둘러싸는 더미 패턴(C2)을 배치한다. 상기 더미 패턴(C2)은, 셀부와 동일한 형태의 배선용 트렌치 패턴으로 형성하는 것이 바람직하다.
그러나, 상기 더미 패턴(C2)은, 셀부의 패턴 밀도 대비 일정 비율을 갖도록 규격화된 패턴으로 형성할 수 있으며, 특히 도 3b에 도시한 바와 같이 아일랜드 패턴(C3)으로 형성할 수도 있다. 이 경우의 장점은 셀 부의 패턴 밀도가 다른 다양한 소자들에 대해 동일한 공정 모니터링 패턴을 제공할 수 있다는 점이다.
상기 더미 패턴(C2)은 화학기계적 연마 공정 진행에서 인접한 패턴의 영향을 방지할 수 있는 최소 거리인 평탄화거리(planarization lenth)를 확보하는 크기를 갖는 것이 바람직하다.
도 3c 및 도 3d는 도 3a의 절단선 Ⅲ-Ⅲ을 따라 취해진 금속 다마신 공정 모니터링 패턴을 형성하는 방법을 설명하기 위한 단면도들이다.
도 3c를 참조하면, 셀부, 주변회로부 및 스크라이브 라인(A3)을 갖는 반도체기판 상에 절연막(100), 예컨대 산화막을 형성한다. 도 3a의 더미 패턴(C2)이 그려진 포토마스크를 사용하여 상기 절연막(100)을 패터닝한다. 그 결과, 상기 스크라이브 라인 내의 더미 패턴(C2) 영역에 트렌치 영역(170)이 형성된다. 상기 절연막(100)의 일 부분은 도 3a의 측정 패턴(B3)에 대응하는 측정영역(150)이다.
도 3d를 참조하면, 상기 트렌치 영역(170)을 갖는 반도체기판의 전면 상에 금속막을 형성한다. 상기 절연막(100)이 노출될 때까지 상기 금속막을 화학기계적 연마 공정을 사용하여 평탄화시킨다. 이때, 상기 노출된 절연막(100) 상부에서 상기 금속막이 남는 것을 방지하기 위해 과연마를 진행한다. 그 결과, 상기 스크라이브 라인 내에는 연마된 절연막(100a)이 형성된다. 또한, 상기 트렌치 영역(170)에는 금속 다마신(170b)이 형성되고, 상기 측정영역(150)에는 두께가 균일한 평탄한 측정 패턴(150a)이 형성된다.
도 4a 및 도 4b는 본 발명의 또 다른 실시예에 의한 산화막 평탄화를 위한 공정 모니터링 패턴을 설명하기 위한 평면도들이다.
도 4a 및 도 4b를 참조하면, 스크라이브 라인(A4) 내에 산화막 두께를 측정하기 위한 측정 패턴(B4)과 상기 측정 패턴(B4)을 둘러싸는 더미 패턴(C4)을 배치한다. 상기 더미 패턴(C4)은, 셀부와 동일한 형태의 셀 패턴으로 형성하는 것이 바람직하다. 그러나, 상기 더미 패턴(C4)은, 셀부의 패턴 밀도 대비 일정 비율을 갖도록 규격화된 패턴으로 형성할 수 있으며, 특히 도 4b에 도시한 바와 같이 아일랜드 패턴(C5)으로 형성할 수도 있다. 이 경우의 장점은 도 3b를 참조하여 설명한 바와 같다. 또한, 상기 더미 패턴(C4,C5)은 화학기계적 연마 공정 진행에서 인접한 패턴의 영향을 방지할 수 있는 최소 거리인 평탄화거리(planarization lenth)를 확보하는 크기를 갖는 것이 바람직하다.
도 4c 및 도 4d는 도 4a의 절단선 Ⅳ-Ⅳ에 따라 취해진 산화막 평탄화 공정 모니터링 패턴을 형성하는 방법을 설명하기 위한 단면도들이다.
도 4c를 참조하면, 셀부, 주변회로부 및 스크라이브 라인(A4)을 갖는 반도체기판 상에 절연막(200) 및 도전막을 차례로 형성한다. 도 4a의 측정 패턴(B4) 및 더미 패턴(C4)이 그려진 포토마스크를 사용하여 상기 도전막을 패터닝한다. 그 결과, 상기 절연막(200)의 상부에 배선(270)과 도전판(250)으로 이루어진 도전 패턴이 형성된다.
도 4d를 참조하면, 상기 배선(270) 및 도전판(250)을 갖는 반도체기판의 전면 상에 상부 절연막을 형성한다. 상기 상부 절연막을 화학기계적 연마 공정을 사용하여 평탄화시킨다. 그 결과, 상기 절연막(200) 상부에 평탄화된 산화막(300)이 형성된다. 이 경우에, 상기 배선(270) 상의 평탄화된 산화막(300)은 화학기계적 연마 공정에 따른 침식(erosion) 현상에 의해 두께가 불균일하다. 그러나, 두께가 불균일한 영역은 상기 더미 패턴(C4) 영역에 형성된 배선(270)의 상부에 한정되며, 상기 도전판(250) 상부에는 평탄한 측정 패턴(350)이 형성된다.
본 발명에 의하여 스크라이브 라인내에 공정 모니터링 패턴의 침식(Erosion)을 방지하여 측정값의 신뢰성을 높이고, 셀부의 공정 결과를 대표할 수 있는 화학기계적 연마 공정 모니터링 패턴을 제공할 수 있다.
Claims (3)
- 셀부, 주변회로부 및 스크라이브 라인부를 갖는 반도체기판 상에서 상기 스크라이브 라인내에 두께 측정을 위한 측정 패턴과 상기 측정 패턴을 둘러싸는 더미 패턴을 구비하는 화학기계적 연마 공정 모니터링 패턴.
- 제 1 항에 있어서,상기 더미 패턴은 상기 측정 패턴으로 부터 평탄화거리 이상의 크기를 갖는 것을 특징으로 하는 화학기계적 연마 공정 모니터링 패턴.
- 제 1 항에 있어서,상기 더미 패턴은 셀 지역과 동일한 패턴을 갖는 것을 특징으로 하는 화학기계적 연마 공정 모니터링 패턴.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030004956A KR20040067722A (ko) | 2003-01-24 | 2003-01-24 | 더미 패턴을 갖는 화학기계적 연마 공정 모니터링 패턴 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030004956A KR20040067722A (ko) | 2003-01-24 | 2003-01-24 | 더미 패턴을 갖는 화학기계적 연마 공정 모니터링 패턴 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040067722A true KR20040067722A (ko) | 2004-07-30 |
Family
ID=37357205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030004956A KR20040067722A (ko) | 2003-01-24 | 2003-01-24 | 더미 패턴을 갖는 화학기계적 연마 공정 모니터링 패턴 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040067722A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100853788B1 (ko) * | 2006-11-27 | 2008-08-25 | 동부일렉트로닉스 주식회사 | 이미지 센서에서의 층 두께 측정 방법 및 이를 위한 이미지센서의 두께 측정 패턴 |
| US11887841B2 (en) | 2020-07-10 | 2024-01-30 | Samsung Electronics Co., Ltd. | Semiconductor packages |
-
2003
- 2003-01-24 KR KR1020030004956A patent/KR20040067722A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100853788B1 (ko) * | 2006-11-27 | 2008-08-25 | 동부일렉트로닉스 주식회사 | 이미지 센서에서의 층 두께 측정 방법 및 이를 위한 이미지센서의 두께 측정 패턴 |
| US11887841B2 (en) | 2020-07-10 | 2024-01-30 | Samsung Electronics Co., Ltd. | Semiconductor packages |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5321304A (en) | Detecting the endpoint of chem-mech polishing, and resulting semiconductor device | |
| JPH06208981A (ja) | 化学機械式研磨における平坦化の終点を決定する方法 | |
| KR20010060349A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100791697B1 (ko) | 반도체 소자의 금속 배선 구조 및 이의 형성 방법 | |
| US6809031B1 (en) | Method for manufacturing a reclaimable test pattern wafer for CMP applications | |
| KR100525014B1 (ko) | 반도체 디스크의 정렬용 마크 형성 방법 | |
| KR100632653B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR20040067722A (ko) | 더미 패턴을 갖는 화학기계적 연마 공정 모니터링 패턴 | |
| US6180489B1 (en) | Formation of finely controlled shallow trench isolation for ULSI process | |
| KR100476890B1 (ko) | 검사패턴 및 이를 이용한 화학적기계적 연마공정 제어방법 | |
| KR20070013030A (ko) | 반도체 소자의 정렬키 형성방법 | |
| KR20020010811A (ko) | 금속배선의 형성 방법 | |
| KR100390838B1 (ko) | 반도체 소자의 랜딩 플러그 콘택 형성방법 | |
| KR100403351B1 (ko) | 듀얼 다마신 공정에서의 식각 모니터링 박스 형성방법 | |
| TW405204B (en) | Method to control the etching process | |
| KR100587601B1 (ko) | 반도체소자의 평탄화방법 | |
| KR100587058B1 (ko) | 금속다마신공정시의 금속쇼트 방지방법 | |
| KR100850069B1 (ko) | 반도체 소자의 금속 배선 제조 방법 | |
| KR20010038378A (ko) | 반도체 웨이퍼의 정렬마크 형성방법 | |
| KR20090057657A (ko) | 반도체 소자의 제조 방법 | |
| JP2007194464A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20020032742A (ko) | 반도체 소자의 제조방법 | |
| KR20060018655A (ko) | 오버레이 마크 제조 방법 | |
| KR20040056857A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR20040059995A (ko) | 반도체 소자의 화학적 기계적 연마방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |