KR20020010811A - 금속배선의 형성 방법 - Google Patents

금속배선의 형성 방법 Download PDF

Info

Publication number
KR20020010811A
KR20020010811A KR1020000044298A KR20000044298A KR20020010811A KR 20020010811 A KR20020010811 A KR 20020010811A KR 1020000044298 A KR1020000044298 A KR 1020000044298A KR 20000044298 A KR20000044298 A KR 20000044298A KR 20020010811 A KR20020010811 A KR 20020010811A
Authority
KR
South Korea
Prior art keywords
insulating film
pattern
forming
metal
polishing
Prior art date
Application number
KR1020000044298A
Other languages
English (en)
Inventor
권병호
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000044298A priority Critical patent/KR20020010811A/ko
Publication of KR20020010811A publication Critical patent/KR20020010811A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 다마신공정에서의 구리배선의 연마균일도를 확보하는데 적합한 금속배선의 형성 방법에 관한 것으로, 소정공정이 완료된 반도체기판상에 층간절연막을 형성하고 상기 층간절연막을 선택적으로 식각하여 조밀한 부분과 소밀한 부분을 갖는 층간절연막패턴을 형성하는 제 1 단계; 상기 층간절연막패턴을 포함한 전면에 배선금속막을 형성하는 제 2 단계; 상기 배선금속막상에 절연막을 형성하는 제 3 단계; 상기 층간절연막패턴 중 조밀한 부분상의 상기 절연막을 선택적으로 식각하여 절연막패턴을 형성하는 제 4 단계; 상기 절연막패턴을 연마타겟으로 하여 선택적 화학적기계적연마공정을 실시하여 상기 조밀한 층간절연막패턴상의 배선금속막에 디싱을 발생시키는 제 5 단계; 및 상기 절연막패턴을 제거한 후, 화학적기계적연마공정을 실시하여 상기 층간절연막패턴에 매립되는 금속배선을 형성하는 제 6 단계를 포함하여 이루어진다.

Description

금속배선의 형성 방법{METHOD FOR FORMING METAL INTERCONNECTION}
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 금속배선공정 중 다마신 공정(Damascene process)에서의 구리배선의 형성 방법에 관한 것이다.
일반적으로, 구리(Cu) 배선을 평탄화할 때 과연마를 하게 되는 이유는 절연층으로 사용되는 산화막상의 구리 잔류물을 완전히 제거하기 위함이다. 즉, 연마가 덜 되어 구리 잔유물이 남게 되면 소자의 불량이 발생하기 때문이다. 한편, 더이상 연마되지 않는 밸리(Valley)에 있는 구리배선도 이러한 과연마 도중에 연마되기 때문에 구리배선의 디싱(Dishing) 문제가 발생된다.
도 1a 내지 도 1c는 종래기술에 따른 구리배선의 형성 방법을 도시한 도면이다.
도 1a에 도시된 바와 같이, 소정 공정이 완료된 반도체기판(11)상에 층간절연막(12)을 형성한 다음, 상기 층간절연막(12)을 선택적으로 식각하여 다수의 금속배선용 콘택을 형성한다. 이어 상기 금속배선용 콘택 상에 구리배선막(13)을 증착한다. 이 때, 넓은 폭의 구리배선막(13)은 밸리가 확연히 드러나는데 비해(13a), 좁은 폭의 구리배선막(13)이 연속적으로 나열되어 있는 곳(13b)은 구리배선막이 채워지다가 만나기때문에 마치 구리배선막이 없는 부분과 같이 매우 넓은 폭의 구리배선막이 형성된다.
도 1b에 도시된 바와 같이, 상기 구리배선막(13)을 일정 두께만큼 화학적기계적연마하는데, 연마공정이 지닌 특성상 넓게 차지하는 구리배선막을 연마하면 연마가 잘 되지않으면서 라운딩(Rounding) 현상이 발생한다(14b). 한편, 밸리에 해당하는 구리배선막(13)은 디싱(14a)이 발생된다.
도 1c에 도시된 바와 같이, 상기 넓은 부분의 구리배선막을 모두 연마하여 상기 층간절연막(12)상에 구리배선막이 존재하지 않게 하는 과연마를 실시하는데, 상기 과연마를 실시하면 밸리에 해당하는 구리배선막은 물론 넓은 구리배선막 또한디싱이 발생된다(15a, 15b).
상술한 종래기술에 의하면, 디싱이 발생된 구리배선막의 두께가 줄어든만큼 높은 저항값을 나타내며, 소자의 전기적 특성에 악영향을 미친다.
이를 해결하기 위해 구리배선막이 넓게 형성된 부분을 선택적으로 식각하여 패턴을 균일하게 해주면 라운딩 문제를 해결할 수 있지만, 구리배선막은 식각이 잘 되지 않기 때문에 그 적용에는 한계가 있다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 화학적기계적연마후 디싱 및 부식을 방지하여 배선의 크기 및 패턴밀도를 균일하게 하는데 적합한 구리배선막의 형성 방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1c는 종래기술에 따른 구리배선의 형성 방법을 도시한 도면,
도 2a 내지 도 2e는 본 발명의 실시예에 따른 구리배선의 형성 방법을 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명
21 : 반도체기판 22 : 층간절연막
23 : 구리배선막 24 : 산화막
24a : 산화막패턴 25 : 구리배선패턴
상기의 목적을 달성하기 위한 본 발명은 소정공정이 완료된 반도체기판상에 층간절연막을 형성하고 상기 층간절연막을 선택적으로 식각하여 조밀한 부분과 소밀한 부분을 갖는 층간절연막패턴을 형성하는 제 1 단계; 상기 층간절연막패턴을 포함한 전면에 배선금속막을 형성하는 제 2 단계; 상기 배선금속막상에 절연막을 형성하는 제 3 단계; 상기 층간절연막패턴 중 조밀한 부분상의 상기 절연막을 선택적으로 식각하여 절연막패턴을 형성하는 제 4 단계; 상기 절연막패턴을 연마타겟으로 하여 선택적 화학적기계적연마공정을 실시하여 상기 조밀한 층간절연막패턴상의배선금속막에 디싱을 발생시키는 제 5 단계; 및 상기 절연막패턴을 제거한 후, 화학적기계적연마공정을 실시하여 상기 층간절연막패턴에 매립되는 금속배선을 형성하는 제 6 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 구리배선막의 형성 방법을 도시한 도면이다.
도 2a에 도시된 바와 같이, 소정공정이 완료된 반도체기판(21)상에 층간절연막(22)을 형성한 후, 상기 층간절연막(22)을 선택적으로 식각하여 금속배선용 콘택을 형성한다. 이어 상기 콘택을 포함한 전면에 구리배선막(23)을 증착한 다음, 상기 구리배선막(23)상에 산화막(24)을 형성한다. 이 때, 상기 구리배선막(23)상에 질화막을 형성할 수 있다.
도 2b에 도시된 바와 같이, 상기 산화막(24)상에 감광막을 도포하고 노광 및 현상으로 패터닝한 다음, 상기 패터닝된 감광막을 마스크로 이용하여 상기 산화막(24)을 식각하여 산화막패턴(24a)을 형성하되, 넓은 부분의 구리배선막(23)이 형성된 부분에만 식각한다. 이 때, 상기 산화막패턴(24a)의 폭은 후속 화학적기계적연마공정에서 충분히 디싱이 발생하도록 50㎛∼100㎛으로 형성되며, 상기 산화막패턴(24a)의 형태는 라인/스페이스(Line/space)형태의 가로와 세로로 교차하는 바둑판 모양이다.
도 2c에 도시된 바와 같이, 디싱을 이용한 선택적인 화학적기계적연마공정을 실시하는데, 상기 화학적기계적연마시 구리배선막(23)의 디싱이 잘 일어나는 조건 즉, 소프트한 연마패드, 연마재가 연마액에서 차지하는 비율이 15%∼30%인 연마액, 10rpm∼30rpm의 높은 연마압력, 5psi∼10psi의 낮은 연마판의 회전속도로 실시한다. 또한 산화막의 연마속도와 구리배선막의 연속속도 차이가 큰 연마액을 사용할 수 있다.
상기와 같은 선택적인 화학적기계적연마공정을 실시하면, 산화막패턴(24a)의 하부에 형성된 구리배선막(23)의 디싱이 발생된다(23a).
도 2d에 도시된 바와 같이, 상기 산화막패턴(24a)을 스트립하면, 넓은 부분의 구리배선막(23)이 잘게 나누어져 후속 화학적기계적연마시 연마균일도를 확보할 수 있다.
도 2e에 도시된 바와 같이, 화학적기계적연마공정을 실시하여 상기 구리배선 콘택에 매립되는 구리배선패턴(25)을 형성한다. 이 때, 넓은 부분에서의 라운딩이 억제되어 다이(Die)내 연마균일도가 향상되고, 과연마를 작게함에 따라 디싱이 적은 상태의 다마신 화학적기계적연마공정을 진행할 수 있다.
도면에 도시되지 않았지만, 본 발명의 다른 실시예로서, 금속배선의 다마신공정에서 알루미늄을 금속배선으로 사용하는 경우에도 디싱을 이용한 선택적인 화학적기계적연마공정을 실시한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 구리배선막 형성후, 산화막패턴을 형성하여 후속 화학적기계적연마공정에 미치는 패턴의 영향을 최소화하므로써, 연마속도가 느린 지역에서 잔류하는 구리배선막을 제거하기 위한 과연마시간을 줄일 수 있고 구리배선막의 화학적기계적공정의 마진을 확보할 수 있는 효과가 있다.

Claims (7)

  1. 금속배선의 형성 방법에 있어서,
    소정공정이 완료된 반도체기판상에 층간절연막을 형성하고 상기 층간절연막을 선택적으로 식각하여 조밀한 부분과 소밀한 부분을 갖는 층간절연막패턴을 형성하는 제 1 단계;
    상기 층간절연막패턴을 포함한 전면에 배선금속막을 형성하는 제 2 단계;
    상기 배선금속막상에 절연막을 형성하는 제 3 단계;
    상기 층간절연막패턴 중 조밀한 부분상의 상기 절연막을 선택적으로 식각하여 절연막패턴을 형성하는 제 4 단계;
    상기 절연막패턴을 연마타겟으로 하여 선택적 화학적기계적연마공정을 실시하여 상기 조밀한 층간절연막패턴상의 배선금속막에 디싱을 발생시키는 제 5 단계; 및
    상기 절연막패턴을 제거한 후, 화학적기계적연마공정을 실시하여 상기 층간절연막패턴에 매립되는 금속배선을 형성하는 제 6 단계
    를 포함하여 이루어짐을 특징으로 하는 금속배선의 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 2 단계에서,
    상기 배선금속막은 구리 또는 알루미늄 중 어느 하나를 이용하는 것을 특징으로 하는 금속배선의 형성 방법.
  3. 제 1 항에 있어서,
    상기 제 4 단계에서,
    상기 절연막패턴은 선폭이 50㎛∼100㎛이고, 라인/스페이스형태의 바둑판 형태로 형성되는 것을 특징으로 하는 금속배선의 형성 방법.
  4. 제 1 항에 있어서,
    상기 제 5 단계는,
    소프트 연마패드, 연마재 첨가비율 15%∼30%인 연마액, 산화막의 연마속도와 배선금속막의 연마속도 차이가 큰 연마액 중 어느 하나를 이용하여 이루어지는 것을 특징으로 하는 금속배선의 형성 방법.
  5. 제 1 항에 있어서,
    상기 제 5 단계는,
    5psi∼10psi의 연마압력과 10rpm∼30rpm의 연마판 회전속도에서 이루어지는것을 특징으로 하는 금속배선의 형성 방법.
  6. 제 1 항에 있어서,
    상기 제 6 단계에서,
    상기 절연막패턴은 습식딥공정을 이용하여 제거되는 것을 특징으로 하는 금속배선의 형성 방법.
  7. 제 1 항에 있어서,
    상기 제 3 단계에서,
    상기 절연막은 산화막 또는 질화막 중 어느 하나를 이용하는 것을 특징으로 하는 금속배선의 형성 방법.
KR1020000044298A 2000-07-31 2000-07-31 금속배선의 형성 방법 KR20020010811A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000044298A KR20020010811A (ko) 2000-07-31 2000-07-31 금속배선의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000044298A KR20020010811A (ko) 2000-07-31 2000-07-31 금속배선의 형성 방법

Publications (1)

Publication Number Publication Date
KR20020010811A true KR20020010811A (ko) 2002-02-06

Family

ID=19680996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000044298A KR20020010811A (ko) 2000-07-31 2000-07-31 금속배선의 형성 방법

Country Status (1)

Country Link
KR (1) KR20020010811A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476037B1 (ko) * 2002-12-11 2005-03-10 매그나칩 반도체 유한회사 반도체 소자의 구리배선 형성방법
KR100703975B1 (ko) * 2005-09-09 2007-04-09 삼성전자주식회사 금속 배선 구조를 가지는 집적 회로 장치 형성 방법
KR100876862B1 (ko) * 2002-07-15 2008-12-31 매그나칩 반도체 유한회사 반도체소자의 금속배선 형성방법
KR100945502B1 (ko) * 2007-03-15 2010-03-09 주식회사 하이닉스반도체 플래쉬 메모리 소자의 금속배선 형성방법
CN103646866A (zh) * 2013-11-29 2014-03-19 上海华力微电子有限公司 化学机械抛光装置及方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100876862B1 (ko) * 2002-07-15 2008-12-31 매그나칩 반도체 유한회사 반도체소자의 금속배선 형성방법
KR100476037B1 (ko) * 2002-12-11 2005-03-10 매그나칩 반도체 유한회사 반도체 소자의 구리배선 형성방법
KR100703975B1 (ko) * 2005-09-09 2007-04-09 삼성전자주식회사 금속 배선 구조를 가지는 집적 회로 장치 형성 방법
KR100945502B1 (ko) * 2007-03-15 2010-03-09 주식회사 하이닉스반도체 플래쉬 메모리 소자의 금속배선 형성방법
CN103646866A (zh) * 2013-11-29 2014-03-19 上海华力微电子有限公司 化学机械抛光装置及方法

Similar Documents

Publication Publication Date Title
KR100359552B1 (ko) 반도체 기판의 표면 평탄화 처리 방법 및 절연층에서의 전도성 플러그 생성 방법
KR19980063976A (ko) 알루미늄 접촉부 형성 방법
KR20020010811A (ko) 금속배선의 형성 방법
US5888896A (en) Method for making an electrical contact to a node location and process for forming a conductive line or other circuit component
JPH0969495A (ja) 半導体装置の製造方法
KR100528449B1 (ko) 화학·기계적 평탄화 및 스핀 에치 공정을 이용한 반도체 소자의 상감형 금속배선 형성방법
KR100315039B1 (ko) 반도체 소자의 금속배선 형성방법
KR100507868B1 (ko) 반도체장치의 배선 형성방법
KR100390838B1 (ko) 반도체 소자의 랜딩 플러그 콘택 형성방법
KR20030002265A (ko) 반도체소자의 콘택플러그 형성방법
KR100197535B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100347533B1 (ko) 반도체 소자의 금속 배선 형성 방법
US6899597B2 (en) Chemical mechanical polishing (CMP) process using fixed abrasive pads
KR100664788B1 (ko) 반도체 소자의 금속막 평탄화 방법
KR20030055802A (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법
KR100546296B1 (ko) 금속 브리지를 방지하는 반도체 장치의 금속 배선 제조 방법
KR20010003142A (ko) 화학·기계적 평탄화 및 스핀 에치 공정을 이용한 반도체 소자의 상감형 금속배선 형성방법
KR20000044667A (ko) 반도체소자의 콘택 형성방법
KR20010058992A (ko) 화학적기계적 연마 방법을 이용한 반도체 소자 제조 방법
KR100236529B1 (ko) 가장자리 식각 마스크 및 이를 적용한 반도체 소자 제조방법
KR950011987B1 (ko) 금속 평탄화를 이용한 반도체 소자의 금속 배선 방법
KR0166134B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR20030058263A (ko) 스토리지노드 콘택 형성방법
KR20020050923A (ko) 반도체 소자 제조 공정의 배선 형성 방법
KR20030049355A (ko) 반도체 소자의 메탈 라인 형성 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination