KR100703975B1 - 금속 배선 구조를 가지는 집적 회로 장치 형성 방법 - Google Patents

금속 배선 구조를 가지는 집적 회로 장치 형성 방법 Download PDF

Info

Publication number
KR100703975B1
KR100703975B1 KR1020060001375A KR20060001375A KR100703975B1 KR 100703975 B1 KR100703975 B1 KR 100703975B1 KR 1020060001375 A KR1020060001375 A KR 1020060001375A KR 20060001375 A KR20060001375 A KR 20060001375A KR 100703975 B1 KR100703975 B1 KR 100703975B1
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
forming
insulating
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060001375A
Other languages
English (en)
Other versions
KR20070029541A (ko
Inventor
이경우
홍덕호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20070029541A publication Critical patent/KR20070029541A/ko
Application granted granted Critical
Publication of KR100703975B1 publication Critical patent/KR100703975B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45C—PURSES; LUGGAGE; HAND CARRIED BAGS
    • A45C11/00—Receptacles for purposes not provided for in groups A45C1/00-A45C9/00
    • A45C11/34—Pencil boxes; Pencil etuis or the like
    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45C—PURSES; LUGGAGE; HAND CARRIED BAGS
    • A45C13/00—Details; Accessories

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

집적 회로 장치를 형성하는 방법은 반도체 기판 위에 제1 절연층을 형성하고, 제1 절연층 위에 절연 건식 에치 스토퍼층을 형성하는 단계를 포함한다. 제2 절연층은 건식 에치 스토퍼층 위에 형성된다. 적어도 하나의 콘택 홀은 제2 절연층을 통해 제1 절연층의 안쪽으로 연장되도록 제공된다. 금속층은 콘택 홀의 안쪽과 제2 전기 절연층의 위쪽으로 배치된다. 제1 연마 패드 압력으로 금속층을 화학 기계적 폴리싱하여 제2 전기 절연층을 노출시키고 콘택 홀의 안에 금속 플러그를 만드는 단계가 수행된다. 제2 절연층의 노출된 표면을 건식 에칭하여 건식 에치 스토퍼층 표면과 건식 에치 스토퍼층으로부터 연장된 금속 플러그의 측벽을 노출시킨다. 또한, 연마 스토퍼층으로 건식 에치 스토퍼층을 이용하여 제1 연마 패드 압력보다 낮은 제2 연마 패드 압력으로 금속 플러그를 화학 기계적 폴리싱하는 단계가 수행된다.

Description

금속 배선 구조를 가지는 집적 회로 장치 형성 방법{METHODS OF FORMING INTEGRATED CIRCUIT DEVICES HAVING METAL INTERCONNECT STRUCTURES THEREIN}
도 1a 내지 1c 는 다마신 공정 단계를 이용한 금속 배선층들을 형성하는 종래의 방법을 도시하는 중간 구조의 단면도들이다.
도 2a 내지 2g 는 본 발명의 일 실시예에 따라, 금속 배선층들을 형성하는 방법을 도시한 중간 구조의 단면도들이다.
도 3a 내지 3b 는 본 발명의 다른 실시예에 따라, 도 2f 내지 2g에 도시된 것을 대체하는 공정 단계를 도시한 중간 구조의 단면도들이다.
도 4a 내지 4e 는 본 발명의 또 다른 실시예에 따라, 금속 배선 구조를 형성하는 방법을 도시한 중간 구조의 단면도들이다.
본 발명은 집적회로(IC) 제조방법에 대한 것으로, 특히 그 안에 금속 배선층들(metal interconnect layers)을 가지는 집적회로의 제조방법에 관한 것이다.
종래의 집적회로 제조방법은 반도체기판 위에 다층의 금속 배선층을 만들기 위해 금속 다마신 공정(damascene process)을 이용한다. 도 1a 내지 1c에 도시한 바와 같이, 종래 방법은 그 안에 트렌치 절연 영역들(12, trench isolation regions)을 가지는 반도체 기판(10)위에 제1 절연층(14)를 형성하는 단계를 포함할 수 있다. 상기 제1 절연층(14)은 하부 디바이스 구조(예를 들어, 게이트 전극(13))에 대한 어느 정도의 패시베이션(passivation)을 제공하기 위하여 기판(10)의 표면 위에 직접 형성될 수 있다. 상기 제1 절연층(14)은 사진식각공정(photolithography)을 이용하여 패턴을 형성하여 그 안에 복수의 콘택홀(15, contact hole)을 정의할 수 있다. 도시된 바와 같이, 콘택 홀(15)의 밀도는 기판(10)상의 위치에 따라 달라질 수 있다. 콘택 홀(15)을 형성한 후, 제1 전도성 물질(예를 들어, 텅스텐(W))의 블랭킷층(16, blanket layer)은 제1 전기 절연층(14) 위에 컨포멀하게(conformally) 형성될 수 있다.
도 1b에 도시한 바와 같이, 상기 블랭킷층(16)은 충분한 시간 동안 평탄화되어 제1 절연층(14)을 노출시키고 도면부호 16a, 16b, 16c와 같은 복수개의 제1 전도성 비아(via)들을 정의할 수 있다. 이러한 평탄화 단계(planarization step)는 연마하는 동안 블랭킷층(16)의 상부 표면에 적용되는 슬러리(slurry) 용액과 함께 연마장치를 이용하는 종래의 화학적 기계적 연마(CMP: chemical-mechanical polishing, 이하 ‘CMP’함) 단계에 의해 수행될 수 있다. 불행하게도 이러한 연마 과정에서, 디싱 현상(dishing phenomenon)에 의해 도면부호 16c와 같이 상대적으로 높은 밀도의 전도성 비아(via)를 가지는 기판(10) 부분과 대향하는 제1 절연층(14)의 과도한 함몰(recession)을 초래할 수 있다.
그 이후에, 도 1C에 도시된 바와 같이, 제2 절연층(18)이 도 1b의 구조 위에 형성된 다음 패터닝되어 도면부호 16a, 16b, 16c와 같은 전도성 비아(via)들과 정렬되는 개구부들을 정의할 수 있다. 그리고, 제2 전도성 물질(예를 들면, 구리(Cu)이나 텅스텐(W))의 블랭킷층이 제2 절연층(18)위에 컨포멀하게 형성될 수 있다. 이러한 블랭킷층은 CMP를 이용하여 평탄화되어 도면부호 20a, 20b, 20c, 20d와 같은 복수개의 제 2 금속층을 정의할 수 있다. 불행하게도 도면 1B에 도시된 바와 같이, 제1 절연층(14)의 과도한 함몰로 인하여, 제 2 금속 전도성 물질의 평탄화는 인접한 전도성 비아들(16c)이 전기적으로 단락되는 상대적으로 넓은 금속 선(20d)의 형성을 초래할 수 있다. 이러한 상대적으로 넓은 금속 선(20d)은 백 엔드 프로세스(back-end processing) 공정이 완료된 이후 장치의 수율(yield)을 심각하게 감소시킬 수 있는 금속 결함(예를 들면, 금속선 단락)이 나타나게 한다.
본 발명이 이루고자 하는 기술적 과제는 절연층의 과도한 함몰로 인하여, 금속 전도성 물질의 평탄화에 의한 인접한 전도성 비아(via)들이 전기적으로 단락되는 현상을 방지할 수 있으며, 백 엔드 프로세스(back-end processing) 공정이 완료된 이후 장치의 수율(yield)을 감소시킬 수 있는 금속 결함(예를 들면, 금속선 단락)을 감소시킬 수 있는 금속 배선 구조를 형성하는 방법을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예들은 금속 다마신 공정의 단계들을 이용하여 집적 회로 장치를 형성하는 방법을 포함하고 있다. 이러한 실시예들에 따르면, 이 방법은 반도체 기판 위에 그 안에 콘택 홀(contact hole)을 가진 절연층을 형성하고, 그 콘택 홀에 인접한 위치에 있는 절연층 안에 리세스부(recess)를 형성하는 것으로 이루어진다. 콘택 홀과 리세스부는 제1 전도성 물질(예를 들면, 텅스텐(W))로 채워지게 된다. 콘택 홀 안에 있는 제1 전도성 물질의 최소한 한 부분은 노출된다. 이러한 콘택 홀과 리세스부 안에 있는 제1 전도성 물질을 에칭 마스크로 이용하여 에치 백(etch back)함으로써 노출이 이루어진다.
상기 리세스부 안에 있는 제1 전도성 물질은 절연층의 다른 부분을 노출시키기 위해 제거된다. 이후, 상기 제1 전도성 물질의 노출된 부분은 상기 제1 전도성 물질의 노출된 부분과 직접적으로 접하도록 제2 전도성 물질(예를 들어, 구리(Cu))로 덮게 된다. 이러한 커버링(covering) 단계에 의해 제1 전도성 물질과 제2 전도성 물질을 포함하는 배선 패턴이 만들어진다. 특히, 이 커버링 단계는 제1 전도성 물질의 노출된 부분 위에 직접 금속층을 배치하고, 전기 절연층을 노출시키기 위한 충분한 시간 동안 배치된 금속층을 평탄화하는 것을 포함한다.
본 실시예의 또 다른 면에 따르면, 전기 절연층 안에 있는 리세스부를 형성하는 단계는 사진식각공정으로 패턴이 형성된 층을 에칭 마스크로 이용하여 전기 절연층 안으로 리세스부를 에칭하는 것을 포함한다. 이 경우, 리세스부를 에칭하는 단계에 앞서 콘택 홀의 안쪽과 절연층의 위쪽에 스핀 온 글래스(SOG: spin-on- glass, 이하 ‘SOG’라 함)층을 배치하는 단계가 이루어 진다. 이러한 SOG층을 배치하는 단계에 이어, 상기 SOG층 위에 반사방지 코팅을 배치하는 단계와 상기 반사방지 코팅 위에 포토레지스트(PR: photoresist, 이하 ‘PR’이라 함)를 배치하는 단계가 이루어 진다. 또한, 상기 PR 배치 단계에 이어 PR층에 패턴을 형성하는 단계와, 패턴이 형성된 PR층을 에칭 마스크로 이용하여 SOG층을 에칭하는 단계가 이루어진다.
발명의 또 다른 실시예에 따르면, 금속 다마신 공정단계들을 이용하여 집적회로 장치를 형성하는 방법은 반도체 기판 위에 그 안에 콘택 홀을 갖는 절연층을 형성하는 것과 콘택 홀에 인접한 위치에 있는 절연층 안에 리세스부를 형성하는 것을 포함한다. 콘택 홀과 리세스부는 제1 전도성 물질(예를 들어, 텅스텐(W))로 채워지게 된다. 콘택 홀 안의 제1 전도성 물질의 적어도 한 부분은 노출되게 된다. 이러한 노출은 콘택 홀과 리세스부의 안에 있는 제1 전도성 물질을 에칭 마스크로 이용하여 전기 절연층의 한 부분을 에치 백(etch back)함으로써 이루어진다. 리세스부 안에 있는 제1 전도성 물질은 전기 절연층의 또 다른 부분을 노출시키기 위해 제거된다. 이후, 제1 전도성 물질의 노출된 부분과 리세스부 안에 있는 제1 전도성 물질은 상기 제1 전도성 물질의 노출된 부분과 직접 접하는 제2 전도성 물질(예를 들어, 구리(Cu))에 의해 덮이게 된다. 상기 제2 전도성 물질을 충분한 시간 동안 평탄화하여 리세스부 안에 있는 제 1 전도성 물질을 제거하고, 제1 전도성 물질과 제2 전도성 물질을 포함하는 배선 패턴을 정의한다. 본 실시예의 또 다른 면에 따르면, 제1 전기 전도 물질을 이용하여 콘택 홀과 리세스부를 채우는 단계는 전기 절연층 위에 제1 콘택 홀의 안쪽과 제1 리세스부의 안쪽으로 연장된 제1 전도성 물질을 형성하는 단계와, 제1 전도성 물질을 충분한 시간동안 평탄화하여 절연층을 노출시키고 콘택 홀 안의 전도성 플러그와 리세스부 안의 더미 금속 패턴(dummy metal pattern)을 정의한다.
본 발명의 또 다른 실시예에 따르면, 집적회로 장치를 형성하는 방법은 반도체 기판 위에 제1 절연층을 형성하는 단계와 제1 절연층 위에 제2 절연층을 형성하는 단계를 포함한다. 그 이후에 제1 콘택 홀이 형성된다. 이러한 제1 콘택 홀은 제1 절연층과 제2 절연층을 통해 연장된다. 그 후에, 제1 리세스부가 제1 콘택 홀에 인접한 부분의 제2 절연층 안에 형성된다. 제 1 콘택 홀과 제1 리세스부는 제1 전도성 물질(예를 들어, 텅스텐(W))에 의해 채워지게 된다. 제1 콘택 홀과 제1 리세스부 안의 제1 전도성 물질을 에칭 마스크로 이용하여 제2 절연층의 일부분을 에치 백(etch back)함으로써 제1 콘택 홀 안의 제1 전도성 물질의 적어도 한 부분을 노출시킨다. 제1 전도성 물질의 노출된 부분은 제2 전도성 물질(예를 들어, 구리(Cu))로 덮여서 배선 패턴을 정의한다. 이러한 배선패턴은 제1 전도성 물질과 제2 전도성 물질을 포함한다.
본 실시예의 또 다른 면에 따르면, 제1 전도성 물질을 이용하여 제1 콘택 홀과 제1 리세스부를 채우는 단계는 제2 절연층 위에 있는 제1 콘택 홀의 안쪽과 제1 리세스부 안쪽으로 연장된 제1 전도층을 형성하는 단계를 포함한다. 그 후에, 제1 전도층을 충분한 시간 동안 평탄화하여 제2 절연층을 노출시킨다. 이러한 평탄화 단계는 제1 전도층을 충분한 시간 동안 제1 콘택 홀 안에 전도성 플러그와 제1 리 세스부 안에 더미 금속 패턴(dummy metal pattern)을 정의하는 것을 포함한다.
이러한 커버링 단계(covering step)에 앞서 제2 절연층의 또 다른 부분을 노출시키기 위해 더미 금속 패턴을 제거하는 단계가 행해진다. 특히, 상기 제거 단계는 제1 리세스부 안에 있는 더미 금속 패턴을 에칭 백 하는 단계와 동시에 제1 콘택 홀 안에 있는 전도성 플러그의 한 부분을 에칭 백(etching back) 하는 단계를 포함한다. 또 다른 방법으로, 상기 커버링 단계는 전기 전도 플러그와 더미 금속 패턴 위에 금속층(예를 들어, 구리 금속층(copper metallization))을 형성하는 단계와 금속층을 충분한 시간 동안 평탄화하여 더미 금속 패턴을 제거하고 제2 절연층의 또 다른 부분을 노출시킨다.
본 발명의 또 다른 실시예에 따르면, 집적 회로 장치를 형성하는 방법은 반도체 기판 위에 제1 절연층을 형성하는 단계와 제1 절연층 위에 절연 건식 에치 스토퍼층(dry etch stopper layer)을 형성하는 단계를 포함한다. 이러한 절연 건식 에치 스토퍼층은 제1 절연층에 비해 상대적으로 높은 유전상수(dielectric constant)를 가진다. 제2 절연층은 상기 건식 에치 스토퍼층 위에 형성되고, 콘택 홀은 제2 절연층을 통해 제1 절연층의 안쪽으로 연장되도록 형성된다. 제2 절연층은 건식 에치 스토퍼층에 비해 상대적으로 낮은 유전상수를 가진다. 이어서, 금속층(예를 들어, 텅스텐 금속)은 콘택 홀의 안쪽과 제2 절연층의 위쪽으로 배치된다. 이러한 금속층을 충분한 시간 동안 평탄화하여 제2 절연층의 표면을 노출시키고 콘택 홀 안에 금속 플러그를 정의한다. 제2 절연층의 노출된 표면을 충분한 시간 동안 건식 에치하여 건식 에치 스토퍼층의 표면과 건식 에치 스토퍼층으로부터 연장 된 금속 플러그의 측벽을 노출한다. 평탄화 스토퍼층으로 건식 에치 스토퍼층을 이용하여 금속 플러그를 평탄화한다. 이후에, 제3 절연층이 평탄화된 금속 플러그 및 건식 에치 스토퍼층 상에 형성될 수 있다. 추가로, 제3 절연층을 통해 연장되고 평탄화된 금속 플러그를 노출하는 제2 콘택 홀이 형성될 수 있다.
본 실시예에 있어서, 금속층의 평탄화 단계는 제1 연마 패드 압력으로 금속층을 CMP하는 단계를 포함한다. 그렇지만, 건식 에치 스토퍼층 안의 ‘디싱(dishing) 현상’의 가능성을 줄이기 위하여, 금속 플러그를 평탄화하는 단계는 제1 연마 패드 압력보다 낮은 제2 연마 패드 압력으로 금속 플러그를 CMP하는 단계를 포함한다. 이러한 연마 공정은 건식 에치 스토퍼층과 제3 전기 절연층의 전체 유전상수를 감소시키고, 금속 플러그와 전기적으로 연결되도록 겹쳐진 금속 영역과 관련된 기생 전기용량(parasitic capacitance)을 가능한 감소시킬 수 있도록 건식 에치 스토퍼층을 충분히 얇게 만들게 될 것이다. 본 실시예의 또 다른 면에 따르면, 제1 전기 절연층 위에 전기 절연 건식 에치 스토퍼층을 형성하는 단계는 제1 전기 절연층 위에 약 200Å 내지 300Å의 두께를 가지는 전기 절연 건식 에치 스토퍼층을 배치하는 단계를 포함한다. 이러한 경우, 금속 플러그를 평탄화 하는 단계는 약 100Å 내지 200Å 의 최종 두께가 되도록 건식 에치 스토퍼층을 평탄화 하는 단계를 포함한다. 이 건식 에치 스토퍼층은 실리콘 나이트라이드(Silicon nitride), 아모포스 실리콘 카바이드(amorphous silicon carbide) 또는 SiCN, 또는 이 들의 조합으로 형성된다.
이하부터는 본 발명의 바람직한 실시예를 보여주는 도면을 참조하여 본 발명 을 좀 더 상세하게 설명한다. 그러나, 본 발명은 다른 형태로 실시될 수 있으며, 이하에서 설명하는 실시예에 의해 한정되어 해석되어서는 아니된다. 오히려 이러한 실시예들은 본 명세서가 충분하고 완전하도록 하고, 본 기술 분야의 통상의 지식을 가진 자가 본 발명의 범위를 충분히 해석할 수 있도록 하기 위해 제공되는 것이다. 도면에 있어서, 각 층의 두께와 영역들은 명확하게 하기 위해 과장되어 있다. 어떤 층(layer)이 다른 층이나 기판 위에 있는 것으로 되어 있는 경우는, 그것이 다른 층이나 기판 위에 직접 있을 수도 있고, 그 사이에 중간층들이 존재할 수 있다. 명세서 전체에 걸쳐, 같은 도면부호는 같은 구성요소를 지칭한다.
도 2a를 참조하면, 본 발명의 몇몇 실시예들에 따른 금속 연결층을 형성하는 방법은 반도체 기판(110) 위에 제1 절연층(114)을 형성하는 단계를 포함한다. 도시된 바와 같이, 반도체 기판(110)은 그 안에 복수개의 트랜치 절연 영역들(112, trench isolation regions)과 복수개의 디바이스 구조(113) (예를 들어, 게이트 전극)을 가지는 집적 회로 기판일 수 있다. 제1 절연층(114)은 약 2,000Å 내지 4,000Å 의 두께를 가지는 실리콘 다이옥사이드(silicon dioxide)가 될 수 있으나, 이 절연층(114)는 2,000Å 이하 또는 4,000Å 이상의 두께를 가지는 것도 가능하다. 그 다음, 제1 절연층(114)은 제2 절연층(118)으로 덮이게 된다. 이러한 제2 절연층(118)은 상대적으로 낮은 유전상수를 갖는 전기 절연물질, 예를 들면 약 2.65의 유전상수를 갖는 방향족 탄화수소 중합체인 SiCOH 또는 SiLKTM 과 같은 물질을 증착함으로써 형성될 수 있다. 제2 절연층(118)은 약 1,500Å 내지 2,000Å의 두께 를 가질 수 있으나, 다른 두께를 가지는 것도 역시 가능하다. 그 다음, 제1 절연층(114)과 제2 절연층(118)은 각각 패터닝되어 그 안에 복수개의 콘택 홀(117)을 정의한다. 사진식각공정사진식각공정으로 만들어진 마스크(미 도시됨)를 이용하여 에칭 된 이러한 콘택 홀(117)은 제1 절연층(114)을 통해 완전히 연장되며, 반도체 기판(110)의 상부표면 및/또는 하나 또는 그 이상의 디바이스 구조(113)를 노출시킬 수 있다.
도 2b를 참조하면, SOG층(120)은 컨포멀하게 도포되어 복수개의 콘택 홀(117)을 채우고, 제2 절연층(118)의 상부 표면에 균일하게 코팅된다. 본 기술 분야의 통상의 기술을 가진 자가 이해할 수 있는 바와 같이, SOG층(120)은 고정밀 사진식각공정 단계가 순차적으로 수행될 수 있게 하기 위하여 높은 표면 평탄도를 얻는데 사용될 수 있다. 이러한 고정밀 사진식각공정 단계는 저온 옥사이드(LTO: low temperature oxide, 이하 ‘LTO’ 라 함)층(122)과 반사방지코팅(124)을 순차적으로 형성하는 단계를 포함할 수 있다. 그 후에, PR층을 형성하고 패터닝하여, 반대 형상의 PR 마스크(126)를 정의할 수 있다. 이러한 마스크(126)는 제2 절연층(118)의 상부 표면의 일부에 마주보게 연장되는 개구부를 가지도록 형성될 수 있는데, 이들은 콘택홀(117)에 바로 인접한다.
도 2c에 도시된 바와 같이, 에칭 단계(예를 들면, 활성 이온 에칭(RIE: reactive ion etching))를 수행하여 반사 방지 코팅(124), LTO층(122), SOG층(120)과 제2 절연층(118)의 상부 표면을 통해 순차적으로 선택적으로 에칭하고, 제2 절연층(118)의 상부 표면 안에 복수개의 리세스부(128)를 정의할 수 있다.이러한 리 세스부(128)는 약 500Å 내지 1,000Å의 깊이를 가질 수 있다.
도 2d 내지 2e를 참조하면, 콘택 홀(117)과 리세스부(128)는 제1 전도성 물질로 채워지게 된다. 특히, 금속 블랭킷층(130)(예를 들어, 텅스텐(W))은 제2 절연층(118)의 위쪽과 콘택 홀(117)의 안쪽에 컨포멀하게형성될 수 있다. 이러한 금속 블랭킷층(130)은 약 1,000Å 내지 5,000Å의 두께를 가질 수 있다. 그런 다음, 금속 블랭킷층(130)은 충분한 시간 동안 금속 블랭킷층(130)을 CMP함으로써 평탄화되어, 제2 절연층(118)의 상부 표면을 노출시키고, 따라서 콘택홀(117) 안에 복수개의 전도성 플러그(132a)와 복수개의 리세스부(128) 안에 복수개의 더미 금속 패턴(132b)을 정의할 수 있다.
도 2f를 참조하면, 반응성 이온 식각(RIE: reactive ion etching, 이하 ‘RIE’라 함) 단계를 수행하여 전도성 플러그(132a)와 더미 금속 패턴(132b)을 에칭 마스크로 이용하여 제2 절연층(118)의 노출된 부분을 방향성 있게 에치 백(etch back) 한다. 도시한 바와 같이, 이러한 RIE 단계는 충분한 시간 동안 수행되어 제1 절연층(114)의 상부 표면을 노출(그리고 가능하다면 에치백)시킬 수 있다. 그 이후에, 도 2g에 도시한 바와 같이, 제2 금속 블랭킷층(예를 들면, 구리(Cu))이 도 2F에 도시된 구조 위에 형성되고, 이어서 충분한 시간 동안 평탄화 (예를 들면, CMP를 이용하여) 되어 더미 금속 패턴(132b)을 제거하고 제2 절연층(118)의 하부 부분을 노출시킨다. 제2 금속 블랭킷층은 약 4,000Å 내지 9,000Å의 두께를 가질 수 있다. 인접한 금속 플러그들(132a) 사이에 연장된 제2 절연층(118)의 부분들은 서로 인접한 금속 배선 패턴들을 전기적으로 절연하는 역할을 한다. 이러한 각각의 배선 패턴들은 제2 금속층으로부터 만들어진 커버링(covering) 금속 패턴(134)(예를 들어, 구리 커패시터(Cu Capacitor))을 가지는 각각의 전도성 플러그(132a)를 포함한다. 이후 공정과 패키징 단계(미 도시됨)를 수행하여 본 명세서에서 설명한 공정단계들로부터 형성된 하나 또는 그 이상의 금속화 층을 가지는 집적 회로 장치를 완성할 수 있다. 본 발명의 또 다른 실시예에 따르면, 도 2F 내지 2G와 관련되어 도시하고 설명한 단계들은 도 3a 내지 3b로 대체될 수 있다. 특히, 도 3a에는 전도성 플러그(132a)와 더미 금속 패턴(132b)을 에칭마스크로 이용하여 제2 절연층(118)의 노출된 부분을 이방성 에치 백(etch back)하는 RIE 단계를 수행하는 것이 도시되어 있다. 그 후에, 추가적인 에칭 단계(건식 또는 습식 에칭)가 수행되어 전도성 플러그(132a)를 에치 백(즉, 짧게) 하고 더미 금속 패턴(132b)을 제거한다. 도 3b에 도시된 바와 같이 제2 금속 블랭킷층(예를 들어, 구리 (Cu))이 도 3a에 도시된 구조 위에 형성된 다음 충분한 시간 동안 평탄화(예를 들어, CMP를 이용하여) 되어 제2 절연층(118)의 하부(underlying) 부분을 노출시킨다. 인접한 전도성 플러그(132a)들 사이에 연장된 제2 절연층(118)의 부분들은 각각의 인접한 금속 배선 패턴들을 전기적으로 절연하는 역할을 한다. 이러한 각각의 배선 패턴들은 제2 금속층으로부터 기인한 커버링(covering) 금속 패턴(134)(예를 들어, 구리 커패시터을 가지는 각각의 전도성 플러그(132a)를 포함한다.
본 발명의 또 다른 실시예들은 반도체 기판들 위에 금속 배선 구조들을 형성하는 방법들을 포함한다. 이러한 금속 배선 구조들은 도 4a 내지 4e에 의해 도시된 금속 플러그들을 포함한다. 특히, 도 4a에는 제1 절연층(214)을 형성한 다음, 제1 절연층 위에 절연 건식 에치 스토퍼층(216)을 형성하는 단계가 도시되어 있다. 제2 절연층(218)은 또한 상기 건식 에치 스토퍼층(216) 위에 형성된다. 동일한 물질 또는 다른 물질을 포함할 수 있는 제1 절연층(214)와 제2 절연층(218)은 예를 들어, USG(undoped silicate glass) 또는 BPSG(borophosphosilicate glass)층으로 형성될 수 있다. 이러한 절연층들은 HDP(high density plasma), PECVD(plasma enhanced CVD), 또는 SACVD(semi-atmospheric CVD) 등의 기술을 이용하여 형성될 수 있다. 더욱이 제1 절연층(214)은 도 2a 내지 2g에 도시된 기판(110)과 같은 반도체 기판 위에 형성될 수 있다. 그리고 복수개의 콘택 홀(217)이 형성된다. 이러한 콘택 홀(217)은 도시된 바와 같이, 제2 절연층(218)을 통해 제1 절연층(214)의 안쪽으로 연장된다. 그 이후에, 금속화 블랭킷층(220)(예를 들어, 텅스텐 금속)은 제2 절연층(218)의 위쪽과 콘택 홀(217)의 안쪽으로 컨포말하게(conformally) 형성된다.
도 4b를 참조하면, 이러한 금속층(220)은 충분한 시간 동안 평탄화되어 제2 절연층(218)의 상부 표면을 노출시키고 콘택홀(217)의 안쪽에 복수개의 금속 플러그들(220a, 220b)을 정의한다.. 도시된 바와 같이, 만약 금속 플러그의 밀도가 충분히 높다면, 금속층(220)의 평탄화는 제2 절연층(218) 안에 디싱(dishing)(D)을 일으킬 수 있다. 그 이후, 도 4C에 도시된 바와 같이, 제2 절연층(218)의 노출된 표면은 충분한 시간 동안 건식 에칭 에칭되어 건식 에치 스토퍼층(216)의 표면과 건식 에치 스토퍼층(216)으로부터 연장된 금속 플러그들(220a, 220b)의 측벽을 노출시킨다.
그런 다음, 도 4d에 도시된 바와 같이, 금속 플러그(220a, 220b)는 평탄화되 고, 건식 에치 스토퍼층(216)은 평탄화 스토퍼층으로 사용된다. 그 이후, 도 4e에 도시된 바와 같이, 제3 절연층(230)이 평탄화된 금속 플러그들(220a, 220b)와 건식 에치 스토퍼층(216) 위에 형성된다. 이러한 제3 절연층(230)은 사진식각공정을 이용하여 패터닝되어 대응하는 하부 금속 플러그들(220a, 220b)를 노출시킬 수 있는 복수개의 콘택홀(232)를 정의한다.
도 4a 내지 4e에 도시된 실시예의 또 다른 면에 따르면, 금속층(220)을 평탄화하는 단계는 제1 연마 패드 압력으로 금속층(220)을 CMP하는 단계를 포함하고, 금속 플러그들(220a, 220b)을 평탄화하는 단계는 제1 연마 패드 압력보다 낮은 제2 연마 패드 압력으로 금속 플러그들(220a, 220b)을 CMP하는 단계를 포함한다. 특히, 제1 연마 패드 압력으로 금속층(220)을 CMP하는 단계는 약 3 psi의 패드 압력과 약 20 내지 100 rpm의 패드 회전 속도에서 SiO2를 포함하는 연마용 슬러리(abrasive slurry)를 이용하여 금속층(220)을 연마하는 단계를 포함할 수 있다. 추가적으로, 제2 연마 패드 압력으로 금속 플러그를 CMP하는 단계는 약 1psi의 패드 압력과 약 20 내지 100 rpm의 패드 회전 속도에서 SiO2를 포함하는 연마용 슬러리를 이용하여 금속 플러그를 연마하는 단계를 포함할 수 있다.
뒤에 설명한 금속 플러그의 ‘부드러운(gentle)’ 평탄화도 건식 에치 스토퍼층(216)을 충분히 얇게 (실질적인 디싱(dishing) 없이) 할 수 있어, 이에 의해 건식 에치 스토퍼층(216)과 제3 절연층(230)의 전체 유전상수를 감소시키고 ,금속 플러그(220a, 220b)와 전기적으로 연결될 수 있는 겹쳐진 금속 영역과 관련된 기생 전기용량을 감소시킬 수 있다.
또한 본 발명의 또 다른 실시예에 따르면, 절연성 건식 에치 스토퍼층(216)을 형성하는 단계는 제1 절연층(214) 위에 약 200Å 내지 300Å의 두께를 가지는 절연성 건식 에치 스토퍼층(216)을 형성하는 단계를 포함한다. 이 경우, 금속 플러그들(220a, 220b)을 평탄화하는 단계는 약 100Å 내지 200Å의 두께를 가지는 건식 에치 스토퍼층(216)을 평탄화하는 단계를 포함할 수 있어, 이로 인해 기생 커패시턴스를 감소시킬 수 있다. 본 발명의 또 다른 실시예에 따르면, 절연성 건식 에치 스토퍼층(216)을 형성하는 단계는 제1 절연층(214) 위에 실리콘 나이트라이드(Silicon nitride), 아모포스 실리콘 카바이드(amorphous silicon carbide) 또는 SiCN, 또는 이들의 조합을 형성하는 단계를 포함한다.
도면과 명세서에서 본 발명의 대표적인 바람직한 실시예들을 기술하였고, 비록 특정한 용어가 사용되었지만, 이는 포괄적이며 설명하기 위한 의미로 사용된 것이고, 이후의 청구항에서 설명되는 본 발명의 권리범위 해석함에 있어 제한하는 목적으로 사용되는 것은 아니다.
본 발명은 절연층의 과도한 함몰로 인하여, 금속 전도성 물질의 평탄화에 의한 인접한 전도성 비아(via)들이 전기적으로 단락되는 현상을 방지할 수 있으며, 백 엔드 프로세스(back-end processing) 공정이 완료된 이후 장치의 수율(yield)을 심각하게 감소시킬 수 있는 금속 결함(예를 들면, 금속선 단락)을 감소시킬 수 있다.

Claims (21)

  1. 반도체 기판 위에 제1 절연층을 형성하는 단계;
    상기 제1 절연층 위에 절연 건식 에치 스토퍼층을 형성하는 단계;
    상기 건식 에치 스토퍼층 위에 제2 절연층을 형성하는 단계;
    상기 제2 절연층을 관통해 제1 절연층 안쪽으로 연장되는 콘택 홀을 형성하는 단계;
    상기 콘택 홀의 안쪽과 상기 제2 절연층의 위쪽에 금속층을 형성하는 단계;
    상기 금속층을 평탄화하여 상기 제2 절연층의 표면을 노출시키고 상기 콘택 홀 내에 금속 플러그를 형성하는 단계;
    상기 제2 절연층의 노출된 표면을 건식 에칭(dry etching) 하여 상기 건식 에치 스토퍼층의 표면과 상기 건식 에치 스토퍼층으로부터 연장된 상기 금속 플러그의 측벽을 노출시키는 단계;평탄화 스토퍼층으로 상기 건식 에치 스토퍼층을 이용하여 상기 금속 플러그를 평탄화하는 단계;
    상기 평탄화된 금속 플러그와 상기 건식 에치 스토퍼층의 위에 제3 절연층을 형성하는 단계; 및
    상기 제3 절연층을 관통해 연장되고 상기 평탄화된 금속 플러그를 노출시키는 제2 콘택 홀을 형성하는 단계를 포함하는 집적 회로 장치 형성방법.
  2. 제 1 항에 있어서,
    상기 금속층을 평탄화하는 단계는 제1 연마 패드 압력으로 금속층을 CMP 하는 단계를 포함하고,
    상기 금속 플러그를 평탄화하는 단계는 상기 제1 연마 패드 압력보다 낮은 제2 연마 패드 압력으로 금속 플러그를 CMP 하는 단계를 포함하는 집적 회로 장치 형성방법.
  3. 제 2 항에 있어서,
    상기 제1 절연층 위에 절연 건식 에치 스토퍼층을 형성하는 단계는 상기 제1 절연층 위에 약 200Å 내지 300Å의 두께를 가지는 절연 건식 에치 스토퍼층을 형성하는 단계를 포함하는 집적 회로 장치 형성 방법.
  4. 제 1 항에 있어서,
    상기 제1 절연층 위에 절연 건식 에치 스토퍼층을 형성하는 단계는 상기 제1 절연층 위에 약 200Å 내지 300Å의 두께를 가지는 절연 건식 에치 스토퍼층을 형성하는 단계를 포함하는 집적 회로 장치 형성 방법.
  5. 제 4 항에 있어서,
    상기 금속 플러그를 평탄화하는 단계는 상기 건식 에치 스토퍼층을 평탄화하여 약 100Å 내지 200Å의 두께가 되도록 하는 단계를 포함하는 집적 회로 장치 형성 방법.
  6. 제 4 항에 있어서,
    상기 제1 절연층 위에 절연 건식 에치 스토퍼층을 형성하는 단계는 상기 제1 절연층 위에 실리콘 나이트라이드(Silicon nitride), 아모포스 실리콘 카바이드(amorphous silicon carbide) 또는 SiCN, 또는 이들의 조합으로 이루어진 층을 형성하는 단계를 포함하는 집적 회로 장치 형성 방법.
  7. 제 1 항에 있어서,
    상기 제1 절연층 위에 절연 건식 에치 스토퍼층을 형성하는 단계는 제1 절연층 위에 실리콘 나이트라이드(Silicon nitride), 아모포스 실리콘 카바이드(amorphous silicon carbide) 또는 SiCN, 또는 이들의 조합으로 이루어진 층을 형성하는 단계를 포함하는 집적 회로 장치 형성방법.
  8. 제 1 항에 있어서,
    상기 금속층을 형성하는 단계는 상기 콘택 홀의 안쪽과 상기 제2 절연층의 위쪽에 텅스텐 금속층을 형성하는 단계를 포함하는 집적 회로 장치 형성 방법.
  9. 제 1 항에 있어서,
    상기 제2 콘택 홀은 상기 제1 절연층을 노출시키지 않는 집적 회로 장치 형성 방법.
  10. 반도체 기판 위에 제1 절연층을 형성하는 단계;
    상기 제1 절연층 위에 절연 건식 에치 스토퍼층을 형성하는 단계;
    상기 건식 에치 스토퍼층 위에 제2 절연층을 형성하는 단계;
    상기 제2 절연층을 관통해 상기 제1 절연층의 안쪽으로 연장되는 콘택 홀을 형성하는 단계;
    상기 콘택 홀의 안쪽과 상기 제2 절연층의 위쪽으로 금속층을 배치하는 단계;
    제1 연마 패드 압력으로 상기 금속층을 화학 기계적 폴리싱하여 상기 제2 절연층의 표면을 노출시키고 상기 콘택 홀의 안에 금속 플러그를 형성하는 단계;
    상기 제2 절연층의 노출된 표면을 건식 에칭(dry etching) 하여 상기 건식 에치 스토퍼층의 표면과 상기 건식 에치 스토퍼층으로부터 연장된 금속 플러그의 측벽을 노출시키는 단계; 및
    연마 스토퍼층으로 상기 건식 에치 스토퍼층을 이용하고, 상기 제1 연마 패드 압력보다 낮은 제2 연마 패드 압력으로 상기 금속 플러그를 화학 기계적 폴리싱하는 단계를 포함하는 집적 회로 장치 형성방법.
  11. 제 10 항에 있어서,
    상기 제1 절연층 위에 절연 건식 에치 스토퍼층을 형성하는 단계는 상기 제1 절연층 위에 약 200Å 내지 300Å의 두께를 가지는 상기 절연 건식 에치 스토퍼층 을 형성하는 단계를 포함하는 집적 회로 장치 형성 방법.
  12. 제 11 항에 있어서,
    상기 금속 플러그를 평탄화하는 단계는 상기 건식 에치 스토퍼층을 평탄화하여 약 100Å 내지 200Å의 두께가 되도록 하는 단계를 포함하는 집적 회로 장치 형성 방법.
  13. 제 11 항에 있어서,
    상기 제1 절연층 위에 상기 절연 건식 에치 스토퍼층을 형성하는 단계는 상기 제1 절연층 위에 실리콘 나이트라이드(Silicon nitride), 아모포스 실리콘 카바이드(amorphous silicon carbide) 또는 SiCN, 또는 이들의 조합으로 이루어진 층을 형성하는 단계를 포함하는 집적 회로 장치 형성 방법.
  14. 제 10 항에 있어서,
    상기 금속층을 형성하는 단계는 상기 콘택 홀의 안쪽과 상기 제2 절연층의 위쪽에 텅스텐 금속층을 형성하는 단계를 포함하는 집적 회로 장치 형성 방법.
  15. 제 10 항에 있어서,
    상기 절연 건식 에치 스토퍼층의 유전상수(dielectric constant)는 상기 제1 절연층의 유전상수보다 큰 집적 회로 장치 형성 방법.
  16. 반도체 기판 위에 제1 절연층을 형성하는 단계;
    상기 제1 절연층보다 높은 유전상수를 가지는 제2 절연층을 상기 제1 절연층의 상부 표면 위에 직접 형성하는 단계;
    상기 제2 절연층보다 낮은 유전상수를 가지는 제3 절연층을 상기 제2 절연층의 상부 표면 위에 직접 형성하는 단계;
    상기 제3 절연층, 제2 절연층, 제1 절연층을 통해 연장되는 콘택 홀을 형성하는 단계;
    상기 콘택 홀의 안쪽과 상기 제3 절연층의 위쪽에 금속층을 배치하는 단계;
    제1 연마 패드 압력으로 상기 금속층을 화학 기계적 폴리싱하여 상기 제3 절연층의 표면을 노출시키고 상기 콘택 홀의 안에 금속 플러그를 형성하는 단계;
    제3 절연층의 노출된 표면을 에칭 하여 상기 제2 절연층의 상부 표면과 상기 제2 절연층으로부터 연장된 상기 금속 플러그의 측벽을 노출시키는 단계; 및
    연마 스토퍼층으로 상기 제2 절연층을 이용하고, 상기 제1 연마 패드 압력보다 낮은 제2 연마 패드 압력으로 상기 금속 플러그를 화학 기계적 폴리싱하는 단계를 포함하는 집적 회로 장치 형성 방법.
  17. 제 16 항에 있어서,
    상기 제2 절연층을 형성하는 단계는 상기 제1 절연층 위에 약 200Å 내지 300Å의 두께를 가지는 상기 제2 절연층을 형성하는 단계를 포함하는 집적 회로 장 치 형성 방법.
  18. 제 17 항에 있어서,
    상기 금속 플러그를 평탄화하는 단계는 상기 제2 절연층을 평탄화하여 약 100Å 내지 200Å의 두께가 되도록 하는 단계를 포함하는 집적 회로 장치 형성 방법.
  19. 제 17 항에 있어서,
    상기 제2 절연층을 형성하는 단계는 상기 제1 절연층 위에 실리콘 나이트라이드(Silicon nitride), 아모포스 실리콘 카바이드(amorphous silicon carbide) 또는 SiCN, 또는 이 들의 조합으로 이루어진 층을 형성하는 단계를 포함하는 집적 회로 장치 형성 방법.
  20. 제 16 항에 있어서,
    상기 제2 절연층을 형성하는 단계는 상기 제1 절연층 위에 실리콘 나이트라이드(Silicon nitride), 아모포스 실리콘 카바이드(amorphous silicon carbide) 또는 SiCN, 또는 이들의 조합으로 이루어진 층을 형성하는 단계를 포함하는 집적 회로 장치 형성 방법.
  21. 제 16 항에 있어서,
    상기 금속층을 형성하는 단계는 상기 콘택 홀의 안쪽과 상기 제3 절연층의 위쪽에 텅스텐 금속층을 형성하는 단계를 포함하는 집적 회로 장치 형성 방법.
KR1020060001375A 2005-09-09 2006-01-05 금속 배선 구조를 가지는 집적 회로 장치 형성 방법 Expired - Fee Related KR100703975B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US22295705A 2005-09-09 2005-09-09
US11/222,957 2005-09-09

Publications (2)

Publication Number Publication Date
KR20070029541A KR20070029541A (ko) 2007-03-14
KR100703975B1 true KR100703975B1 (ko) 2007-04-09

Family

ID=38101742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060001375A Expired - Fee Related KR100703975B1 (ko) 2005-09-09 2006-01-05 금속 배선 구조를 가지는 집적 회로 장치 형성 방법

Country Status (1)

Country Link
KR (1) KR100703975B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000043052A (ko) * 1998-12-28 2000-07-15 김영환 반도체 소자의 금속 배선 형성 방법
KR20010063260A (ko) * 1999-12-22 2001-07-09 박종섭 반도체 소자의 제조방법
KR20020010811A (ko) * 2000-07-31 2002-02-06 박종섭 금속배선의 형성 방법
KR20050002423A (ko) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000043052A (ko) * 1998-12-28 2000-07-15 김영환 반도체 소자의 금속 배선 형성 방법
KR20010063260A (ko) * 1999-12-22 2001-07-09 박종섭 반도체 소자의 제조방법
KR20020010811A (ko) * 2000-07-31 2002-02-06 박종섭 금속배선의 형성 방법
KR20050002423A (ko) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법

Also Published As

Publication number Publication date
KR20070029541A (ko) 2007-03-14

Similar Documents

Publication Publication Date Title
US6861347B2 (en) Method for forming metal wiring layer of semiconductor device
US6130151A (en) Method of manufacturing air gap in multilevel interconnection
US5652182A (en) Disposable posts for self-aligned non-enclosed contacts
US5960316A (en) Method to fabricate unlanded vias with a low dielectric constant material as an intraline dielectric
US6815331B2 (en) Method for forming metal wiring layer of semiconductor device
US6265307B1 (en) Fabrication method for a dual damascene structure
US6319820B1 (en) Fabrication method for dual damascene structure
US6660619B1 (en) Dual damascene metal interconnect structure with dielectric studs
CN101730928A (zh) 使用保形绝缘体层形成互补金属元件
US6054389A (en) Method of forming metal conducting pillars
KR100558008B1 (ko) 반도체 소자의 배선 방법
KR100735518B1 (ko) 금속 배선 구조를 형성하는 방법
US20020149085A1 (en) Method of manufacturing air gap in multilevel interconnection
KR100703975B1 (ko) 금속 배선 구조를 가지는 집적 회로 장치 형성 방법
CN111211095B (zh) 导电互连线的制造方法
KR100380280B1 (ko) 반도체장치의 배선 및 배선연결부 및 그 제조방법
KR100745988B1 (ko) 금속 배선층을 갖는 집적 회로 장치의 형성 방법
US7365025B2 (en) Methods of forming dual-damascene interconnect structures on semiconductor substrates using multiple planarization layers having different porosity characteristics
KR100406731B1 (ko) 반도체 소자의 층간막 평탄화 구조의 형성 방법
JP5382988B2 (ja) 金属配線構造を形成する方法
KR20020071349A (ko) 배선층의 박리를 방지할 수 있는 콘택 플러그를 구비한반도체 장치 및 그의 제조 방법
KR100720518B1 (ko) 반도체 소자 및 그 제조방법
KR20010056822A (ko) 반도체장치의 배선 및 배선연결부와 그 제조방법
KR100244713B1 (ko) 반도체 소자의 제조방법
KR20020050901A (ko) 반도체장치의 배선 및 배선연결부 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060105

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20061124

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070222

PG1501 Laying open of application
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070329

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070330

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100315

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110302

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120229

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130228

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140228

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150302

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170209