JP2005005427A - 半導体デバイスの製造方法 - Google Patents
半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP2005005427A JP2005005427A JP2003166247A JP2003166247A JP2005005427A JP 2005005427 A JP2005005427 A JP 2005005427A JP 2003166247 A JP2003166247 A JP 2003166247A JP 2003166247 A JP2003166247 A JP 2003166247A JP 2005005427 A JP2005005427 A JP 2005005427A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- area
- semiconductor device
- etching
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Micromachines (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【解決手段】面積の比率の小さいためにそれだけでは優れた加工均一性を得ることができない本パターン1に加えて、本パターン1より面積が小さいダミーパターン2を空いているスペースに形成し、優れた加工均一性が得られる面積比率まで、プラズマエッチングされる部分の面積を拡大する。ダミーパターン2は、図1のようにダイシング領域3より内側に配置しても良いし、ダイシング領域3を含む領域に配置しても良い。
【選択図】 図1
Description
【発明の属する技術分野】
この発明は、半導体ウェハを用いて半導体センサや半導体アクチュエータ(両者を総称して「半導体デバイス」という)を製造する技術の中のプラズマエッチング技術に関する。
【0002】
【従来の技術】
半導体ウェハ、特にシリコンウェハ、を基板材料とする圧力センサや加速度センサ等の半導体デバイスには、その一部をエッチングしてダイアフラムや梁を形成する構造のものが多い。そのエッチング手法としては、プラズマエッチングが広く採用されている。
1枚の半導体ウェハには、数十から数百の半導体デバイスが集積・配置されており、これらのダイアフラムや梁の厚さを均一に形成するために、プラズマエッチングに高い加工均一性が要求される。プラズマエッチングの加工均一性は、使用する装置の構造、プラズマエッチング条件、ウェハの大きさおよびウェハ内に配置される個々の半導体デバイスのためのエッチングパターン等によって異なる。そのため、半導体デバイスの基本構造が決まり、プラズマエッチングのためのパターンが決まると、所望の加工均一性を得るには、そのパターンに合わせて最適のプラズマエッチング条件を選定することが必要である。
【0003】
しかし、プラズマエッチング条件の選定だけでは、得られる加工均一性に限界があり、更に加工均一性を向上させるために、エッチングパターンを最適化するという対策が講じられている。プラズマエッチングにおいては、通常、ウェハの周辺部を除く領域の加工均一性は確保できても、ウェハの外周部のエッチング速度が大きくなる。このため、ウェハの外周部が過剰にエッチングされて薄くなり、ウェハが必要な強度を維持できなくなるという問題がある。これに対応したものとして、最外周部のエッチングパターンの面積を大きくして、エッチング速度を下げ強度低下を防止するという方法が、特許文献1に開示されている。また、ウェハの外縁までエッチングパターンを形成することで対応する方法もある。この場合には、オリフラの近傍のエッチング速度が大きくなって、オリフラの存在が加工均一性を低下させる。これに対応するものとして、オリフラに近い外周部のエッチング面積を増大させて、エッチング速度が過大となっている領域のエッチング速度を望ましい値まで低下させるという方法が、特許文献2に開示されている。
【0004】
【特許文献1】
特開平3−266473号公報
【特許文献2】
特開平8−293482号公報
【0005】
【発明が解決しようとする課題】
以上で説明したプラズマエッチングの加工均一性を確保するための方法は、ウェハの外周部のエッチング速度が大きくなることに対応したものである。
一方、半導体デバイスの小型化および高機能化が進むことによって、半導体デバイスの面積の中に占めるダイアフラム等のエッチング部の面積の割合(以下では「エッチング面積割合」という)が小さくなり、信号処理回路や保護回路等の占める面積の割合が大きくなってきている。言い換えると、ウェハ全体の面積に対してプラズマエッチングされる部分の面積が小さくなる方向にある。
【0006】
しかし、平行平板電極をもつプラズマエッチング装置の場合には、エッチング面積割合が10%未満まで小さくなると、中央部のエッチング速度が他の部分のエッチング速度より大きくなって、加工均一性が得られなくなる。その一例として、図4に示すような、正方形の領域(ダイシングライン31内の領域)の中央に円形のエッチング領域(図4では本パターン)1を配置した場合において実測したデータを示すと、次のとおりである。
エッチング面積割合が10.9%となる4.3mm角内にΦ1.6mmの本パターン1を配置した場合には、ウェハの外周部と中央部のエッチング速度が中間部のエッチング速度に比べて大きくなっているが、ウェハ内のエッチング速度のばらつきは±4%であった。これに対して、エッチング面積割合が3.2%となる3.2mm角内にΦ0.65mmの本パターン1を配置した場合には、エッチング条件を種々変更して検討しても、ウェハ内のエッチング速度のばらつきを±20%以下に下げることができなかった。この場合には、ウェハの中央部のエッチング速度が急激に増加するので、中央部のエッチング速度と外周部のエッチング速度とが同等になるようにエッチング条件を設定しているにもかかわらず、上記のように大きなばらつきとなった。
【0007】
この発明の課題は、上記のように、半導体デバイスの基本構造で決まるエッチング面積割合が小さくて、そのままでは必要な加工均一性が得られない半導体デバイスのプラズマエッチング工程を、必要な加工均一性が確保できるプラズマエッチング工程とすることができる半導体デバイスの製造方法を提供することである。
【0008】
【課題を解決するための手段】
この発明の発明者は、プラズマエッチングにおいて優れた加工均一性を得るための条件として、電力密度による影響とガスの流れに伴う反応生成物の影響とのバランスが取れることが必要条件である、と考えた。電力密度による影響は、中央部のエッチング速度を大きくするのに対して、ガスの流れに伴う反応生成物の影響は、反応生成物を放散しにくい中央部で強くなって、中央部のエッチング速度を小さくする。両者の影響は相殺の方向であるが、その大きさがアンバランスになると、大きな方の影響が残ることになる。この考え方にしたがうと、エッチング面積割合が小さい場合は、反応生成物が少なくなるので、後者の影響が前者の影響をキャンセルできなく、その結果として、中央部のエッチング速度が他の部分より大きくなっているものと、判断できる。したがって、この発明の発明者は、反応性生物をより多く生成させる条件、すなわちダミーパターンを追加したエッチング面積割合の大きな条件、にすれば、優れた加工均一性が得られるという結論に達し、以下の発明に至ったのである。
【0009】
請求項1の発明は、半導体ウェハに多数の半導体デバイスを作り込むウェハ工程の中に、エッチングマスクを用いたプラズマエッチングによって半導体をエッチング加工する工程を有する半導体デバイスの製造方法であって、プラズマエッチングされる部分のパターンを、少なくとも、半導体デバイスの基本構造のための本パターンと、本パターンの面積より小さい面積を有し且つ個々の半導体デバイス当たり一箇所または複数箇所に配置されているダミーパターンと、で構成し、個々の半導体デバイス当たりのプラズマエッチングされる部分のパターンの合計面積が半導体デバイスの面積に対して所定割合以上になるように、ダミーパターンの面積を設定する。
【0010】
この項の冒頭の説明から明らかなように、ダミーパターンを配置することが、エッチング面積割合を大きくして、電力密度による影響とガスの流れに伴う反応生成物の影響とのバランスが取れる条件を確保している。しかも、個々のダミーパターンの面積は本パターンの面積より小さく設定されているので、サイズ効果によって、本パターンのエッチング時にダミーパターンの部分が貫通することはない。
請求項2の発明は、請求項1の発明において、前記ダミーパターンをダイシングライン上に配置する。
【0011】
ダミーパターンをダイシングライン上に配置するので、ダミーパターンのために必要とする面積を少なくすることができる。
請求項3の発明は、請求項1の発明において、前記ダミーパターンの形状を長方形とする。
長方形のパターンは、周囲の長さが長く、エッチングが進行するとその部分の表面積が大きくなるので、小さな面積で必要なエッチング面積、すなわち、必要な反応生成物量を生成することができる。
【0012】
【発明の実施の形態】
この発明による半導体デバイスの製造方法の特徴は、「課題を解決するための手段」の項の冒頭で説明したように、プラズマエッチングで優れた加工均一性が得られるエッチング面積割合を確保するために、ダミーパターンを配置することである。
以下において、この発明による半導体デバイスの製造方法の実施の形態について実施例を用いて説明する。
〔第1の実施例〕
図1は、第1の実施例を説明するためのプラズマエッチング用マスクのパターン図である。
【0013】
ダイシングライン31を中心とするダイシング領域3より内側の中央には、半導体デバイスの基本構造を構成するためのプラズマエッチング部である本パターン1が配置され、その周辺の四隅のダイシング領域3より内側に、4つのダミーパターン2が配置されている。本パターン1の面積は、優れた加工均一性が得られるエッチング面積割合(例えば10%以上)より小さなエッチング面積割合(図1の場合は約8.7%)に相当している。個々のダミーパターン2の面積は、本パターン1の面積より小さく(図1の場合は、本パターン1の面積の4分の1)、且つ本パターン1の面積と4つのダミーパターン2の面積との合計面積が優れた加工均一性を得られるエッチング面積割合になるように設定されている。図1の場合には、エッチング面積割合は約17%である。
【0014】
なお、この実施例のように本パターンの面積が比較的大きい場合には、ダミーパターンの面積をより小さくすることも、その数を少なくすることも可能である。しかし、本パターンの面積がより小さい場合には、4つのダミーパターンでは必要なエッチング面積割合を確保できないこともあり、優れた加工均一性を得るためには、ダミーパターンの数をより多くすることが必要となることもある。
〔第2の実施例〕
図2は、第2の実施例を説明するためのプラズマエッチング用マスクのパターン図である。
【0015】
この実施例では、4つのダミーパターン2aを縦および横のダイシングライン31の交差位置上に配置しており、ダミーパターン2aの形状および数は、第1の実施例と同じである。ダミーパターン2aをダイシングライン31の交差位置上に配置しているので、ダミーパターン2aの面積の一部または全部がダイシング領域3内にあるので、ダミーパターンを形成する余裕の少ない半導体デバイスの場合には有効である。
この実施例では、4つのダミーパターン2aをダイシングライン31の交差位置上に配置しているが、ダミーパターンの配置位置は、交差位置に限定されるものではなく、交差位置以外のダイシングライン31上でも良い。
【0016】
以上2つの実施例においては、ダミーパターンを円形としているが、空いているスペースを有効に利用するために、正方形や菱形、直角二等辺三角形等の他の形状にすることも可能であり、これらの形状のダミーパターンを組み合わせることもできる。
〔第3の実施例〕
図3は、第3の実施例を説明するためのプラズマエッチング用マスクのパターン図である。
この実施例のダミーパターン2bは、その形状が長方形であって、その長さ方向がダイシングライン31の方向に合わされ、ダイシングライン31上に配置されている。
【0017】
長方形は、その面積の割には周辺長が長いので、ダミーパターンを長方形にすることによって、エッチングの進行に伴うエッチング面積の増加の割合が大きく、円形等のダミーパターンより小さな面積で同じ効果を発揮する。更に、ダイシング領域31内だけで必要な面積を確保できる可能性が高いので、ダミーパターンを形成するために追加の面積を必要としない場合が多い。
なお、この実施例では、ダイシングライン31の一部にダミーパターン2bを配置しているが、ダイシングライン31の全長にわたってダミーパターンを配置することもできる。
【0018】
第2の実施例および第3の実施例のようにダイシング領域3にダミーパターン2aまたは2bを形成するか否かは、エッチングされた部分がダイシングに支障を来たすか否かによって判断される。第3の実施例の場合には、ダミーパターンをダイシングライン31の全長にわたって配置し、ダイシングを兼ねさせることも可能である。
【0019】
【発明の効果】
請求項1の発明においては、プラズマエッチングされる部分のパターンを、少なくとも、半導体デバイスの基本構造のための本パターンと、本パターンの面積より小さい面積を有し且つ個々の半導体デバイス当たり一箇所または複数箇所に配置されているダミーパターンと、で構成し、個々の半導体デバイス当たりのプラズマエッチングされる部分のパターンの合計面積が半導体デバイスの面積に対して所定割合以上になるように、ダミーパターンの面積を設定するので、「課題を解決するための手段」の項の冒頭の説明から明らかなように、ダミーパターンを配置することが、エッチング面積割合を大きくして、電力密度による影響とガスの流れに伴う反応生成物の影響とのバランスが取れる条件を確保している。しかも、個々のダミーパターンの面積は本パターンの面積より小さく設定されているので、サイズ効果によって、本パターンのエッチング時にダミーパターンの部分が貫通することはない。
【0020】
したがって、この発明によれば、半導体デバイスの基本構造で決まるエッチング面積割合が小さくて、そのままでは必要な加工均一性が得られない半導体デバイスのプラズマエッチング工程を、必要な加工均一性が確保できるプラズマエッチング工程とできる半導体デバイスの製造方法を提供することができる。
請求項2の発明においては、ダミーパターンをダイシングライン上に配備するので、ダミーパターンのために必要とする面積を少なくすることができ、ダミーパターンを配置するために半導体デバイスのサイズを拡大しなければならなくなる可能性を少なくする。
【0021】
請求項3の発明においては、ダミーパターンの形状を長方形とする。長方形のパターンは、周囲の長さが長く、エッチングが進行するとその表面積が大きくなるので、小さな面積で必要なエッチング面積、すなわち、必要な反応生成物量を生成することができる。したがって、この発明によれば、ダミーパターンを配置するために半導体デバイスのサイズを拡大しなければならなくなる可能性をより少なくする。
【図面の簡単な説明】
【図1】この発明による半導体デバイスの製造方法の第1の実施例を説明するためのプラズマエッチング用マスクのパターン図
【図2】第2の実施例を説明するためのプラズマエッチング用マスクのパターン図
【図3】第3の実施例を説明するためのプラズマエッチング用マスクのパターン図
【図4】半導体デバイスの製造方法の従来例を説明するためのプラズマエッチング用マスクのパターン図
【符号の説明】
1 本パターン
2、2a、2b ダミーパターン
3 ダイシング領域
31 ダイシングライン
Claims (3)
- 半導体ウェハに多数の半導体デバイスを作り込むウェハ工程の中に、エッチングマスクを用いたプラズマエッチングによって半導体をエッチング加工する工程を有する半導体デバイスの製造方法であって、
エッチングマスクのプラズマエッチングされる部分のパターンを、少なくとも、半導体デバイスの基本構造のための本パターンと、本パターンの面積より小さい面積を有し且つ個々の半導体デバイス当たり一箇所または複数箇所に配置されているダミーパターンと、で構成し、
個々の半導体デバイス当たりのプラズマエッチングされる部分のパターンの合計面積が半導体デバイスの面積に対して所定割合以上になるように、ダミーパターンの面積を設定する、
ことを特徴とする半導体デバイスの製造方法。 - 前記ダミーパターンをダイシングライン上に配置する、
ことを特徴とする請求項1に記載の半導体デバイスの製造方法。 - 前記ダミーパターンの形状を長方形とする、
ことを特徴とする請求項1に記載の半導体デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003166247A JP2005005427A (ja) | 2003-06-11 | 2003-06-11 | 半導体デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003166247A JP2005005427A (ja) | 2003-06-11 | 2003-06-11 | 半導体デバイスの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005005427A true JP2005005427A (ja) | 2005-01-06 |
Family
ID=34092459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003166247A Withdrawn JP2005005427A (ja) | 2003-06-11 | 2003-06-11 | 半導体デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005005427A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013201168A (ja) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | 被ダイシング材料、レジスト層形成装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03153076A (ja) * | 1989-11-10 | 1991-07-01 | Seiko Epson Corp | 半導体装置 |
JPH04142739A (ja) * | 1990-10-03 | 1992-05-15 | Nec Corp | 半導体集積回路装置 |
JPH07273097A (ja) * | 1994-03-29 | 1995-10-20 | Casio Comput Co Ltd | ドライエッチング方法 |
JPH08148478A (ja) * | 1994-09-20 | 1996-06-07 | Mitsubishi Electric Corp | プラズマエッチング装置およびその方法 |
JP2000077681A (ja) * | 1998-09-03 | 2000-03-14 | Murata Mfg Co Ltd | 電子部品の製造方法 |
JP2003007678A (ja) * | 2001-06-21 | 2003-01-10 | Sharp Corp | 半導体装置の製造方法及びこの方法により製造される半導体装置 |
JP2003241211A (ja) * | 2002-02-15 | 2003-08-27 | Matsushita Electric Ind Co Ltd | 液晶表示素子の製造方法 |
-
2003
- 2003-06-11 JP JP2003166247A patent/JP2005005427A/ja not_active Withdrawn
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03153076A (ja) * | 1989-11-10 | 1991-07-01 | Seiko Epson Corp | 半導体装置 |
JPH04142739A (ja) * | 1990-10-03 | 1992-05-15 | Nec Corp | 半導体集積回路装置 |
JPH07273097A (ja) * | 1994-03-29 | 1995-10-20 | Casio Comput Co Ltd | ドライエッチング方法 |
JPH08148478A (ja) * | 1994-09-20 | 1996-06-07 | Mitsubishi Electric Corp | プラズマエッチング装置およびその方法 |
JP2000077681A (ja) * | 1998-09-03 | 2000-03-14 | Murata Mfg Co Ltd | 電子部品の製造方法 |
JP2003007678A (ja) * | 2001-06-21 | 2003-01-10 | Sharp Corp | 半導体装置の製造方法及びこの方法により製造される半導体装置 |
JP2003241211A (ja) * | 2002-02-15 | 2003-08-27 | Matsushita Electric Ind Co Ltd | 液晶表示素子の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013201168A (ja) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | 被ダイシング材料、レジスト層形成装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6132910A (en) | Method of implementing electron beam lithography using uniquely positioned alignment marks and a wafer with such alignment marks | |
US8921166B2 (en) | Structure and method for placement, sizing and shaping of dummy structures | |
JP5466820B2 (ja) | 半導体基板、及び半導体装置の製造方法 | |
US7541625B2 (en) | Semiconductor integrated circuit | |
WO2001027819A1 (en) | Spherical cell design for vlsi circuit design on a spherical semiconductor | |
US20090008803A1 (en) | Layout of dummy patterns | |
JP2006179931A (ja) | 集積回路における入力/出力パッドの配置方法 | |
JP2005005427A (ja) | 半導体デバイスの製造方法 | |
JP2005244094A (ja) | 半導体装置の製造方法および半導体装置 | |
US7566647B2 (en) | Method of disposing and arranging dummy patterns | |
JP7307582B2 (ja) | 基板保持部材 | |
CN116344299A (zh) | 一种定向离子束刻蚀设备 | |
JP2007516619A (ja) | Ic領域において光学制御モジュールを有するウエハ | |
CN117855240B (zh) | 一种bsi图像传感器及其制备方法 | |
US20190297428A1 (en) | Method and wafer for fabricating transducer devices | |
JPS61116841A (ja) | ドライエツチング装置 | |
JP5754083B2 (ja) | ドライエッチング装置 | |
US10120275B2 (en) | Layout method of mask pattern, manufacturing method of a semiconductor device and exposure mask | |
JP2022075541A (ja) | 磁気センサデバイス | |
JP2001297979A (ja) | 半導体装置の製造方法 | |
JP2007517392A (ja) | 露光領域において光学制御モジュールを有するウエハ | |
JP5077559B2 (ja) | ショットマップ作成方法および半導体装置の製造方法 | |
JP2005142179A (ja) | ドライエッチング装置及び半導体装置の製造方法、Siリング | |
TW201909332A (zh) | 基板支撐裝置 | |
CN112492482A (zh) | 微型麦克风防尘装置及mems麦克风 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050714 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070918 |