JP3067327B2 - メサ型集積素子およびその製造方法 - Google Patents
メサ型集積素子およびその製造方法Info
- Publication number
- JP3067327B2 JP3067327B2 JP27321091A JP27321091A JP3067327B2 JP 3067327 B2 JP3067327 B2 JP 3067327B2 JP 27321091 A JP27321091 A JP 27321091A JP 27321091 A JP27321091 A JP 27321091A JP 3067327 B2 JP3067327 B2 JP 3067327B2
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- integrated device
- etching
- barrier
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Weting (AREA)
- Led Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は高歩留りで面内均一性の
よいメサ型集積素子およびその製造方法に関する。
よいメサ型集積素子およびその製造方法に関する。
【０００２】
【従来の技術】光の持つ並列性を利用して、光素子を情
報処理に応用するためには面方向に素子を集積化するこ
とが望ましい。光素子の多くはＧａＡｓ，ＩｎＰ等の化
合物半導体で作られている。化合物半導体における素子
分離はＳｉにおいて一般に用いられるイオン注入技術な
どと異なり、エッチングを用いたメサ形成の方法を用い
ることが多い。６４ｂｉｔ発光素子を例にとると、図４
で示した一例のように、標準的なもので、２５μｍ角、
高さ５μｍのメサ型素子２が３０μｍピッチで、約０．
３ｍｍ×０．３ｍｍの領域に８×８素子集積されてい
る．１つのチップと隣のチップとの間には、劈開のマー
ジンとして、１ｍｍ程度の隙間が設けられている。
報処理に応用するためには面方向に素子を集積化するこ
とが望ましい。光素子の多くはＧａＡｓ，ＩｎＰ等の化
合物半導体で作られている。化合物半導体における素子
分離はＳｉにおいて一般に用いられるイオン注入技術な
どと異なり、エッチングを用いたメサ形成の方法を用い
ることが多い。６４ｂｉｔ発光素子を例にとると、図４
で示した一例のように、標準的なもので、２５μｍ角、
高さ５μｍのメサ型素子２が３０μｍピッチで、約０．
３ｍｍ×０．３ｍｍの領域に８×８素子集積されてい
る．１つのチップと隣のチップとの間には、劈開のマー
ジンとして、１ｍｍ程度の隙間が設けられている。
【０００３】これらの素子の完成までの１連のプロセス
中には、ウエットプロセスとして、エッチング溶液など
にウエハを浸して行うプロセスがいくつかある。その
際、反応速度を上げるために、溶液の攪拌が不可欠なも
のがある。そういったプロセスの一例としては、絶縁膜
やパッシベーション膜として用いられるＳｉＯ2 、Ｓｉ
Ｎの希薄弗酸エッチングや、パターニング時におけるレ
ジスト現像工程などがある。フォトレジスト工程ではレ
ジストの膨潤を防ぐためにも現像液の攪拌は必要であ
る。
中には、ウエットプロセスとして、エッチング溶液など
にウエハを浸して行うプロセスがいくつかある。その
際、反応速度を上げるために、溶液の攪拌が不可欠なも
のがある。そういったプロセスの一例としては、絶縁膜
やパッシベーション膜として用いられるＳｉＯ2 、Ｓｉ
Ｎの希薄弗酸エッチングや、パターニング時におけるレ
ジスト現像工程などがある。フォトレジスト工程ではレ
ジストの膨潤を防ぐためにも現像液の攪拌は必要であ
る。
【０００４】
【発明が解決しようとする課題】上に示した工程で、攪
拌溶液中に浸したウエハ上においてはエッチング液や現
像液の流速に分布が生じ、ウエハ内でエッチングむらが
できてしまうという問題点があった。特に、メサ型素子
はその素子事態の凹凸のため、集積したひとまとまりの
チップの内側では、周囲の素子が溶液の流れに対して壁
になるためエッチングレートが遅く、周辺部に位置する
素子は、その外側に素子がないためにエッチング液が直
接当り、エッチングレートが早くなってしまうという問
題があった。特にチップの一番外側の素子には、図５で
示すようにエッチング液の流れ１２が側面から当たる。
そこで１つのチップ内においてエッチング速度が大きく
なる領域１１（図４）が存在し、その結果、例えば絶縁
膜の選択エッチング時には側面での絶縁膜が剥がれ、そ
の後の金属配線形成工程などでショートが生じ歩留りが
低減してしまうという問題があった。さらにエッチング
むらが生じると、素子の均一性が低下してしまうという
問題があった。
拌溶液中に浸したウエハ上においてはエッチング液や現
像液の流速に分布が生じ、ウエハ内でエッチングむらが
できてしまうという問題点があった。特に、メサ型素子
はその素子事態の凹凸のため、集積したひとまとまりの
チップの内側では、周囲の素子が溶液の流れに対して壁
になるためエッチングレートが遅く、周辺部に位置する
素子は、その外側に素子がないためにエッチング液が直
接当り、エッチングレートが早くなってしまうという問
題があった。特にチップの一番外側の素子には、図５で
示すようにエッチング液の流れ１２が側面から当たる。
そこで１つのチップ内においてエッチング速度が大きく
なる領域１１（図４）が存在し、その結果、例えば絶縁
膜の選択エッチング時には側面での絶縁膜が剥がれ、そ
の後の金属配線形成工程などでショートが生じ歩留りが
低減してしまうという問題があった。さらにエッチング
むらが生じると、素子の均一性が低下してしまうという
問題があった。
【０００５】そこで本発明の目的は、攪拌溶液に浸すエ
ッチングなどのプロセス工程で、攪拌溶液の流れが原因
で生ずるウエハ内おけるプロセスむらを減少させること
にある。
ッチングなどのプロセス工程で、攪拌溶液の流れが原因
で生ずるウエハ内おけるプロセスむらを減少させること
にある。
【０００６】
【課題を解決するための手段】本発明のメサ型集積素子
は、基板上に多数のメサ型素子を所定の領域に集積して
なるメサ型集積素子であって、前記所定領域の周縁に近
接して多数の障壁メサが設けてあり、該障壁メサは前記
素子と同形、該素子の一辺と同程度の辺を有する三角
形、その他の平面形をなすことを特徴とする。
は、基板上に多数のメサ型素子を所定の領域に集積して
なるメサ型集積素子であって、前記所定領域の周縁に近
接して多数の障壁メサが設けてあり、該障壁メサは前記
素子と同形、該素子の一辺と同程度の辺を有する三角
形、その他の平面形をなすことを特徴とする。
【０００７】本発明のメサ型集積素子の製造方法は、メ
サを形成する際に集積素子から構成されるチップの外側
に、素子と同じ形、三角形その他の平面形状をもった障
壁メサを形成することを特徴とする。
サを形成する際に集積素子から構成されるチップの外側
に、素子と同じ形、三角形その他の平面形状をもった障
壁メサを形成することを特徴とする。
【０００８】
【作用】本発明による面型集積素子の構造によれば、図
３に示すように攪拌しているエッチング液の流れが素子
の周囲に形成された障壁メサにより、攪拌溶液の流れが
９の様に変えられ、素子に直接、面に平行方向の流れが
当たることがなくなり、ウエハ内でのエッチングの均一
性が高まる。
３に示すように攪拌しているエッチング液の流れが素子
の周囲に形成された障壁メサにより、攪拌溶液の流れが
９の様に変えられ、素子に直接、面に平行方向の流れが
当たることがなくなり、ウエハ内でのエッチングの均一
性が高まる。
【０００９】
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。図１は本発明の一実施例を説明するた
めのメサ型集積素子の一部分を示す平面図である。図２
はメサ型集積素子のプロセス途中、絶縁膜のエッチング
工程におけるチップ構造の一部を示す断面図である。Ｇ
ａＡｓ発光デバイス用ウエハ１にフォトレジスト工程に
より、素子と障壁メサのフォトレジストマスクを同時に
形成する。それをＨ3 ＰＯ4 ，Ｈ2 Ｏ2 ，Ｈ2 Ｏの混合
溶液中でエッチングし、素子のメサ２とその外側にエッ
チング液の障害となるような障壁メサ３を形成する。そ
の後、全面に窒化シリコン絶縁膜４を堆積させる。その
後、メサ上部に電極５を形成するために、フォトレジス
トによるマスク６を形成し、電極部分の絶縁膜７を希薄
弗酸溶液内でエッチングする。その際、障壁メサのない
チップ構造では周辺部の素子ではメサの肩部分８が特に
薄くなり、希薄弗酸の流速が大きいときには部分的に絶
縁膜が剥げてしまうなどの問題がおき易いが、障壁メサ
３があるために、エッチング液の流れが図３に示される
様に変えられて、エッチングむらは生じない。その後、
基板裏側に全面電極を形成し、最後に配線１０を形成す
る。配線形成の際、配線は断切れなどを防ぐために、障
壁メサ３を避けて形成する。
詳細に説明する。図１は本発明の一実施例を説明するた
めのメサ型集積素子の一部分を示す平面図である。図２
はメサ型集積素子のプロセス途中、絶縁膜のエッチング
工程におけるチップ構造の一部を示す断面図である。Ｇ
ａＡｓ発光デバイス用ウエハ１にフォトレジスト工程に
より、素子と障壁メサのフォトレジストマスクを同時に
形成する。それをＨ3 ＰＯ4 ，Ｈ2 Ｏ2 ，Ｈ2 Ｏの混合
溶液中でエッチングし、素子のメサ２とその外側にエッ
チング液の障害となるような障壁メサ３を形成する。そ
の後、全面に窒化シリコン絶縁膜４を堆積させる。その
後、メサ上部に電極５を形成するために、フォトレジス
トによるマスク６を形成し、電極部分の絶縁膜７を希薄
弗酸溶液内でエッチングする。その際、障壁メサのない
チップ構造では周辺部の素子ではメサの肩部分８が特に
薄くなり、希薄弗酸の流速が大きいときには部分的に絶
縁膜が剥げてしまうなどの問題がおき易いが、障壁メサ
３があるために、エッチング液の流れが図３に示される
様に変えられて、エッチングむらは生じない。その後、
基板裏側に全面電極を形成し、最後に配線１０を形成す
る。配線形成の際、配線は断切れなどを防ぐために、障
壁メサ３を避けて形成する。
【００１０】上記実施例において素子は面型光素子とし
たがこれに限らずメサ型素子を集積した化合物半導体集
積素子でも本発明は適用できる。
たがこれに限らずメサ型素子を集積した化合物半導体集
積素子でも本発明は適用できる。
【００１１】
【発明の効果】以上説明したように、本発明によれば工
数を増やすことなしに、チップ内でのエッチングの均一
性を向上させることができ、高歩留り、高均一な集積素
子を作成することができる。
数を増やすことなしに、チップ内でのエッチングの均一
性を向上させることができ、高歩留り、高均一な集積素
子を作成することができる。
【図１】本発明の一実施例を説明するためのメサ型集積
素子の一部を示す平面図である。
素子の一部を示す平面図である。
【図２】メサ型集積素子のプロセス途中、絶縁膜のエッ
チング工程におけるチップ構造の一部を示す断面図であ
る。
チング工程におけるチップ構造の一部を示す断面図であ
る。
【図３】障壁用メサがある場合のエッチング液の流れを
示す概念図である。
示す概念図である。
【図４】従来のメサ型集積素子を製造するプロセスにお
いてメサ形成直後に見られるウエハの一部を示す平面図
である。
いてメサ形成直後に見られるウエハの一部を示す平面図
である。
【図５】従来例におけるエッチング液の流れを示す概念
図である。
図である。
１ ＧａＡｓ発光デバイス用ウエハ ２ メサ ３ 障壁用メサ ４ 窒化シリコン絶縁膜 ５ 電極 ６ フォトレジストマスク ７ 電極部の絶縁膜 ８ メサの肩部分 ９ 障壁用メサのある部分でのエッチング液の流れ １０ 配線 １１ エッチング速度が大きくなる領域 １２ 従来例におけるエッチング液の流れ
Claims (2)
- 【請求項１】 基板上に多数のメサ型素子を所定の領域
に集積してなるメサ型集積素子において、前記所定領域
の周縁に近接して多数の障壁メサが設けてあり、該障壁
メサは前記素子と同形、又は該素子の一辺と同じ長さの
辺を有する三角形をなすことを特徴とするメサ型集積素
子。 - 【請求項２】 メサ型集積素子の製造方法に於て、集積
素子から構成されるチップの外側に、素子と同じ形、又
は三角形の障壁メサを素子のメサと同時に形成すること
を特徴とするメサ型集積素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27321091A JP3067327B2 (ja) | 1991-09-24 | 1991-09-24 | メサ型集積素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27321091A JP3067327B2 (ja) | 1991-09-24 | 1991-09-24 | メサ型集積素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0582500A JPH0582500A (ja) | 1993-04-02 |
| JP3067327B2 true JP3067327B2 (ja) | 2000-07-17 |
Family
ID=17524635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27321091A Expired - Fee Related JP3067327B2 (ja) | 1991-09-24 | 1991-09-24 | メサ型集積素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3067327B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5447719B2 (ja) * | 2006-08-23 | 2014-03-19 | 株式会社リコー | 面発光レーザアレイ、それを備えた光走査装置および画像形成装置 |
-
1991
- 1991-09-24 JP JP27321091A patent/JP3067327B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0582500A (ja) | 1993-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0100735B1 (en) | Lift-off process for fabricating self-aligned contacts | |
| US5827756A (en) | Method of manufacturing semiconductor device | |
| JP3067327B2 (ja) | メサ型集積素子およびその製造方法 | |
| JP2002270688A (ja) | 半導体装置の製造方法。 | |
| JPH06177265A (ja) | 半導体装置およびその製造方法 | |
| JP2000091571A (ja) | 半導体装置 | |
| US6200886B1 (en) | Fabricating process for polysilicon gate | |
| JPH052981B2 (ja) | ||
| JP2900729B2 (ja) | 半導体装置の製造方法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JPS58184764A (ja) | 集積回路装置 | |
| KR100192439B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| JPH0621432A (ja) | 半導体装置の製造方法 | |
| JPH065565A (ja) | 半導体装置の製造方法 | |
| KR0144419B1 (ko) | 반도체 소자의 콘택 제조방법 | |
| JPH08203926A (ja) | 半導体装置の製造方法 | |
| KR0140730B1 (ko) | 반도체 소자의 미세콘택 형성방법 | |
| KR100607732B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPH07273097A (ja) | ドライエッチング方法 | |
| KR0147716B1 (ko) | 자기정렬콘택 형성방법 | |
| KR100237758B1 (ko) | 반도체 소자의 금속라인 형성 방법 | |
| KR100253586B1 (ko) | 반도체 소자의 셀 애퍼처 마스크 제작방법 | |
| JPH01136349A (ja) | 半導体装置の素子間分離膜形成方法 | |
| JPH0997949A (ja) | 光半導体装置の製造方法 | |
| JPS59107542A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991214 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000418 |
|
| LAPS | Cancellation because of no payment of annual fees |