JP2007513493A - ウエハのエッチング技術 - Google Patents
ウエハのエッチング技術 Download PDFInfo
- Publication number
- JP2007513493A JP2007513493A JP2006535676A JP2006535676A JP2007513493A JP 2007513493 A JP2007513493 A JP 2007513493A JP 2006535676 A JP2006535676 A JP 2006535676A JP 2006535676 A JP2006535676 A JP 2006535676A JP 2007513493 A JP2007513493 A JP 2007513493A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- gas
- layer
- range
- per minute
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
半導体材料(102)のウエハ(100)上に貫通ビア(116、118)をエッチングするための方法(10)であって、ウエハ(100)が前側表面(110)と裏側表面(106)を有する方法を記載する。フォトレジスト材料の層(104)を裏側表面(106)に施用する。その後、フォトレジストの層(104)を、予め選択されたパターンを有するマスクを介して光源に暴露し、ここにおいて、現像されたフォトレジストを除去して、残存フォトレジスト層(104’)に少なくとも1つのビア(112、114)を形成させる。その後、残存フォトレジスト層(104’)を焼き付けて、硬化した残存フォトレジスト層(104’)を形成させる。その後、少なくとも1つのビア(112、114)に隣接する半導体材料(102)をガスプラズマエッチングして、裏側表面(106)と前側表面(110)の間に貫通ビア(116、118)を形成させる。その後、硬化した残存フォトレジスト層(104’)を除去し、続いて伝導性材料の層(120)を貫通ビア(116、118)の表面に施用して、裏側表面(106)と前側表面(110)の間に電気接続性を確立する。
【選択図】 図1
【選択図】 図1
Description
発明の背景
1.発明の分野
本発明は、一般に半導体ウエハ、より詳細には、半導体ウエハ、特に薄くした半導体ウエハ上の裏側貫通ビアのガスプラズマエッチング方法に関する。
1.発明の分野
本発明は、一般に半導体ウエハ、より詳細には、半導体ウエハ、特に薄くした半導体ウエハ上の裏側貫通ビアのガスプラズマエッチング方法に関する。
2.関連技術の考察
半導体は一般に金属と絶縁体の中間の導電性を有する材料と定義され、多種多様な最新の電子デバイスに用いられている。半導体すなわち集積回路(一般にICまたはチップとよばれる)の製造工程は典型的には100を超える段階からなり、その間に1つの集積回路の何百もの複製が単一のウエハ上に形成される。
半導体は一般に金属と絶縁体の中間の導電性を有する材料と定義され、多種多様な最新の電子デバイスに用いられている。半導体すなわち集積回路(一般にICまたはチップとよばれる)の製造工程は典型的には100を超える段階からなり、その間に1つの集積回路の何百もの複製が単一のウエハ上に形成される。
一般に、該工程は、基材上または基材中に8〜20のパターン層を作り出して、最終的に完全な集積回路を形成させることを包含する。この層化工程により、半導体ウエハの表面中および表面上に電気的に活性な領域が作り出される。
半導体製造の第1段階は、ウエハ、すなわち、通常ケイ素である半導体材料の薄い円形スライスの生産で開始する。他の適切な半導体材料としては、ヒ化ガリウム(GaAs)およびリン化インジウム(InP)が挙げられる。
シリコンウエハ、例えば、精製された多結晶シリコンは、砂から作り出され、溶融液になるまで加熱される。固体シリコンの小片(種)を該溶融液上に置き、種を溶融体から徐々に引き上げると、液体は冷たくなって単結晶インゴットを形成する。種と溶融シリコンの間の表面張力により、少量の液体が種と一緒に上がり冷たくなる。
その後、結晶インゴットを研磨して均一な直径にし、ダイヤモンド鋸刃で該インゴットを薄いウエハに切断する。該ウエハを一連の機械により処理し、ここで、ウエハを平滑に研磨し、鏡のような光沢になるまで化学的に研磨する。この後、ウエハはすぐにウエハ加工区域に送ることができ、該区域でウエハは集積回路を製造するための出発材料として用いられる。
半導体製造の核心はウエハ加工設備であり、ここで集積回路がウエハ中およびウエハ上に形成される。加工工程はクリーンルームで行われ、以下に記載する一連の主要段階を包含する。典型的には、加工工程を完了するのに10〜30日かかる。
ウエハは、高純度低粒子(low particle)化学物質(高収率の生成物に重要である)を用いて予備洗浄される。該シリコンウエハを、慎重に制御された条件下の拡散炉内で加熱して超純粋酸素に暴露して、ウエハの表面上に均一な厚さの二酸化ケイ素膜を形成させる。
マスキングを用いてウエハの一区域を保護し、他の区域上を処理する。この工程は、フォトリソグラフィまたはフォトマスキングとよばれる。フォトレジストすなわち感光性膜をウエハに施用して、1枚の印画紙と同様の特性をウエハに付与する。フォトアライナ(photo-aligner)は、ウエハをマスクに向けて整列させた後、強い光をマスクおよび一連の縮小レンズに通して投射して、マスクパターンの状態でフォトレジストを暴露するものである。暴露前にウエハをマスクに向けて正確に整列させることが重要である;したがって、ほとんどの整列手段は全自動である。
その後、ウエハを“現像し”(暴露されたフォトレジストを除去する)、焼き付けて、残存するフォトレジストパターンを硬化させる。次に、これを化学溶液(すなわちウエットエッチング)またはプラズマガス放電(すなわちドライエッチング)に暴露し、これにより、硬化したフォトレジストにより覆われていない区域をエッチングして取り除く。ウエットエッチングは、暴露された二酸化ケイ素を、フォトレジストの暴露および液体、典型的には有機酸を用いた現像により作り出されるパターンで除去する方法である。ドライエッチングでは、反応性ガスプラズマをウエットエッチング溶液の代わりに用いる。ドライエッチングはウエットエッチングより高い分解能を提供し、したがって、回路の要素が小さくなるほど用いられることが多い。ドライエッチングは一般に、フォトレジスト下のウエハ基材の“アンダーカット(undercutting)”をより少なくし、エッチング速度に関しより多くの制御を提供することが多く、エッチングされた層が液状エッチング剤に耐性を示す場合に必要とされうる。ガス状エッチングは一般にハロゲン化化合物で実施され、該化合物は、ウエハ基材に応じて、キャリヤーガス中の臭素、塩素、フッ素またはヨウ素に基づくガスであることができる。追加的な化学物質またはプラズマを用いてフォトレジストを除去し、マスクから上層への像の移動が正確であることを確実にするためにウエハを検査する。
ケイ素より電子が1個少ない原子(ホウ素など)またはケイ素より電子が1個多い原子(リンなど)を、エッチング工程により暴露された区域に導入して、ケイ素の電気的特性を改変する。これらの区域は、その伝導特性を反映するためにP−型(ホウ素)またはN−型(リン)とよばれる。
熱酸化、マスキングエッチングおよびドーピング段階を、最後の“前端”層が完成する(すなわち、すべての活性デバイスが形成される)まで数回繰り返す。
“前端”の完成に続き、個々のデバイスを、一連の金属付着および誘電膜(絶縁体)のパターニング段階を用いて相互接続する。現行の半導体加工は、誘電層により分離された3層もの金属層を包含する。
ウエハを薄くすることは、より一般的には裏面ラップ仕上げ(backlapping)として知られ、加工されたウエハの熱伝導率を下げてデバイスを横断する信号伝送を速めるために、一般にデバイスの加工工程の最後に行われる。これに加えて、ウエハを薄くするとマイクロ波またはミリメートル波回路の正確な作動が促進され、これに関し、ウエハは通常裏側表面から薄くする。ウエハを所望の最終厚さまで効果的に薄くするために、均一な(すなわち等方性の)エッチング方法が一般に必要とされる。
ほとんどの場合、これは、ウエハの厚さを最初の400〜500μm範囲から典型的には250μm以下からの最終範囲にまで低減させることを包含する。実際には、ますます精巧で小型化していく電子デバイスの現在の製造業者はさらに薄いウエハを要求しており、したがって、今日、125μm以下がかなり一般的なウエハの最終厚さの要件である。
最後の金属層をパターニングした後、最終誘電層(不動態化)を付着させて回路を損傷および汚染から保護する。開口部(例えばビア)をこの膜にエッチングして、電気プローブおよびワイヤボンドによる金属の最上層への到達を可能にする。これに加えて、半導体ウエハの裏側表面上に、研磨された平面および研磨された貫通ビアを提供することが必要であることが多い。裏側に研磨された平面および貫通ビアを構築すると、マイクロ波回路およびミリメートル波回路の正確な作動が促進される。
これら薄くした半導体ウエハの裏側表面上に極めて小さなビアを作り出して、薄くした半導体ウエハの裏側表面と前側表面の間に電気接続性を確立することが望ましい場合、問題が生じる。従来のウエットエッチング剤では、薄くした半導体ウエハの前側表面上の研磨された小さなパッドまでの小さな裏側貫通ビアをエッチングするのに十分な異方性が提供されない。
したがって、半導体ウエハ、特に薄くした半導体ウエハ上に裏側貫通ビアを異方的にエッチングするための系を開発することが必要とされている。
発明の概要
本発明は、非結晶学的で均一なエッチング法を用いて複数の半導体ウエハの裏側表面を同時に薄くするための方法を提供する。
本発明は、非結晶学的で均一なエッチング法を用いて複数の半導体ウエハの裏側表面を同時に薄くするための方法を提供する。
本発明の一般的教示に従って、半導体材料のウエハ上に貫通ビアをエッチングするための方法であって、該ウエハが前側表面と裏側表面を有する前記方法を提供する。該方法は、フォトレジスト材料の層をウエハの裏側表面に施用することを含む。その後、フォトレジストの層を、予め決定されたパターンを有するマスクを介して光源に暴露し、続いて現像し、ここにおいて、現像されたフォトレジストを除去して、残存フォトレジスト層に少なくとも1つのビアを形成させる。その後、残存フォトレジスト層を焼き付けて、該残存フォトレジスト層を硬化させる。その後、少なくとも1つのビアに隣接する半導体材料をガスプラズマエッチングして、ウエハの裏側表面と前側表面の間に貫通ビアを形成させる。
本発明のさらなる目的、利点および特徴は、以下の記載および付属の特許請求の範囲を添付図面と併せて解釈することから明らかになるであろう。
好ましい態様の詳細な説明
さまざまな図の全体にわたり同じ参照数字は同じ部分をさす。
さまざまな図の全体にわたり同じ参照数字は同じ部分をさす。
半導体材料のウエハ上に貫通ビアをエッチングするための系を対象とする好ましい態様の以下の論議は、事実上代表的なものにすぎず、決して本発明またはその施用もしくは使用を制限するものではない。これに加えて、本発明は薄くした半導体ウエハ(すなわち、約25μm〜約250μmの範囲の最終厚さを有する)にとりわけ適しているが、従来の半導体ウエハにも同等に適用可能である。さらに、本発明は、InP材料で構成される半導体ウエハにとりわけ適しているが、他の半導体材料で構成される半導体ウエハにも同等に適用可能である。
図1を参照すると、本発明の一態様に従った、半導体材料のウエハ上に貫通ビアをエッチングするための例示的方法10の主要段階の流れ図が示されている。
第1段階12は、フォトレジスト材料の層を半導体ウエハの裏側表面に施用することである。この段階により、半導体材料は以下に記載する次の処理段階から保護される。
第2段階14は、マスクを用いてフォトレジストを光源に暴露してフォトマスクとフォトレジスト層におけるビアパターンとを作り出し、暴露されたフォトレジストを現像した後、現像されたフォトレジストを除去することである。これにより、貫通ビアを作り出すべき部分に関するガイドが提供される。
第3段階16は、残存フォトレジスト層を焼き付けて、該残存フォトレジスト層を硬化させることである。これにより、フォトマスク:半導体材料選択性が向上する。
第4段階18は、ビアに隣接する半導体材料をガスプラズマエッチングして、半導体ウエハの前側表面と裏側表面の間に貫通ビアを作り出すことである。
第5段階20は、硬化した残存フォトレジスト層を、その有用な目的が果たされもはや必要でなくなった時点で、半導体ウエハの裏側表面から剥離することである。
第6段階22は、伝導性材料(例えば、チタン、金などの1種以上の金属)の層を貫通ビアの表面(および所望の場合は半導体ウエハの裏側表面)に施用して、半導体ウエハの前側表面と裏側表面の間に電気接続性を確立することである。
図2を参照すると、本発明の一態様に従った、フォトレジストの層104が裏側表面106に施用(任意の従来法により)されている半導体材料102のウエハ100の断面図が示されている。金属性層108は、ウエハ100の前側表面110上にある。金属性層108は、ウエハ100の前側表面110の全体にわたり広がっていなくてもよいことに、留意すべきである。所望によるデバイス、例えば前面パッド(図示していない)を前側表面110に取り付けてもよい。
図3を参照すると、本発明の一態様に従った、残存フォトレジストの層104’を上部に伴い、残存フォトレジストの層104’に少なくとも1つのビアが形成されている、半導体材料102のウエハ100の断面図が示されている。この例では、残存フォトレジストの層104’に2つのビア112および114が形成されている。これに加えて、ビア112、114に隣接する半導体材料102は暴露されている(すなわち、フォトレジストの層104は現像工程の結果除去されている)。
図4を参照すると、本発明の一態様に従った、硬化した残存フォトレジストの層104’’を上部に伴う半導体材料102のウエハ100の断面図が示されている。残存フォトレジストの層104’の硬化は、フォトマスク:半導体材料(例えばInP)選択性を向上させるために、以下のエッチング工程の前に行われる。
残存フォトレジストの層104’の焼付けは、多数の従来法(例えば、オーブン焼付けなど)で行うことができる。しかしながら、より良い結果は、フォトレジスト材料の熱衝撃を回避するための2段階焼付け法で達成される。第1段階は、残存フォトレジストの層104’を約130℃〜約135℃の温度で約1時間加熱することを包含する。第2段階は、残存フォトレジストの層104’を約180℃〜約190℃の温度で約1時間加熱することを包含する。この工程により、硬化した残存フォトレジストの層104’’が生じ、フォトマスク:半導体材料(例えばInP)選択性が大きく向上する。
図5を参照すると、本発明の一態様に従った、半導体ウエハ100の前側表面110と裏側表面106の間に少なくとも1つの貫通ビアが形成するようにフォトレジストのビアに隣接する半導体材料がガスプラズマエッチングにより除去されている、半導体材料102のウエハ100の断面図が示されている。この例では、2つの貫通ビア116、118が形成されている。
実際のガスプラズマエッチングは、水素ガス、アルゴンガス、三塩化ホウ素ガス、および臭化水素ガスを用いて従来の電子サイクロトロン共鳴(ECR)プラズマエッチング機で行うことが好ましい。半導体ウエハの前側表面を保護するための方法論、ならびに取り付けおよび固定のための方法論は当分野で周知であり、詳細には論議しない。
エッチング工程は、マイクロ波電力、無線周波(RF)電力、温度、ガス流量、および全体的な系の圧力を含む多くの工程のパラメーターで構成される。これらのパラメーターのそれぞれにより、貫通ビアホールの形状、エッチング速度、およびフォトマスク:半導体材料のエッチング速度選択性が制御される。本発明では、ECRプラズマエッチング法のための独特のパラメーターセットであって、制御可能で選択的な異方性エッチング法を特にInP半導体材料について提供するものを利用する。
本発明の好ましい態様に従って、プラズマエッチングを、約700ワット〜約900ワットの範囲のマイクロ波電力レベルで実施する。
本発明の好ましい態様に従って、プラズマエッチングを、約300ワット〜約500ワットの範囲の無線周波電力レベルで実施する。
本発明の好ましい態様に従って、プラズマエッチングを、約130℃〜約170℃の範囲の温度で実施する。
本発明の好ましい態様に従って、プラズマガスは、水素ガス、アルゴンガス、三塩化ホウ素ガス、および臭化水素ガスの混合物である。
本発明の好ましい態様に従って、水素ガスを毎分約6標準立方センチメートル〜毎分約10標準立方センチメートルの範囲の速度で流し、アルゴンガスを毎分約15標準立方センチメートル〜毎分約20標準立方センチメートルの範囲の速度で流し、三塩化ホウ素ガスを毎分約1標準立方センチメートル〜毎分約5標準立方センチメートルの範囲の速度で流し、臭化水素ガスを毎分約50標準立方センチメートル〜毎分約80標準立方センチメートルの範囲の速度で流す。
本発明の好ましい態様に従って、プラズマエッチングを、約2mTorr〜約8mTorrの範囲の圧力で実施する。
本発明のエッチング方法は、約15×25μm〜約20×30μmもの小ささの貫通ビアホールを再現性よくエッチングすることができる。
図6を参照すると、本発明の一態様に従った、半導体ウエハ100の裏側表面106を暴露するために、硬化した残存フォトレジストの層104’’が剥離または除去されている、半導体材料102のウエハ100の断面図が示されている。硬化した残存フォトレジストの層104’’を剥離するのは、該層がもはや必要でなく、さらなる処理段階を半導体ウエハ100の裏側表面106上で行うことを可能にするためには該層を除去しなければならないためである。
図7を参照すると、本発明の一態様に従った、伝導性材料の層120が貫通ビア116、118の表面および所望により半導体ウエハ100の裏側表面106に施用されている、半導体材料102のウエハ100の断面図が示されている。伝導性材料の層120はウエハ100の裏側表面106の全体にわたり広がっていなくてもよいことに、留意すべきである。伝導性材料の層120を貫通ビア116、118の表面上に置くことにより、半導体ウエハ100の前側表面110と裏側表面106の間に電気接続性を確立することができる。
図8を参照すると、本発明の一態様に従った、貫通ビア122の表面および半導体ウエハ100の裏側表面106に伝導性材料120が施用されている、半導体材料102のウエハ100に形成された貫通ビア122の顕微鏡写真の断面が示されている。したがって、貫通ビア122中の伝導性材料120は、ウエハ100の前側表面110上の金属性層108と物理的かつ電気的に接触しており、これにより、半導体ウエハ100の前側表面110と裏側表面106の間に電気接続性が確立される。このようにして、前側デバイス(例えば小さなパッド)を裏側デバイス(例えばグランドプレーン)と電気的に接続することができる。
上記論議は、本発明の代表的態様について開示し記載しているにすぎない。当業者なら、このような論議ならびに添付する図面および特許請求の範囲から、以下の特許請求の範囲で定義するような本発明の精神および範囲から逸脱することなく本発明にさまざまな変更、修正および変形を加えることができることを、容易に認識するであろう。
Claims (16)
- 半導体材料のウエハ上に貫通ビアをエッチングするための方法であって、該ウエハが、前側表面および裏側表面を有し、該方法が、
フォトレジスト材料の層をウエハの裏側表面に施用すること;
フォトレジストの層を光源に暴露すること、ここにおいて、現像されたフォトレジストを除去して、残存フォトレジスト層に少なくとも1つのビアを形成させる;
残存フォトレジスト層を焼き付けて、該残存フォトレジスト層を硬化させること;そして
少なくとも1つのビアに隣接する半導体材料をガスプラズマエッチングして、ウエハの裏側表面と前側表面の間に貫通ビアを形成させること、
を含む、前記方法。 - 残存フォトレジスト層の焼付けが、残存フォトレジスト層を約130℃〜約135℃の温度で約1時間加熱する第1加熱段階と、残存フォトレジスト層を約180℃〜約190℃の温度で約1時間加熱する第2加熱段階を含む、請求項1に記載の方法。
- さらに、ウエハの裏側表面と前側表面の間に貫通ビアをガスプラズマエッチングする段階後に、硬化したフォトレジスト層をウエハの裏側表面から除去することを含む、請求項1に記載の方法。
- さらに、硬化したフォトレジスト層をウエハの裏側表面から除去する段階後に、伝導性材料の層を貫通ビアの表面の少なくとも一部に施用することを含む、請求項3に記載の方法。
- プラズマエッチングを、約700ワット〜約900ワットの範囲のマイクロ波電力レベルで実施する、請求項1に記載の方法。
- プラズマエッチングを、約300ワット〜約500ワットの範囲の無線周波電力レベルで実施する、請求項1に記載の方法。
- プラズマエッチングを、約130℃〜約170℃の範囲の温度で実施する、請求項1に記載の方法。
- ガスが、水素ガス、アルゴンガス、三塩化ホウ素ガス、および臭化水素ガスの混合物である、請求項1に記載の方法。
- 水素ガスを、毎分約6標準立方センチメートル〜毎分約10標準立方センチメートルの範囲の速度で流す、請求項7に記載の方法。
- アルゴンガスを、毎分約15標準立方センチメートル〜毎分約20標準立方センチメートルの範囲の速度で流す、請求項7に記載の方法。
- 三塩化ホウ素ガスを、毎分約1標準立方センチメートル〜毎分約5標準立方センチメートルの範囲の速度で流す、請求項7に記載の方法。
- 臭化水素ガスを、毎分約50標準立方センチメートル〜毎分約80標準立方センチメートルの範囲の速度で流す、請求項7に記載の方法。
- プラズマエッチングを、約2mTorr〜約8mTorrの範囲の圧力で実施する、請求項1に記載の方法。
- 半導体材料がリン化インジウムを包含する、請求項1に記載の方法。
- 半導体ウエハを、マイクロ波回路、ミリメートル波回路、およびそれらの組合わせからなる群より選択されるデバイス中に組み込む、請求項1に記載の方法。
- 半導体ウエハが約25〜約250μmの範囲の最終厚さを有する、請求項1に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/688,238 US7081411B2 (en) | 2003-10-18 | 2003-10-18 | Wafer etching techniques |
PCT/US2004/033998 WO2005038905A1 (en) | 2003-10-18 | 2004-10-14 | Wafer etching techniques |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007513493A true JP2007513493A (ja) | 2007-05-24 |
Family
ID=34465576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006535676A Pending JP2007513493A (ja) | 2003-10-18 | 2004-10-14 | ウエハのエッチング技術 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7081411B2 (ja) |
EP (1) | EP1673804A1 (ja) |
JP (1) | JP2007513493A (ja) |
WO (1) | WO2005038905A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011258695A (ja) * | 2010-06-08 | 2011-12-22 | Nippon Telegr & Teleph Corp <Ntt> | ドライエッチング方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4311376B2 (ja) | 2005-06-08 | 2009-08-12 | セイコーエプソン株式会社 | 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器 |
US8212331B1 (en) * | 2006-10-02 | 2012-07-03 | Newport Fab, Llc | Method for fabricating a backside through-wafer via in a processed wafer and related structure |
US8193092B2 (en) | 2007-07-31 | 2012-06-05 | Micron Technology, Inc. | Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6482629A (en) | 1987-09-25 | 1989-03-28 | Seiko Epson Corp | Formation of resist pattern |
US4959705A (en) * | 1988-10-17 | 1990-09-25 | Ford Microelectronics, Inc. | Three metal personalization of application specific monolithic microwave integrated circuit |
US5338394A (en) * | 1992-05-01 | 1994-08-16 | Alliedsignal Inc. | Method for etching indium based III-V compound semiconductors |
US5395799A (en) * | 1993-10-04 | 1995-03-07 | At&T Corp. | Method of fabricating semiconductor devices having electrodes comprising layers of doped tungsten disilicide |
JPH1082629A (ja) * | 1996-09-05 | 1998-03-31 | Kawasaki Steel Corp | ロールプロフィール測定方法及び装置 |
US6635185B2 (en) * | 1997-12-31 | 2003-10-21 | Alliedsignal Inc. | Method of etching and cleaning using fluorinated carbonyl compounds |
US6406995B1 (en) * | 1998-09-30 | 2002-06-18 | Intel Corporation | Pattern-sensitive deposition for damascene processing |
JP3287408B2 (ja) * | 1999-06-16 | 2002-06-04 | 日本電気株式会社 | 半導体装置および半導体基板貫通導体の形成方法 |
US20020088608A1 (en) * | 1999-07-26 | 2002-07-11 | Park Chan-Hoon | Method and apparatus for heating a wafer, and method and apparatus for baking a photoresist film on a wafer |
US6348301B1 (en) * | 1999-10-27 | 2002-02-19 | United Microelectronics Corp. | Method of reducing a critical dimension of a patterned photoresist layer |
US6649082B2 (en) * | 2000-05-26 | 2003-11-18 | Showa Denko K.K. | Harm-removing agent and method for rendering halogen-containing gas harmless and uses thereof |
US6468889B1 (en) * | 2000-08-08 | 2002-10-22 | Advanced Micro Devices, Inc. | Backside contact for integrated circuit and method of forming same |
JP2003318178A (ja) * | 2002-04-24 | 2003-11-07 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
US7701022B2 (en) * | 2002-05-01 | 2010-04-20 | Rohm Co., Ltd. | Semiconductor device and method of producing the same |
TWI229435B (en) * | 2002-06-18 | 2005-03-11 | Sanyo Electric Co | Manufacture of semiconductor device |
-
2003
- 2003-10-18 US US10/688,238 patent/US7081411B2/en not_active Expired - Lifetime
-
2004
- 2004-10-14 EP EP04795193A patent/EP1673804A1/en not_active Withdrawn
- 2004-10-14 WO PCT/US2004/033998 patent/WO2005038905A1/en active Application Filing
- 2004-10-14 JP JP2006535676A patent/JP2007513493A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011258695A (ja) * | 2010-06-08 | 2011-12-22 | Nippon Telegr & Teleph Corp <Ntt> | ドライエッチング方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1673804A1 (en) | 2006-06-28 |
WO2005038905A1 (en) | 2005-04-28 |
US7081411B2 (en) | 2006-07-25 |
US20050085091A1 (en) | 2005-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7081411B2 (en) | Wafer etching techniques | |
JPH03129818A (ja) | 半導体装置の製造方法 | |
JPH06326064A (ja) | 半導体装置及びその製造方法 | |
KR20050068581A (ko) | 반도체 소자의 인덕터 제조 방법 | |
KR100281636B1 (ko) | 직접 식각 조정 방법에 의한 뒷면 비아-홀의제작 방법 | |
JP2978680B2 (ja) | 半導体装置の製造方法 | |
US20070148945A1 (en) | Method for forming a fine pattern of a semiconductor device | |
US20020164543A1 (en) | Bi-layer photolithographic process | |
JP2900525B2 (ja) | 半導体装置の製造方法 | |
KR0140658B1 (ko) | 고집적 반도체 소자의 소자간 분리막 제조 방법 | |
JPS604221A (ja) | 半導体装置の製造方法 | |
KR100571388B1 (ko) | 열경화성 포토레지스트막을 이용한 반도체 소자의 컨택플러그 형성 방법 | |
TW502335B (en) | Method for controlling the line width of polysilicon gate by an etching process of a hard mask layer | |
KR100186504B1 (ko) | 반도체 소자의 폴리 플러그 제조방법 | |
KR100613277B1 (ko) | 미세 게이트 전극을 구비한 반도체 소자 및 그 제조 방법 | |
KR20010027172A (ko) | 반도체 장치의 패턴 형성방법 | |
KR100249793B1 (ko) | 사파이어 투명 지지대를 사용한 뒷면 비아-홀 제작 방법 | |
KR100370159B1 (ko) | 반도체 소자의 제조방법 | |
JPH0621432A (ja) | 半導体装置の製造方法 | |
KR100382548B1 (ko) | 반도체 소자의 제조방법 | |
KR100365756B1 (ko) | 반도체소자의콘택홀형성방법 | |
JPS59214282A (ja) | 半導体装置の製造方法 | |
KR0138963B1 (ko) | 금속배선 형성방법 | |
CN117995658A (zh) | 图案化底层结构的方法 | |
JPS63117428A (ja) | 半導体装置の製造方法 |