KR19990015556A - 반도체 장치의 패드 보호막 형성방법 - Google Patents
반도체 장치의 패드 보호막 형성방법 Download PDFInfo
- Publication number
- KR19990015556A KR19990015556A KR1019970037710A KR19970037710A KR19990015556A KR 19990015556 A KR19990015556 A KR 19990015556A KR 1019970037710 A KR1019970037710 A KR 1019970037710A KR 19970037710 A KR19970037710 A KR 19970037710A KR 19990015556 A KR19990015556 A KR 19990015556A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- protective film
- plasma
- pad
- passivation
- Prior art date
Links
Landscapes
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 장치의 패드 보호막 형성방법을 개시한다. 반도체 장치에 있어 와이어를 본딩하기 위해 본딩패드를 오픈하고, 반도체 장치를 테스트하는 과정에서 발생한 오염물질들이 습기와 반응하여 부식등을 일으키는 경우가 있을 수 있다. 따라서 본 발명에서는, 이러한 문제점을 방지하기 위해 플라즈마를 이용하여 패시베이션을 실시한다. 패시베이션의 실시로 얻어지는 패드 보호막에 의해 상기 공정단계에서 발생하는 오염물질들은 습기와 직접 접촉할 수 없게되므로 부식등의 문제점을 미리 방지하여 반도체 장치의 신뢰성을 향상시킬 수 있게 된다.
Description
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 반도체 장치의 도전성 패드층을 보호하기 위한 패드 보호막 형성방법에 관한 것이다.
일반적으로, 반도체 제조 공정중에서 보호막을 형성하는 공정인 패시베이션(passivation)공정은, 반도체 장치의 표면에 어떤 종류의 처리를 해주어 소자 동작 특성의 보호를 꾀하는 공정이다. 즉, 소자가 외부의 영향을 받지 않도록 하기위한 행하는 일종의 표면처리법이다. 예를 들어, 도전성 본딩 패드층이 제조 후에 대기에 노출되어 부식되는 것을 막기 위해서도 그러한 패시베이션 공정이 통상적으로 실시된다. 패시베이션 공정의 수행으로써 부식이 더 이상 진행되지 않으므로 반도체 장치는 설정된 동작을 제대로 할 수 있게 된다. 패시베이션 공정은, 고집적 반도체 장치의 신뢰성 요구에 부응하여 최근에는 더욱 중요시 되고 있는 바, 패시베이션 공정의 질을 향상시켜 소자의 보호를 보다 확실히 하는 기술이 본 분야에서 절실히 요구 되어진다.
한편, 반도체 장치의 웨이퍼 상태가 완성된 후에 실시하는 테스트 중의 하나로서 PCT(Pressure Cooker Test;이하 PCT라 칭함)가 있는데, 이는 고온다습한 외부환경하에서 반도체 장치가 정상적으로 동작하는지의 유무를 알아보는 테스트이다. 만약, 상기 PCT를 실시하는 중에 대기에 노출된 금속, 예컨대 와이어를 본딩하기 위해 노출시킨 본딩 패드층에 부착되는 오염물질들이나, 반도체 장치를 테스트 하기 위해 사용하는 탐침(probe)으로 인해 생기는 오염물질들이 PCT의 고온다습한 환경의 습기(moisture)와 반응하여 부식(corrosion)되는 경우가 있을 수 있다. 이러한 부식은 반도체 장치에 있어 전기적 전도성을 저하시키므로 동작 불량을 일으키는 요인이 될 수 있으므로 미리 방지하는 것이 바람직하다.
따라서 본 발명의 목적은, 상기한 종래의 문제점을 해소할 수 있는 반도체 장치의 제조 방법을 제공함에 있다.
본 발명의 또 다른 목적은, 와이어 본딩 패드층에 부착되는 오염물질들이 습기와 반응하여 부식을 일으키는 것을 방지할 수 있는 신뢰성이 향상된 반도체 장치의 제조 방법을 제공함에 있다.
본 발명의 또 다른 목적은, 반도체 장치를 테스트하기 위해 사용하는 탐침에 의해 생기는 오염물질들이 습기와 반응하여 부식을 일으키는 것을 방지할 수 있는 신뢰성이 향상된 반도체 장치의 제조 방법을 제공함에 있다.
도 1은 본 발명에 따라 제조된 반도체 장치를 간단히 나타낸 단면도
상기의 목적들을 달성하기 위해서 본 발명은,
반도체 기판 상부에 절연막과, 도전성 패드막으로서 사용되어질 금속을 적층하고, 배선 형성을 위해 상기 금속을 패터닝하는 단계와; 상기 패터닝된 금속의 상부에 배선보호용 제1패시베이션층을 형성하고, 형성된 제1패시베이션층 중 상기 패터닝된 금속 상부에 위치한 제1패시베이션층을 일부 식각하여 하부에 위치한 상기 패터닝된 금속의 일부를 노출시키는 단계와; 상기 노출된 금속에 와이어를 본딩하는 단계와; 상기 와이어가 본딩된 반도체 장치에 대해서 탐침 테스트를 완료한 후 플라즈마를 이용해 패시베이션을 실시하여 제2패시베이션층으로서의 패드 보호막을 최종적으로 형성하는 단계를 구비함을 특징으로 하는 반도체 장치의 패드 보호막 형성 방법을 제공한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명하고자 한다.
도 1을 참조하면, 반도체 기판(10)상에 절연막(20)과 도전성 패드층으로 사용될 금속(30)이 차례로 형성한 후, 배선을 형성하기 위해 상기 금속을 패터닝한다. 패터닝된 상기 금속(30)을 보호하기 위한 배선보호용 제1패시베이션층(40)을 형성하고, 상기 배선보호용 제1패시베이션층(40)중 상기 패터닝된 금속(30)의 상부에 위치된 제1패시베이션층의 일부를 식각하여 하부에 위치하는 상기 금속(30)를 부호 a에 해당하는 만큼 노출시킨다. 부호 a 영역에 대해 탐침 테스트를 실시한 후, 와이어(50)를 본딩하고, 산소등의 플라즈마로 패시베이션을 실시하여 제2패시베이션층으로서의 패드 보호막(60)을 형성한다. 바람직하게는, 상기 패드 보호막(60)은 100Å의 두께로, 그리고 만약, 산소 플라즈마를 사용할 경우에는 대기압보다 낮은 기압에서 1분 이내에, 바람직하게는 약 450mTorr에서 약 30초 미만으로 실시하는 것이 바람직하다.
이와 같이, 본 발명에서는 산소등의 플라즈마를 이용해 패시베이션을 실시하여 패드 보호막을 형성함을 알 수 있다. 와이어 본딩을 하기위해 노출된 금속 a부분에 부착되는 오염물질들과, 상기 a 부분을 통해 반도체 장치를 테스트하기 위해 사용하는 탐침에 의해 생긴 오염물질들은 상기 패드 보호막으로 인해 대기중에 직접 노출되지 않는다. 다시 말해, 고온다습한 환경의 PCT에서 습기와 상기 오염물질들이 상기 패드 보호막에 의해 서로 접촉하지 못하게 되므로 부식이 방지된다.
상술한 바와 같이 본 발명에 따라 패드 보호막을 형성할 경우, 와이어를 본딩하기 위해 노출시킨 본딩 패드층에 부착되는 오염물질들, 또는 반도체 장치를 테스트하기 위해 사용하는 탐침에 의해 발생되는 오염물질들이 습기와 반응하여 부식되는 문제점이 해소된다.
또한 상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (5)
- 도전성 패드막을 가지는 반도체 장치의 패드 보호막 형성 방법에 있어서:반도체 기판의 상부에 절연막과 상기 도전성 패드층으로서 기능할 금속을 차례로 적층하고, 배선을 형성하기 위해 상기 적층된 금속을 패터닝하는 단계와;상기 패터닝된 금속의 상부에 배선보호용 제1패시베이션층을 형성하고, 형성된 제1패시베이션층 중 상기 패터닝된 금속의 상부에 위치하는 제1패시베이션층의 일부를 식각하여 하부에 위치하는 상기 금속의 일부를 노출시키는 단계와;상기 노출된 금속 표면에 와이어를 본딩하는 단계와;상기 와이어가 본딩된 반도체 장치를 탐침 테스트 완료 후, 플라즈마를 이용해 패시베이션을 실시하여 제2패시베이션층으로서의 패드 보호막을 최종적으로 형성하는 단계를 포함함을 특징으로 하는 방법.
- 제1항에 있어서, 상기 플라즈마는 산소(O2)나 불소(F)중의 어느 하나를 이용한 플라즈마임을 특징으로 하는 방법.
- 제 1항에 있어서, 상기 패드 보호막은 약 100Å의 두께로 형성됨을 특징으로 하는 방법.
- 제 1항 또는 제 2항에 있어서, 상기 플라즈마를 산소를 이용하는 경우, 대기압 보다 낮은 기압에서 1분 미만으로 실시함을 특징으로 하는 방법.
- 패드 보호막을 가지는 반도체 장치에 있어서,상기 패드 보호막은, 와이어를 본딩하기 위해 노출시키는 과정과 탐침 테스트를 실시하는 과정에서 손상되는 도전성 패드막을 보호하기 위해 형성됨을 특징으로 하는 반도체 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970037710A KR19990015556A (ko) | 1997-08-07 | 1997-08-07 | 반도체 장치의 패드 보호막 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970037710A KR19990015556A (ko) | 1997-08-07 | 1997-08-07 | 반도체 장치의 패드 보호막 형성방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990015556A true KR19990015556A (ko) | 1999-03-05 |
Family
ID=66000057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970037710A KR19990015556A (ko) | 1997-08-07 | 1997-08-07 | 반도체 장치의 패드 보호막 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990015556A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100724742B1 (ko) * | 2000-02-21 | 2007-06-04 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터의 패드부 및 제조방법 |
-
1997
- 1997-08-07 KR KR1019970037710A patent/KR19990015556A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100724742B1 (ko) * | 2000-02-21 | 2007-06-04 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터의 패드부 및 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080227285A1 (en) | Wirebond structure and method to connect to a microelectronic die | |
JP5474534B2 (ja) | パッシベーション及びポリイミドにより包囲されたコンタクト及びその製造方法 | |
EP0122631B1 (en) | Electronic device having a multi-layer wiring structure | |
US6660624B2 (en) | Method for reducing fluorine induced defects on a bonding pad surface | |
EP1101837B1 (en) | Moisture corrosion inhibitor layer for Al-alloy metallization layers for electronic devices and corresponding manufacturing method | |
JP4095123B2 (ja) | ボンディングパット及び半導体装置の製造方法 | |
JP2939190B2 (ja) | 半導体チップ及びその製造方法 | |
EP0177251B1 (en) | A semiconductor device having a reliable bonding pad structure | |
KR100754895B1 (ko) | 반도체 장치 및 그 형성 방법 | |
JP3763715B2 (ja) | 受光素子および半導体レーザ装置 | |
KR19990015556A (ko) | 반도체 장치의 패드 보호막 형성방법 | |
JPS59232424A (ja) | 半導体装置とその製造法 | |
JPH02281743A (ja) | ボールボンディング用電極を備えた半導体装置 | |
JPH06333977A (ja) | 半導体装置及びその製造方法 | |
KR940007290B1 (ko) | 와이어 본딩 패드 형성방법 | |
KR100286291B1 (ko) | 이층구조소자의 본딩패드 형성방법 | |
KR100673654B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
JPH08167634A (ja) | 半導体装置 | |
KR0146066B1 (ko) | 반도체 소자의 패드 보호막 형성방법 | |
JP2005039170A (ja) | 半導体装置及びその製造方法 | |
JPS617638A (ja) | 半導体装置 | |
KR19990043664A (ko) | 반도체 소자의 본딩 패드 구조 | |
KR20030032465A (ko) | 플립 칩 패드 및 그 제조방법 | |
JPH07326709A (ja) | マルチチップ半導体パッケージ及びその製造方法 | |
JPS63272055A (ja) | 半導体装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |