KR960002998B1 - 반도체소자의 패드 제조방법 - Google Patents
반도체소자의 패드 제조방법 Download PDFInfo
- Publication number
- KR960002998B1 KR960002998B1 KR1019920012909A KR920012909A KR960002998B1 KR 960002998 B1 KR960002998 B1 KR 960002998B1 KR 1019920012909 A KR1019920012909 A KR 1019920012909A KR 920012909 A KR920012909 A KR 920012909A KR 960002998 B1 KR960002998 B1 KR 960002998B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- pad
- depositing
- forming
- wiring
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 패드 제조방법을 설명하기 위한 단면도.
제2도는 본 발명을 설명하기 위한 단면도.
* 도면의 주요부분에 대한 부호의 설명
6 : 제2메탈, 최종 메탈 7 : 절연막, 질화막
8 : 최종 메탈에서 더 두꺼워진 부분
본 발명은 반도체소자의 패드(pad) 제조방법에 관한 것으로, 특히, 메탈(Metal) 두께가 얇은 소자에 와이어 본딩(Wire bonding)시 발생되는 문제점 및 신뢰성 테스트(Test)에서 문제점을 해결할 수 있는 패드 형성에 관한 것이다.
제1도는 반도체의 패드부분을 단면하여 도시한 것인데, 종래의 반도체소자의 패드 제조방법은 먼저 반도체기판(1)상에 배선을 형성하기 위하여 웨이퍼(wafer)를 절연막(2)으로 덮고, 메탈 1(3)을 데포지션(deposition)하고, 사진식각공정으로 제1메탈(3)배선을 형성한다.
그 후에, 웨이퍼를 절연막(대체로 실리콘산화막을 이용한다)을 데포지션한 후 제1메탈(3)배선과 연결할 부위에 비아홀(via hole) (5)을 형성하고 메탈 2(6)로 덮는다.
이어서, 메탈 2(6)를 사진식각공정으로 배선화 한 후 소자를 보호하기 위하여 질화막(7)을 데포지션한다.
다음에 리드(lead)선과의 와이어 본딩(wire bonding)을 위하여 패드마스크(pad mask)를 이용하여 질화막을 식각하여 패드를 형성시킨 후에, 패캐지(package) 형성공정에서 이 패드와 리드선과를 와이어 본딩하여 연결한다.
그러나 이러한 종래의 반도체소자의 패드 형성방법에 의해 제조된 전극패드를 갖는 반도체소자에서는, 소자의 고집적화가 됨에 따라 메탈 두께가 얇게 되므로 와이어 본딩이 불량하게 되고, 따라서 소자의 동작 신뢰성이 악화되는 문제가 발생된다.
또한, 소자의 고집적화가 됨에 따라 패드부에 작은 콘택(예: 1.0×1.0미크론)을 형성해야 함으로(Plug 공정으로 큰 콘택은 형성할 수 없음), 본딩에 사용되는 메탈은 메탈 2(마지막 메탈을 의미)만 사용되므로 본딩에 어려움이 있다.
본 발명은 이러한 문제점을 해결하려는 것으로, (1) 절연막으로 덮힌 반도체소자에서 리드선과 연결하기 위한 패드부분의 절연막을 식각하여 패드를 노출시키는 단계와, (2) 노출된 패드부분 위에 선택적으로 메탈을 부착시켜서 패드부분의 메탈 두께를 두껍게 하는 단계를 포함하여 이루어진다.
그리고, 메탈을 데포지션하고 이 메탈을 이방성 에치(etch)하여 패드부분의 요홈에만 이 메탈을 남겨서 패드부분의 메탈 두께를 두껍게 하는 반도체소자의 패드 제조방법이며, 또 메탈을 데포지션한 후 사진식각공정으로 패드부분의 메탈만 남기고 웨이퍼상의 다른 부분의 메탈을 전부 식각하여 패드부분의 메탈 두께를 두껍게 하는 방법도 있다.
더욱 나아가서는 (1) 반도체기판상에 메탈배선을 형성하기 위하여 절연막으로 덮은 다음 제1메탈을 데포지션하고, 사진식각공정으로 제1메탈배선을 형성하는 단계, (2) 제1메탈배선 위에 절연막을 데포지션하고 제1메탈배선과 제2메탈배선을 연결하기 위한 비아홀을 열고 제2메탈을 데포지션하는 단계, (3) 제2메탈을 사진식각공정으로 식각하여 제2메탈배선을 형성하고 질화막을 데포지션하는 단계, (4) 패드를 형성할 부위의 질화막을 사진식각공정으로 식각하여 패드를 형성하는 단계, (5) 패드 위에만 선택적으로 메탈을 데포지션하여 패드의 메탈 두께를 두껍게 하는 단계로 이루어지는 반도체소자의 패드 형성방법이다.
제2도는 본 발명의 일실시예를 설명하기 위한 도면인데, 제2도를 참조하면서 실시예를 설명한다.
먼저 제2a도와 같이, 종래의 방법과 같은 방법으로 절연막으로 덮힌 반도체소자 상에 최종 메탈을 절연막 밖으로 노출시켜서 패드부분을 형성한다.
다음에 제2b도와 같이, 패드부분에 세렉티브메탈(텅스텐(W), 알루미늄(Al) 등) (8)을 데포지션하여 패드부분을 2중 금속구조로 하여, 패드부분의 최종 메탈 두께를 두껍게 한다.
그리고 최종 메탈 두께를 두껍게 하는 또 하나의 예로는 제2a도에서와 같이, 절연막(7) 밖으로 최종 메탈의 패드부분(6)을 노출시킨 후에, 최종 메탈과 동일한 메탈을 데포지션하고 웨이퍼에 고주파전압을 가하며 아르곤 플라스마(Ar plasma)로 웨이퍼 표면을 이방성 에치하는 방법인 RF 에치를 실시하여, 절연막(7)의 표면보다 낮게 홈파인 부분, 즉 패드부분의 메탈(8)만 남기고 다른 웨이퍼 표면의 메탈을 전부 제거하여 패드부분의 최종 메탈 두께를 두껍게 한다.
이러한 방법 이외에도 제2a도와 같이, 패드부분(6)을 노출시킨 후 다시 메탈을 웨이퍼상에 데포지션하고 사진식각공정으로 이 패드부분(6)의 메탈(8)만 남기고 식각하여, 패드부분의 최종 메탈 두께를 두껍게 하여도 된다.
즉, 본 발명에 의한 반도체소자의 패드 형성방법에서는 메탈을 패드부분에만 선택적으로 데포지션하거나 이방성 에치를 실시하여 패드부분의 메탈을 두껍게 형성시킨다.
본 발명에 의한 반도체소자의 패드 형성방법에서는 패드부분의 메탈 두께를 최종 메탈 두께보다 두껍게 형성시킴으로 인하여, 종래 기술에서 와이어 본딩시 메탈 두께가 얇아서 야기되는 문제점을 해소할 수 있게된다.
Claims (3)
- (1) 반도체기판상에 메탈배선을 형성하기 위하여 절연막으로 덮은 다음 제1메탈을 데포지션하고, 사진식각공정으로 제1메탈배선을 형성하는 단계, (2) 제1메탈배선 위에 절연막을 데포지션하고 제1메탈배선과 제2메탈배선을 연결하기 위한 비아홀을 열고 제2메탈을 데포지션하는 단계, (3) 제2메탈을 사진식각공정으로 식각하여 제2메탈배선을 형성하고 질화막을 데포지션하는 단계, (4) 패드를 형성할 부위의 질화막을 사진식각공정으로 식각하여 패드를 형성하는 단계, (5) 패드 위에만 선택적으로 메탈을 데포지션하여 패드의 메탈 두께를 두껍게 하는 단계로 이루어지는 반도체소자의 패드 형성방법.
- 제1항에 있어서, 제5단계는 메탈을 데포지션하고 이 메탈을 이방성 에치하여 패드부분의 요홈에만 이 메탈을 남겨서 패드부분의 메탈 두께를 두껍게 하는 반도체소자의 패드 제조방법.
- 제1항에 있어서, 제5단계는 메탈을 데포지션한 후 사진식각공정으로 패드부분의 메탈만 남기고 웨이퍼상의 다른 부분의 메탈을 전부 식각하여 패드부분의 메탈 두께를 두껍게 하는 반도체소자의 패드 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920012909A KR960002998B1 (ko) | 1992-07-20 | 1992-07-20 | 반도체소자의 패드 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920012909A KR960002998B1 (ko) | 1992-07-20 | 1992-07-20 | 반도체소자의 패드 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940003004A KR940003004A (ko) | 1994-02-19 |
| KR960002998B1 true KR960002998B1 (ko) | 1996-03-02 |
Family
ID=19336632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920012909A KR960002998B1 (ko) | 1992-07-20 | 1992-07-20 | 반도체소자의 패드 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960002998B1 (ko) |
-
1992
- 1992-07-20 KR KR1019920012909A patent/KR960002998B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940003004A (ko) | 1994-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0100735B1 (en) | Lift-off process for fabricating self-aligned contacts | |
| US4078963A (en) | Method of manufacturing a semiconductor device, having a pattern of conductors on a supporting body | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| US6303459B1 (en) | Integration process for Al pad | |
| US4692786A (en) | Semi-conductor device with sandwich passivation coating | |
| US7015129B2 (en) | Bond pad scheme for Cu process | |
| KR960002998B1 (ko) | 반도체소자의 패드 제조방법 | |
| US4614666A (en) | Semi-conductor device with sandwich passivation coating | |
| US20020142605A1 (en) | Method for forming metal line of Al/Cu structure | |
| JP2663902B2 (ja) | 微細トレンチの埋め込み方法、微細電極の製造方法、微細ホールの埋め込み方法、及び微細金属配線の製造方法 | |
| JPH0697288A (ja) | 半導体装置の製造方法 | |
| JPH11121457A (ja) | 半導体装置の製造方法 | |
| KR100430680B1 (ko) | 반도체소자의 금속배선 및 그 형성방법 | |
| KR960009987B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
| KR100305207B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR0184157B1 (ko) | 반도체장치의 금속배선 및 그 형성방법 | |
| KR100728945B1 (ko) | 금속라인의 형성방법 | |
| KR100313530B1 (ko) | 반도체 소자의 패드 형성방법 | |
| JPH03190240A (ja) | 半導体装置の製造方法 | |
| KR19990000376A (ko) | 반도체 소자 제조방법 | |
| KR100197129B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100290771B1 (ko) | 반도체 소자의 콘택 플러그 형성 방법 | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JPH0484422A (ja) | 微細な金属配線の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090223 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |