CN113651292B - 在腔体内形成膜层的方法及电子器件的制备方法 - Google Patents
在腔体内形成膜层的方法及电子器件的制备方法 Download PDFInfo
- Publication number
- CN113651292B CN113651292B CN202111224075.4A CN202111224075A CN113651292B CN 113651292 B CN113651292 B CN 113651292B CN 202111224075 A CN202111224075 A CN 202111224075A CN 113651292 B CN113651292 B CN 113651292B
- Authority
- CN
- China
- Prior art keywords
- inorganic material
- layer
- material layer
- cavity
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00388—Etch mask forming
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00388—Etch mask forming
- B81C1/00396—Mask characterised by its composition, e.g. multilayer masks
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00523—Etching material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
Abstract
本发明提供了一种在腔体内形成膜层的方法及电子器件的制备方法。其具体利用无机材料层作为腔体内膜层的图形化掩模,由于无机材料层相对于光刻胶层具备更高的膜层稳定性,不易发生形变,有利于保持所定义出的图形精度。并且,相对于光刻胶层而言,无机材料层还可以承受更高的温度,从而一定程度的缓解了光刻胶不耐高温而使制程温度受到限制的问题,大大提高了制程工艺的灵活性。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种在腔体内形成膜层的方法及电子器件的制备方法。
背景技术
在半导体加工领域中,一般是通过图形化工艺而制备出特定的图形结构。现有的图形化工艺通常是利用刻蚀工艺对沉积的薄膜材料层进行刻蚀,以去除薄膜材料层中不需要的部分,并使保留的部分形成所需要的图案结构。目前,针对半导体领域内所采用多种材料而言,其部分材料不易通过刻蚀反应实现图形化,为此,现有工艺中一般采用光刻胶的剥离工艺(Lift Off)工艺来定义图形。
然而,剥离工艺具有较大的工艺限制。例如,受到光刻胶的限制,其难以在高温制程中进行加工。以及,在利用光刻胶的剥离工艺于腔体内形成膜层时,由于腔体的存在使得在光刻胶的涂覆过程中,胶体容易在腔体的边缘位置发生坍塌,而使得腔体的边缘暴露于光刻胶之外,进而导致定义出的膜层图形还延伸出腔体而形成在腔体的外围,影响所制备出的膜层的图形精度。
发明内容
本发明的目的在于提供一种在腔体内形成膜层的方法,以提高在腔体内形成膜层时的工艺精度,并克服由光刻胶引起的高温制程的限制。
为此,本发明提供一种在腔体内形成膜层的方法,包括:提供衬底,并在所述衬底上形成无机材料层,所述无机材料层中开设有开口,并且所述衬底暴露于所述开口的部分中形成有腔体;其中,所述无机材料层中的开口的形成方法包括:在所述无机材料层上形成图形化的第一光刻胶层,并以所述图形化的光刻层为掩模刻蚀所述无机材料层,以在所述无机材料层中形成所述开口;淀积薄膜层,所述薄膜层覆盖所述腔体的表面和所述无机材料层;以及,刻蚀去除所述无机材料层,以去除所述无机材料层上的薄膜层,并保留位于所述腔体内的薄膜层。
可选的,所述腔体的形成方法包括:以所述衬底上的所述无机材料层为掩模刻蚀暴露于所述开口内的衬底部分,以形成所述腔体。
可选的,所述无机材料层中的所述开口的侧壁为更面向衬底方向的倾斜侧壁,以及通过湿法刻蚀工艺刻蚀所述衬底以形成所述腔体。
可选的,所述腔体的侧壁为倾斜侧壁,所述薄膜层覆盖所述腔体的底表面和侧壁。
可选的,所述无机材料层中的所述开口的侧壁为更面向衬底方向的倾斜侧壁,以及刻蚀去除所述无机材料层时,蚀刻剂经由所述开口的侧壁侵蚀所述无机材料层。
可选的,所述无机材料层的顶表面上还形成有多个上窄下宽的释放孔,并且所述释放孔的深度大于所述薄膜层的厚度,以在淀积所述薄膜层时使所述释放孔的至少部分侧壁暴露出,以及刻蚀去除所述无机材料层时,蚀刻剂经由所述释放孔侵蚀所述无机材料层。
可选的,所述释放孔的形成方法包括:在所述无机材料层上形成图形化的第二光刻胶层,所述第二光刻胶层中形成有上窄下宽的掩模窗口,并以所述第二光刻胶层为掩模刻蚀所述无机材料层,以在所述无机材料层的顶表面中形成所述释放孔。
可选的,所述薄膜层为金属层。
本发明的又一目的在于提供一种电子器件的制备方法,包括:利用如上所述的形成膜层的方法在第一衬底的腔体内形成薄膜层,所述薄膜层构成吸气层。
可选的,电子器件的制备方法还包括:将所述第一衬底封盖在具有元件的第二衬底上,以将所述第二衬底中的元件密封于所述腔体内。
可选的,所述第二衬底中的元件包括MEMS元件。
在本发明提供的膜层的形成方法中,利用无机材料层作为腔体内膜层的图形化掩模。相对于光刻胶层而言,无机材料层具备更高的膜层稳定性,不易发生形变,有利于保持所定义出的图形精度,避免产生例如光刻胶层容易出现的在腔体边缘覆盖不佳的问题,使得所定义出的膜层区域能够控制在腔体区域之内,而不会延伸至腔体之外。并且,相对于光刻胶层而言,无机材料层还可以承受更高的温度,从而一定程度的缓解了光刻胶不耐高温而使制程温度受到限制的问题,大大提高了制程工艺的灵活性。
附图说明
图1-图3为一种在腔体内形成膜层的过程中的结构示意图。
图4为本发明一实施例提供的在腔体内形成膜层的方法的流程示意图。
图5-图11为本发明一实施例提供的在腔体内形成膜层的过程中的结构示意图。
图12为本发明一实施例中的电子器件的结构示意图。
其中,附图标记如下:10/100-衬底;10a/100a-腔体;110-衬垫层;120-刻蚀停止层;130-键合垫;20a/200a-开口;200-无机材料层;21-第一光刻胶层;22-第二光刻胶层;30/300-薄膜层;400-第二衬底;510-第二光刻胶层;520-第一光刻胶层。
具体实施方式
承如背景技术所述,目前的剥离工艺虽然可以为不易刻蚀的薄膜材料实现图形化过程,然而剥离工艺同时还具有其工艺限制。尤其是,在利用光刻胶的剥离工艺于腔体内形成膜层时,还将导致所定义出的膜层容易漂移出腔体之外,而影响膜层的图形精度。
下面结合图1-图3,对一种在腔体内形成膜层的方法进行说明,其中图1-图3为一种在腔体内形成膜层的过程中的结构示意图。
具体参考图1所示,提供衬底10,并在衬底10上形成图形化的第一光刻胶层21。接着,以所述图形化的第一光刻胶层21为掩模刻蚀所述衬底10,以在所述衬底10中形成腔体10a。其中,在以第一光刻胶层21为掩模刻蚀衬底10时,容易导致第一光刻胶层21在刻蚀过程中产生大量的消耗和变形,为此,即需要去除所述第一光刻胶层21,并形成第二光刻胶层。
具体参考图2所示,在形成有腔体的衬底10上涂覆光刻胶,并形成图形化的所述第二光刻胶层22,所述图形化的第二光刻胶层22中开设有开口20a,所述开口20a暴露出所述腔体10a,以定义出后续需形成的膜层图形。然而如图2所示,所述第二光刻胶层22在腔体10a的外边缘的覆盖性能不佳,使得腔体10a的外边缘暴露于第二光刻胶层之外。
基于此,在淀积薄膜层30时,所述薄膜层30不仅覆盖于所述腔体10a的腔体表面、第二光刻胶层22的表面,并且还覆盖腔体10a的外边缘。
接着参考图3所示,剥离所述第二光刻胶层22,以去除所述第二光刻胶层22上的薄膜层,并保留位于所述腔体内的薄膜层30。然而,如上所述,由于腔体的外边缘从第二光刻胶层暴露出,从而使得腔体的外边缘上的薄膜材料难以被去除而造成残留(如图3中的虚线框所示),形成类似剑影的缺陷。
由此可见,利用如上方法在腔体内制备薄膜层时,容易出现所定义出的膜层图形延伸出腔体之外,进而影响薄膜层的图形精度。
为此,本发明提供了一种在腔体内形成膜层的方法,一方面可以实现薄膜层精确的形成在腔体内,改善薄膜层容易漂移至腔体之外的问题;另一方面还可以有效克服上述方法中由于光刻胶层的存在而导致所执行的工艺受到限制。具体可参考图4所示,本发明提供的一种在腔体内形成膜层的方法可包括如下步骤。
步骤S100,提供衬底,并在所述衬底上形成无机材料层,所述无机材料层中开设有开口,并且所述衬底暴露于所述开口的部分中形成有腔体。
步骤S200,淀积薄膜层,所述薄膜层覆盖所述腔体的表面和所述无机材料层。
步骤S300,刻蚀去除所述无机材料层,以去除所述无机材料层上的薄膜层,并保留位于所述腔体内的薄膜层。
以下结合图5-图11及具体实施例对本发明提出的在腔体内形成膜层的方法及电子器件的制备方法作进一步详细说明,图5-图11为本发明一实施例提供的在腔体内形成膜层的过程中的结构示意图。根据下面说明,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。应当认识到,附图中所示的诸如“上方”,“下方”,“顶部”,“底部”,“上方”和“下方”之类的相对术语可用于描述彼此之间的各种元件的关系。这些相对术语旨在涵盖除附图中描绘的取向之外的元件的不同取向。例如,如果装置相对于附图中的视图是倒置的,则例如描述为在另一元件“上方”的元件现在将在该元件下方。
在步骤S100中,具体参考图5-图9所示,提供衬底100,并在所述衬底100上形成无机材料层200,所述无机材料层200中开设有开口200a,并且所述衬底暴露于所述开口200a的部分中形成有腔体100a。
本实施例中,所述无机材料层200中的开口200a暴露出衬底100中的腔体100a,以用于为后续形成薄膜层时用作图形化掩模,使得形成在无机材料层200上的薄膜材料可随着无机材料层的去除而相应的被去除,进而可选择性将薄膜层形成在所述腔体100a内。
其中,所述衬底100具体可以为硅衬底、锗硅衬底或者绝缘体上硅衬底等。进一步的,在所述衬底100的表面上还形成有衬垫层110,所述衬垫层110例如可采用氧化硅层。
继续参考图5所示,本实施例中,在所述衬垫层110上还形成有刻蚀停止层120,所述无机材料层200即形成在所述刻蚀停止层120上,从而在图形化刻蚀所述无机材料层200时,即可利用所述刻蚀停止层120进行刻蚀阻挡,实现对无机材料层200的刻蚀工艺的精确控制,并可避免对其下方的膜层造成影响。其中,所述刻蚀停止层120的材料例如包括氮化硅,所述刻蚀停止层120可具体为氮化硅层。
此外,所述衬底100的表面上还可设置有键合垫130,所述键合垫130可围设在所述腔体100a的外围,以用于实现和另一衬底的相互键合,并在键合后密封所述腔体100a。所述键合垫130的材料具体可包括金属材料,所述金属材料例如包括铝、锗等金属。本实施例中,所述键合垫130的顶部暴露于所述刻蚀停止层120,并高出于所述刻蚀停止层120的顶表面;以及,所述键合垫130的底部嵌入至所述刻蚀停止层120内,并且还可进一步嵌入至所述衬垫层110内,以提高所述键合垫130在所述衬底100上的粘附性能。
如上所述,本实施例中的无机材料层200即形成在所述刻蚀停止层120上。具体参考图6和图8所示,所述无机材料层200的形成方法可包括:在所述衬底100上沉积无机材料层200,并在所述无机材料层200上形成图形化的光刻胶层(如图8所示的第一光刻胶层520),并以所述图形化的光刻胶层(即,第一光刻胶层520)为掩模刻蚀所述无机材料层200,以在所述无机材料层200中形成所述开口200a;之后,即可去除所述第一光刻胶层520。其中,所述无机材料层200的材料例如可包括氧化硅,以及无机材料层200中的开口200a基于刻蚀工艺形成。
本实施例中,利用无机材料层200替代光刻胶层而作为后续膜层的图形化掩模,无机材料层200具体可采用沉积工艺形成,其具有更好的膜层稳定性,其图形形貌不易发生变形,有利于提高其定义出的图形精度。并且,所述无机材料层200中的开口200a是利用刻蚀工艺刻蚀形成,使得开口200a的形貌精度较高,不易发生变形。同时,相对于光刻胶而言,所述无机材料层200更耐高温,克服了光刻胶难以进行高温制程的缺陷,有效提高了工艺灵活性。
其中,作为可选的方案,所述衬底100中的腔体100a可以在形成所述无机材料层200之前形成。即,优先在所述衬底100中形成腔体100a,接着沉积无机材料层200,并在所述无机材料层200上形成图形化的光刻胶层,以进一步在所述无机材料层200中形成开口200a,并使所述开口200a暴露出所述腔体100a。需要说明的是,由于无机材料层200a是利用沉积工艺形成,其在不平整的衬底100表面上具备较高的覆盖性能,因此可避免出现例如光刻胶在涂覆过程中于腔体边缘涂覆不佳而导致剑影的缺陷。
此外,用于定义出衬底100中的腔体图形的掩模版,和用于定义出无机材料层200中的开口图形的掩模版,两者可以为同一掩模版,以使得衬底100中的腔体100a和所述无机材料层200中的开口200a相互对准。即,利用预定掩模版执行光刻工艺以在衬底100中定义出腔体;接着,形成无机材料层200后,再次利用同一掩模版执行光刻工艺以在所述无机材料层200中定义出所述开口。此时,形成在衬底100中的腔体100a和形成在无机材料层200中的开口即可相互对准,使得通过所述开口200a最终形成的膜层不会延伸至腔体100a之外,而能够被有效控制在所述腔体100a内。其中,可采用干法刻蚀工艺刻蚀所述无机材料层200以形成所述开口,所述开口的侧壁可以为垂直侧壁或接近垂直的侧壁。
作为另一种可选的方案,具体可参考图8和图9所示,所述衬底100中的腔体100a可以在形成所述无机材料层200之后,以所述无机材料层200为掩模刻蚀形成。
具体的,利用所述无机材料层200定义出衬底100中的腔体图形,以在所述衬底100中形成腔体100a的方法包括:首先,在所述衬底100上依次形成无机材料层200和图形化的光刻胶层(如图8所示的第一光刻胶层520),并以所述图形化的光刻胶层(即,第一光刻胶层520)为掩模刻蚀所述无机材料层200,以在所述无机材料层200中形成所述开口200a;接着,以所述无机材料层200为掩模刻蚀暴露于所述开口200a内的衬底部分,以形成所述腔体100a。
即,所述无机材料层200不仅构成了腔体100a的图形化掩模,还用于构成后续需形成的膜层的图形化掩模。如此,即可实现腔体区域和后续需形成的膜层区域的统一性,使得通过所述开口200a最终形成的膜层不会延伸至腔体100a之外,而能够被有效控制在所述腔体100a内,并且还有利于简化工艺,节省工艺步骤。此外,正是由于无机材料层200相对于光刻胶层而言,具备较好的图形稳定性,因此在将无机材料层200用作衬底内腔体的图形化掩模之后,其图形形貌仍然稳定,从而可继续用于后续的膜层的图形化掩模。
本实施例中,以利用所述无机材料层200定义出衬底100中的腔体图形为例进行说明。
继续参考图8所示,所述无机材料层200中的开口200a可以呈上窄下宽,如此,则在后续沉积薄膜材料时,即可减少甚至避免在开口200a的侧壁上附着薄膜材料,从而有利于无机材料层200在后续工艺中被刻蚀去除。本实施例中,可使所述开口200a的侧壁以更面向衬底的方向倾斜,从而使得开口200a在平行于高度方向的截面形状为正梯形或类似正梯形。
具体的,可通过控制所述第一光刻胶层520的掩模图形,以进一步调整形成在无机材料层200中的开口200a形貌。如图8所示,所述第一光刻胶层520中的掩模窗口的形貌呈现为上窄下宽(例如,掩模窗口的侧壁以更面向衬底的方向倾斜),从而在以所述第一光刻胶层520为掩模刻蚀所述无机材料层200时,即有利于形成上窄下宽的开口200a。
进一步的,在以所述无机材料层200为掩模刻蚀所述衬底100时,具体可采用湿法刻蚀工艺刻蚀所述衬底100,此时即使所述开口200a为上窄下宽的正梯形结构,仍然能够实现以无机材料层200的开口底部作为掩模基础,而使得所形成的腔体100a的顶部尺寸和开口200a的底部尺寸相一致。
如图9所示,所述腔体100a的侧壁为倾斜侧壁,并使所述腔体100a的尺寸呈上宽下窄,本实施例中,所述腔体100a在平行于高度方向的截面形状具体为倒梯形。如此一来,即可使后续制备的膜层不仅可形成在腔体100a的底表面,还可以形成在腔体100a的侧壁上,有利于增大膜层的面积。
需要说明的是,本实施例中的无机材料层200其开口200a呈正梯形结构,此时也有利于实现在衬底100内形成的腔体100a呈倒梯形结构。当然,在湿法刻蚀所述衬底100时,也可以通过控制湿法刻蚀的工艺参数(例如,刻蚀时间等),以使得刻蚀形成的腔体100a呈上宽下窄。
承如以上所述,所述无机材料层200用作后续需形成的膜层的图形化掩模,因此在后续工艺中将被去除以相应的去除薄膜层中不需要的部分。本实施例中,通过使无机材料层200的开口200a的侧壁由下至上依次延伸出,使得开口200a的侧壁表面更面向衬底方向,从而可减少甚至避免后续淀积的薄膜材料附着在开口200a的侧壁上,进而在刻蚀去除所述无机材料层200时使得刻蚀剂能够从开口200a的侧壁进行侵蚀。
进一步的方案中,还可以在所述无机材料层200的表面上形成多个释放孔200b,用于在后续刻蚀去除所述无机材料层200时为刻蚀剂提供刻蚀通道,以使得刻蚀剂能够从所述释放孔200b进行侵蚀,提高对无机材料层200的去除效率。
具体参考图7和图8所示,所述无机材料层200表面上的释放孔200b呈现为上窄下宽,所述释放孔200b的侧壁也同样更面向衬底方向,从而使得释放孔200b的侧壁也可避免被淀积的薄膜材料覆盖,而构成刻蚀通道。其中,所述释放孔200b的深度可大于后续需形成的薄膜层的厚度,以避免后续淀积薄膜层时释放孔200b被薄膜材料填满。
可选的方案中,所述释放孔200b可先于所述开口200a制备形成。具体的,所述释放孔200b的形成方法包括:在所述无机材料层200上形成图形化的光刻胶层(例如图6和图7所示的第二光刻胶层510),所述第二光刻胶层510中形成有掩模窗口以定义出释放孔的图形,并以所述第二光刻胶层510为掩模刻蚀所述无机材料层200,以形成多个所述释放孔200b。具体的,可采用各向同性刻蚀工艺刻蚀所述无机材料层200,以使所述释放孔200b的底部相对于顶部横向扩展。
具体的,可通过控制所述第二光刻胶层510的掩模形貌,以利于形成上窄下宽的释放孔200b。如图6和图7所示,所述第二光刻胶层510中的掩模窗口510a的形貌呈现为上窄下宽(例如,掩模窗口510a的侧壁以更面向衬底的方向倾斜),从而在以所述第二光刻胶层510为掩模刻蚀所述无机材料层200时,即有利于形成上窄下宽的释放孔200b。
以及,在形成所述释放孔200b后,即可去除所述第二光刻胶层510,并在所述无机材料层200上形成图形化的光刻胶层(例如,第一光刻胶层520),所述第一光刻胶层520中定义有开口的图形,并以所述第一光刻胶层520为掩模刻蚀所述无机材料层200,以形成所述开口200a。本实施例中,同样可以采用各向同性刻蚀工艺刻蚀所述无机材料层200,以及还可通过增加过刻蚀时间,以形成侧壁朝向衬底方向倾斜的开口200a。此外,如上所述,所述第一光刻胶层520中用于定义出开口200a的掩模窗口的形貌呈上窄下宽的结构,可进一步促使所形成的开口200a呈上窄下宽的结构。
在步骤S200中,具体参考图10所示,淀积薄膜层300,所述薄膜层300覆盖所述腔体100a的表面和所述无机材料层200。其中,所述薄膜层300具体可以为金属层,所采用的金属材料例如包括钛、锆、钒、铁中的至少一种。
本实施例中,所述腔体100a的侧壁为更面向无机材料层方向的倾斜侧壁,所述薄膜层300不仅覆盖所述腔体100a的底表面,还可覆盖所述腔体100a的侧壁,使得形成在腔体100a内的薄膜层300的面积增大。
继续参考图10所示,所述薄膜层300覆盖所述无机材料层200的顶表面。具体的,由于所述无机材料层200中的开口200a的侧壁为更面向衬底方向的倾斜侧壁,从而在淀积薄膜层300时,可减少甚至避免在开口200a的侧壁上附着有薄膜材料,以利于所述无机材料层200可以在后续工艺中被快速去除。
同样的,所述无机材料层200中的释放孔200b的侧壁也是更面向衬底方向的倾斜侧壁,并且淀积的薄膜层300的厚度小于所述释放孔200b的深度,因此在淀积薄膜层300后,可使得释放孔200b仍具有至少部分侧壁暴露出,以进一步提高所述无机材料层200在后续工艺中的去除效率。
在步骤S300中,具体参考图11所示,刻蚀去除所述无机材料层200,以去除所述无机材料层上的薄膜层,并保留位于所述腔体100a内的薄膜层300。
具体的,可以采用湿法刻蚀工艺去除所述无机材料层,或者也可以采用干法刻蚀工艺去除所述无机材料层。本实施例中,所述无机材料层为氧化硅层,则在干法刻蚀所述无机材料层时例如可采用氢氟酸溶液刻蚀所述无机材料层,以及在湿法刻蚀所述无机材料层时例如可采用气相氟化氢气体刻蚀所述无机材料层。
本实施例中,所述无机材料层200的开口侧壁至少部分暴露出,使得刻蚀剂可经由所述开口的侧壁侵蚀所述无机材料层。此外,在所述无机材料层200的顶表面上还形成有多个释放孔200b,所述释放孔200b的侧壁同样暴露出,因此刻蚀剂还可经由所述释放孔200b去除所述无机材料层,提高无机材料层的去除效率。
在实际的应用中,保留在腔体100a内的薄膜层300例如可用于构成吸气层。本实施例中,相当于使所形成的吸气层不仅覆盖在腔体100a的底表面,还覆盖腔体100a的侧壁,增大了吸气层的面积,进而在密封该腔体后,所述吸气层可吸附气体分子以确保腔体的真空度,有利于提高该腔体的密闭性能。
基于如上所述的膜层的形成方法,本实施例中还提供了一种电子器件的制备方法,其具体利用如上所述的形成膜层的方法在第一衬底的腔体内形成薄膜层,所述薄膜层构成吸气层。
图12为本发明一实施例中的电子器件的结构示意图。具体可参考图12所示,所述电子器件的制备方法包括:在第一衬底的腔体内形成吸气层。其中,所述第一衬底例如为图12所示的衬底100,以及所述吸气层例如为图12所示的薄膜层300。所述第一衬底中的腔体及位于所述腔体内的薄膜层300的制备方法可参考上述实施例,此处不再赘述。
接着参考图12所示,所述电子器件的制备方法还包括:将所述第一衬底(即,衬底100)封盖在具有元件的第二衬底400上,以将所述第二衬底400中的元件(图中未示出)密封于所述腔体内。所述第二基板400中的元件例如包括MEMS元件。
本实施例中,所述第一衬底上设置有键合垫,相对应的,在所述第二衬底400上也设置有键合垫,并利用两基板上的键合垫相互键合以形成密封圈,进而将第二基板400中元件密封在密封腔体内。其中,位于第一衬底和第二衬底400上的键合垫可均为金属键合垫,进而实现所述第一衬底和所述第二衬底400为金属键合,例如为铝锗键合。
综上所述,在本实施例提供的膜层的形成方法中,利用无机材料层替代光刻胶层用作膜层的图形化掩模,使得掩模图形更加稳定、不易变形,并且无机材料层具备较好的覆盖性能,避免出现例如光刻胶层容易出现的在腔体边缘覆盖不佳的问题,从而可解决剑影的缺陷。并且,相对于光刻胶层而言,无机材料层可以承受更高的温度,从而一定程度的缓解了光刻胶不耐高温而使制程温度受到限制的问题,大大提高了制程工艺的灵活性。
需要说明的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围。
还应当理解的是,除非特别说明或者指出,否则说明书中的术语“第一”、“第 二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到,此处描述的术语仅仅用来描述特定实施例,而不是用来限制本发明的范围。必须注意的是,此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准,除非上下文明确表示相反意思。例如,对“一个步骤”或“一个装置”的引述意味着对一个或 多个步骤或装置的引述,并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及,词语“或”应该被理解为具有逻辑“或”的定义,而不是逻辑“异或”的定义,除非上下文明确表示相反意思。
Claims (10)
1.一种在腔体内形成膜层的方法,其特征在于,包括:
提供衬底,并在所述衬底上形成无机材料层,所述无机材料层中开设有开口,并且所述衬底暴露于所述开口的部分中形成有腔体;其中,所述无机材料层中的开口的形成方法包括:在所述无机材料层上形成图形化的第一光刻胶层,并以所述图形化的第一光刻层为掩模刻蚀所述无机材料层,以在所述无机材料层中形成所述开口,所述开口的侧壁为更面向衬底方向的倾斜侧壁,以得到上窄下宽的开口;
淀积薄膜层,所述薄膜层覆盖所述腔体的表面和所述无机材料层;以及,
刻蚀去除所述无机材料层,以去除所述无机材料层上的薄膜层,并保留位于所述腔体内的薄膜层,在刻蚀去除所述无机材料层时蚀刻剂经由所述开口的侧壁侵蚀所述无机材料层。
2.如权利要求1所述的在腔体内形成膜层的方法,其特征在于,所述腔体的形成方法包括:
以所述衬底上的所述无机材料层为掩模刻蚀暴露于所述开口内的衬底部分,以形成所述腔体。
3.如权利要求2所述的在腔体内形成膜层的方法,其特征在于,所述无机材料层中的所述开口的侧壁为更面向衬底方向的倾斜侧壁,以及通过湿法刻蚀工艺刻蚀所述衬底以形成所述腔体。
4.如权利要求1所述的在腔体内形成膜层的方法,其特征在于,所述腔体的侧壁为倾斜侧壁,所述薄膜层覆盖所述腔体的底表面和侧壁。
5.如权利要求1所述的在腔体内形成膜层的方法,其特征在于,所述无机材料层的顶表面上还形成有多个上窄下宽的释放孔,并且所述释放孔的深度大于所述薄膜层的厚度,以在淀积所述薄膜层时使所述释放孔的至少部分侧壁暴露出,以及刻蚀去除所述无机材料层时,蚀刻剂经由所述释放孔侵蚀所述无机材料层。
6.如权利要求5所述的在腔体内形成膜层的方法,其特征在于,所述释放孔的形成方法包括:在所述无机材料层上形成图形化的第二光刻胶层,所述第二光刻胶层中形成有上窄下宽的掩模窗口,并以所述第二光刻胶层为掩模刻蚀所述无机材料层,以在所述无机材料层的顶表面中形成所述释放孔。
7.如权利要求1所述的在腔体内形成膜层的方法,其特征在于,所述薄膜层为金属层。
8.一种电子器件的制备方法,其特征在于,包括:利用如权利要求1-7任一项所述的形成膜层的方法在第一衬底的腔体内形成薄膜层,所述薄膜层构成吸气层。
9.如权利要求8所述的电子器件的制备方法,其特征在于,还包括:将所述第一衬底封盖在具有元件的第二衬底上,以将所述第二衬底中的元件密封于所述腔体内。
10.如权利要求9所述的电子器件的制备方法,其特征在于,所述第二衬底中的元件包括MEMS元件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111224075.4A CN113651292B (zh) | 2021-10-21 | 2021-10-21 | 在腔体内形成膜层的方法及电子器件的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111224075.4A CN113651292B (zh) | 2021-10-21 | 2021-10-21 | 在腔体内形成膜层的方法及电子器件的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113651292A CN113651292A (zh) | 2021-11-16 |
CN113651292B true CN113651292B (zh) | 2022-01-28 |
Family
ID=78484320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111224075.4A Active CN113651292B (zh) | 2021-10-21 | 2021-10-21 | 在腔体内形成膜层的方法及电子器件的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113651292B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114334642B (zh) * | 2022-03-10 | 2022-06-17 | 绍兴中芯集成电路制造股份有限公司 | 膜层的图形化方法及半导体器件的制备方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101770974B (zh) * | 2008-12-31 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
DE102014223930A1 (de) * | 2014-11-25 | 2016-05-25 | Robert Bosch Gmbh | DRIE-Grabenätzverfahren und entsprechende Grabenstruktur |
CN109411342A (zh) * | 2018-10-31 | 2019-03-01 | 秦皇岛京河科学技术研究院有限公司 | 一种碳化硅沟槽刻蚀方法 |
-
2021
- 2021-10-21 CN CN202111224075.4A patent/CN113651292B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN113651292A (zh) | 2021-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113651292B (zh) | 在腔体内形成膜层的方法及电子器件的制备方法 | |
JPH0476496B2 (zh) | ||
CN109151690B (zh) | 麦克风的制造方法 | |
KR100374955B1 (ko) | 반도체 장치의 제조 방법 | |
US20190341265A1 (en) | Mask and fabrication method thereof | |
US20090156009A1 (en) | Method for manufacturing semiconductor device | |
CN112992668B (zh) | 半导体结构的加工方法及半导体结构 | |
CN115043375A (zh) | 金属微结构及半导体器件的制备方法 | |
CN102420124B (zh) | 一种介质层刻蚀方法 | |
CN112164980A (zh) | 一种dfb芯片的脊钝化方法 | |
CN114121639A (zh) | 一种圆滑沟槽的制作方法及圆滑沟槽结构 | |
CN112978675B (zh) | 电子器件及其制备方法 | |
US20210371274A1 (en) | Deep cavity etching method | |
KR100840498B1 (ko) | 반도체소자의 패턴 붕괴 방지 방법 | |
CN116759307B (zh) | 一种圆角顶角的多晶硅刻蚀方法 | |
CN111106007B (zh) | 一种半导体台面及蚀刻方法 | |
JPH07135247A (ja) | 半導体装置の製造方法 | |
US11332364B1 (en) | Method for forming MEMS cavity structure | |
CN111627801B (zh) | 半导体结构的形成方法 | |
KR100905599B1 (ko) | 반도체 소자의 제조방법 | |
WO2021237532A1 (zh) | 一种深腔刻蚀方法 | |
CN113582130A (zh) | 基于晶圆制备mems器件的方法 | |
KR100674901B1 (ko) | 반도체 소자의 게이트 형성방법 | |
JP2001015587A (ja) | 半導体装置の製造方法 | |
CN115810534A (zh) | 硬掩膜的制作方法、图形的制作方法及半导体结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |