JP5804368B2 - パターン形成方法及びデバイス製造方法 - Google Patents
パターン形成方法及びデバイス製造方法 Download PDFInfo
- Publication number
- JP5804368B2 JP5804368B2 JP2011196802A JP2011196802A JP5804368B2 JP 5804368 B2 JP5804368 B2 JP 5804368B2 JP 2011196802 A JP2011196802 A JP 2011196802A JP 2011196802 A JP2011196802 A JP 2011196802A JP 5804368 B2 JP5804368 B2 JP 5804368B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- line
- forming
- space
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 114
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000010410 layer Substances 0.000 claims description 125
- 239000011241 protective layer Substances 0.000 claims description 66
- 239000010409 thin film Substances 0.000 claims description 43
- 125000006850 spacer group Chemical group 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 30
- 238000000059 patterning Methods 0.000 claims description 26
- 239000010408 film Substances 0.000 claims description 25
- 239000007788 liquid Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 16
- 230000000737 periodic effect Effects 0.000 claims description 16
- 238000007654 immersion Methods 0.000 claims description 13
- 230000007261 regionalization Effects 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 147
- 239000011295 pitch Substances 0.000 description 46
- 229920002120 photoresistant polymer Polymers 0.000 description 42
- 238000000926 separation method Methods 0.000 description 37
- 230000008569 process Effects 0.000 description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 30
- 230000003287 optical effect Effects 0.000 description 27
- 238000005286 illumination Methods 0.000 description 24
- 238000012545 processing Methods 0.000 description 23
- 239000000377 silicon dioxide Substances 0.000 description 15
- 239000012044 organic layer Substances 0.000 description 14
- 235000012239 silicon dioxide Nutrition 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 11
- 238000005259 measurement Methods 0.000 description 7
- 239000011368 organic material Substances 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000004380 ashing Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000002940 repellent Effects 0.000 description 2
- 239000005871 repellent Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 230000021615 conjugation Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、このような事情に鑑み、露光装置の解像限界よりも微細なパターンを形成できるようにすることを目的とする。
また、本発明の第4の態様によれば、本発明の第1または第2の態様のパターン形成方法を用いるデバイス製造方法が提供される。
本発明の第1の実施形態につき図1〜図16を参照して説明する。まず、本実施形態において半導体素子等の電子デバイスやマイクロデバイス等の回路パターンを形成するために使用されるパターン形成システムの一例につき説明する。
図1(A)は、本実施形態のパターン形成システムの要部を示し、図1(B)は、図1(A)中の露光装置(本実施形態では、露光装置の一例として、スキャンニグステッパーを示している)100の概略構成を示す。図1(A)において、そのパターン形成システムは、露光装置100、ウエハ等の基板に対するフォトレジスト(感光材料)の塗布及び現像を行うコータ・デベロッパ200、薄膜形成装置300、ウエハに対するドライ及びウエットのエッチングを行うエッチング装置400、これらの装置間でウエハの搬送を行う搬送系500、及びホストコンピュータ(不図示)等を含んでいる。
以下、第3領域76C内のパターンが形成される過程につき、図13(A)〜図16(C)を参照して説明する。図13(A)〜図16(C)内で図6(A)〜図12(C)に対応する部分には同一の符号を付してその詳細な説明を省略する。
(1)本実施形態の露光装置100を含むパターン形成システムを用いたパターン形成方法は、ウエハW上にX方向に配列された複数の第1ラインパターン38A(72)を有する第1のL&Sパターン71を形成するステップ104と、第1のL&Sパターン71を覆うように第1保護層48を形成するステップ106と、第1保護層48上に、第1ラインパターン38Aに直交する方向に伸びる複数の第2ラインパターン52A(77)をY方向に配列した形状の第2のL&Sパターン78を形成するステップ110と、第2のL&Sパターン78を覆うように第2保護層58を形成し、第2保護層58を覆うようにフォトレジスト層60を形成するステップ112と、を有する。さらに、そのパターン形成方法は、第2のL&Sパターン78の一部と重なるように、フォトレジスト層60に第1の開口部60A,60B,60Cを有するパターンを形成するステップ114と、フォトレジスト層60に形成された開口部60A〜60Cを介して第2保護層58及び第1保護層48の一部を除去して、第1保護層48に第2の開口部48A,48B,48C1,48C2を形成するステップ116と、第1保護層48の開口部48A〜48C2を介して第1のL&Sパターン71の一部(分離部74A,74B,74E,74F)を除去するステップ118と、第2保護層58、第2のL&Sパターン78、及び第1保護層48を除去するステップ120,122,124と、を有する。
(2)また、スペーサ・ダブルパターニング法を適用して第1L&Sパターン71及び第2L&Sパターン78を形成する工程は、それぞれ複数のラインパターン38Aのピッチの2倍のピッチ(4d)の複数のラインパターン40A及び複数のラインパターン52Aのピッチの2倍のピッチ(4d)の複数のラインパターン50Aを形成するステップ132,134と、複数のラインパターン40A及び50Aを用いて、これらのピッチの1/2のピッチ(2d)の第1のL&Sパターン71及び第2のL&Sパターン78を形成するステップ136,138,140と、を有する。従って、露光装置100の解像限界の1/2までの線幅(ハーフピッチ)のL&Sパターン71,78を高精度に形成できる。
次に、本発明の第2の実施形態につき図17〜図24(C)を参照して説明する。本実施形態においても、図1(A)のパターン形成システム及び図1(B)の露光装置100が使用される。また、本実施形態で形成されるパターンは、図2の回路パターン70の凸部(分離部74A〜74F以外のラインパターン72の部分)を凹部とした回路パターンである。
本実施形態によれば、第1の実施形態の効果等に加えて以下の効果等が得られる。
(1)本実施形態のパターン形成方法は、ウエハW1上にX方向に配列された複数の第1のラインパターン38Aを有する第1のL&Sパターン71を形成するステップ104Aと、第1のL&Sパターン71を覆うようにハードマスク層66を形成するステップ152と、ハードマスク層66上に、ラインパターン38Aに直交する方向に伸びる複数の第2のラインパターン52AをY方向に配列した形状の第2のL&Sパターン78を形成するステップ110Aと、第2のL&Sパターン78を覆うようにフォトレジスト層60を形成するステップ154と、を有する。さらに、そのパターン形成方法は、第2のL&Sパターン78の一部と重なるように、フォトレジスト層60に第1の開口部60A,60Bを有するパターンを形成するステップ114Aと、開口部60A,60Bを介してハードマスク層66の一部を除去して、ハードマスク層66に第2の開口部66A,66Bを形成するステップ156と、開口部66A,66Bを介して第1のL&Sパターン71の一部(分離部74A,74B)を除去するステップ118Aと、ハードマスク層66を除去するステップ160と、を有する。
(2)また、そのパターン形成方法は、ウエハW1に第1のL&Sパターン71を形成するときに第1のL&Sパターン71のスペース部に有機層64を充填するステップ150と、ハードマスク層66及び第2のL&Sパターン78を除去した後、第1のL&Sパターン71内の除去された部分(切り欠き部38Aa,38Ab)に有機層64と同じ材料の薄膜(充填部64P,64Q)を充填するステップ162と、第1のL&Sパターン71を除去するステップ164と、を有する。
(3)また、有機層64は、誘電率の小さい有機材料からなる絶縁膜であり、ハードマスク層66は無機膜であるため、有機層64とハードマスク層66とはエッチングの耐性が異なる。従って、有機層64に開口部64A,64Bを形成した後、ハードマスク層66のみを容易に除去できる。
次に、本発明の第3の実施形態につき図25(A)〜図29(C)を参照して説明する。本実施形態においても、図1(A)のパターン形成システム及び図1(B)の露光装置100が使用される。また、本実施形態で形成されるパターンは、図2の回路パターン70中の第1領域76A内の回路パターンである。以下、本実施形態のパターン形成方法の一例につき、第1の実施形態の動作(図3のフローチャート)と比較しながら説明する。
(1)上記の各実施形態では、第1のL&Sパターン71(第1のラインパターン38A,71)と第2のL&Sパターン78,78A(第2のラインパターン52A,77,52B)とは互いに直交している。しかしながら、第1のL&Sパターン71と第2のL&Sパターン78,78Aとは90°より小さい角度で交差していてもよい。また、第1のL&Sパターン71の代わりに、少なくとも1つのラインパターン38Aを含むパターンを形成しておいてもよく、第2のL&Sパターン78,78Aの代わりに、少なくとも1つのラインパターン52A,52Bを含むパターンを形成しておいてもよい。
(4)上記の各実施形態では、周期的なパターン(第1のL&Sパターン71)の一部を除去しているが、非周期的なパターンの一部を除去する場合にも上記の実施形態のパターン形成方法が適用可能である。また、周期的なパターン又は非周期的なパターンに非周期的なパターンを付加する場合にも上記のパターン形成方法が適用可能である。
なお、上記の実施形態で製造対象のデバイスは、SRAM以外のDRAM、CPU、DSP等の任意の半導体デバイスが可能である。さらに、半導体デバイス以外の撮像素子、MEMS(Microelectromechanical Systems)等の電子デバイス(マイクロデバイス)を製造する際にも上記の実施形態のパターン形成方法が適用可能である。
なお、本発明は上述の実施形態に限定されず、本発明の要旨を逸脱しない範囲で種々の構成を取り得る。
Claims (20)
- パターン形成方法であって、
基板上に第1ラインパターンを有する第1パターンを形成し、
前記第1パターンを覆うように第1薄膜を形成し、
前記第1薄膜上に、前記第1ラインパターンに交差する方向に伸びる第2ラインパターンを有する第2パターンを形成し、
前記第2パターンを覆うように感光層を形成し、
前記第2パターンの少なくとも一部と重なるように、前記感光層に第1開口部を有する第3パターンを形成し、
前記感光層に形成された前記第3パターンの前記第1開口部を介して前記第1薄膜の一部を除去して、前記第1薄膜に第2開口部を形成し、
前記第1薄膜の前記第2開口部を介して前記第1パターンの一部を除去し、
前記第1薄膜及び前記第2パターンを除去する
ことを特徴とするパターン形成方法。 - 前記第1パターンは、第1方向に複数の前記第1ラインパターンが配列されたライン・アンド・スペースパターンを有し、
前記第2パターンは、前記第1方向に交差する第2方向に複数の前記第2ラインパターンが配列されたライン・アンド・スペースパターンを有することを特徴とする請求項1に記載のパターン形成方法。 - 前記第1パターン及び前記第2パターンを形成するときに、
それぞれ前記第1ラインパターン及び前記第2ラインパターンのピッチの2倍のピッチを持つ第4パターンを形成し、
前記第4パターンを用いて、前記第4パターンのピッチの1/2のピッチを持つライン・アンド・スペースパターンを形成することを特徴とする請求項2に記載のパターン形成方法。 - 前記感光層の前記第1開口部は、前記第2パターンの1つのスペース部の少なくとも一部を含む大きさであることを特徴とする請求項2または3に記載のパターン形成方法。
- 前記感光層に形成された前記第1開口部は、前記第2パターンのうち、互いに隣接する2つのスペース部の少なくとも一部を含む大きさの長穴を有し、
前記第2開口部は、前記互いに隣接する2つのスペース部に対応する位置に形成されることを特徴とする請求項2または3に記載のパターン形成方法。 - 前記第1薄膜と前記感光層との間に前記第2パターンを覆うように第2薄膜を形成し、
前記第1薄膜に前記第2開口部を形成するときに前記第2薄膜に第3開口部を形成し、
前記第1パターンの一部を除去するときに、前記第2薄膜の前記第3開口部、前記第2パターンのスペース部、及び前記第1薄膜の前記第2開口部を介して前記第1パターンのエッチングを行うことを特徴とする請求項2〜5のいずれか一項に記載のパターン形成方法。 - 前記基板上に前記第1パターンを形成するときに前記第1パターンのスペース部に第4薄膜を充填し、
前記第1薄膜及び前記第2パターンを除去した後、前記第1パターンの除去された部分に前記第4薄膜と同じ材料の薄膜を充填し、
前記第1パターンを除去することを特徴とする請求項2〜5のいずれか一項に記載のパターン形成方法。 - 前記第1薄膜中の前記第1パターンが除去された凹部に前記第1薄膜と異なる材料を充填することを特徴とする請求項7に記載のパターン形成方法。
- 前記第4薄膜は誘電率の小さい絶縁膜であることを特徴とする請求項7または8に記載のパターン形成方法。
- 前記第1薄膜は無機膜であり、前記第4薄膜は有機膜であることを特徴とする請求項7〜9のいずれか一項に記載のパターン形成方法。
- 前記第2パターンは、スペース部の幅が前記第2ラインパターンの幅より狭いライン・アンド・スペースパターンを有し、
前記感光層の前記第1開口部は、前記第2パターンのうち、互いに隣接する2つのスペース部の少なくとも一部を覆う大きさの長穴を有することを特徴とする請求項1または2に記載のパターン形成方法。 - 前記第1薄膜を覆うように前記第2パターンを形成するときに、前記第1薄膜上にライン・アンド・スペースパターンを有する第4パターンを形成し、前記第4パターンのラインパターン又はスペース部の幅を前記第4パターンのピッチの1/2より太くすることを特徴とする請求項11に記載のパターン形成方法。
- パターン形成方法であって、
基板上に所定方向に交互に配列した複数の第1ラインと第1スペースを有する第1ライン・アンド・スペースパターンを形成し;
前記第1ライン・アンド・スペースパターン上に前記所定方向と交差する方向に交互に配列した複数の第2ラインと第2スペースを有する第2ライン・アンド・スペースパターンを形成し;
前記第1ライン・アンド・スペースパターンの複数の第1ラインと前記第2ライン・アンド・スペースパターンの複数の前記第2スペースが重なる複数の重複領域に存在する前記第1ラインの一部の領域を、該第1ラインの一部の領域を区画する一対の前記第2ラインをマスクとしてエッチングして除去し;
前記第2ライン・アンド・スペースパターンを除去することにより、前記第1ライン・アンド・スペースパターンの前記第1ラインの一部が除去された非周期のライン・アンド・スペースパターンを形成するパターン形成方法。 - 前記第1ライン・アンド・スペースパターンを形成した後に、前記第1ライン・アンド・スペースパターンを覆う保護層を形成し、該保護層の上に前記第2ライン・アンド・スペースパターンを形成し、前記複数の重複領域の前記第1ラインの一部の領域に相当する前記保護層の領域を除去し、該保護層の除去された領域を通じて該第1ラインの一部の領域をエッチングにより除去する請求項13に記載のパターン形成方法。
- 前記第1ライン・アンド・スペースパターンを形成する際に、前記所定方向に配列した遮光ラインパターンを有する第1のマスク板を用い、前記第2ライン・アンド・スペースパターンを形成する際に、前記所定方向と交差する方向に配列した遮光ラインパターンを有する第2のマスク板を用い、前記重複領域の一部の領域を除去する際に、前記重複領域の一部の領域を含む領域に光照射可能な光透過部を有する第3のマスク板を用いる請求項13または14に記載のパターン形成方法。
- スペーサ・ダブルパターニング法により、前記第1ライン・アンド・スペースパターン及び前記第2ライン・アンド・スペースパターンを形成する請求項13〜15のいずれか一項に記載のパターン形成方法。
- 前記スペーサ・ダブルパターニング法は所定の解像限界を有する露光装置を用いて露光することを含み、前記除去された前記第1ライン・アンド・スペースパターンのラインの一部は、前記解像限界未満の線幅を有する請求項16に記載のパターン形成方法。
- 前記非周期のライン・アンド・スペースパターンを形成することは、局所液浸法により基板を露光する工程を含む請求項13〜17のいずれか一項に記載のパターン形成方法。
- 請求項1から請求項17のいずれか一項に記載のパターン形成方法を用いて基板上に所定のパターンの一部を除去したパターンを形成する工程を含むデバイス製造方法。
- 前記基板上に形成されるパターンは、周期的パターンの一部を除去したパターンである請求項19に記載のデバイス製造方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US38263010P | 2010-09-14 | 2010-09-14 | |
US61/382,630 | 2010-09-14 | ||
US13/227,178 US8795953B2 (en) | 2010-09-14 | 2011-09-07 | Pattern forming method and method for producing device |
US13/227,178 | 2011-09-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012064939A JP2012064939A (ja) | 2012-03-29 |
JP5804368B2 true JP5804368B2 (ja) | 2015-11-04 |
Family
ID=45831661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011196802A Active JP5804368B2 (ja) | 2010-09-14 | 2011-09-09 | パターン形成方法及びデバイス製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8795953B2 (ja) |
JP (1) | JP5804368B2 (ja) |
KR (2) | KR101877078B1 (ja) |
TW (1) | TWI555054B (ja) |
WO (1) | WO2012036205A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013161987A (ja) * | 2012-02-06 | 2013-08-19 | Toshiba Corp | パターン形成方法 |
KR101974796B1 (ko) * | 2012-10-19 | 2019-05-02 | 가부시키가이샤 니콘 | 패턴 형성 방법 및 디바이스 제조 방법 |
US9263279B2 (en) * | 2013-04-17 | 2016-02-16 | Qualcomm Incorporated | Combining cut mask lithography and conventional lithography to achieve sub-threshold pattern features |
US9761436B2 (en) * | 2014-06-30 | 2017-09-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming patterns using multiple lithography processes |
JP6366412B2 (ja) * | 2014-08-01 | 2018-08-01 | キヤノン株式会社 | パターン形成方法 |
WO2016134954A1 (en) * | 2015-02-23 | 2016-09-01 | Asml Netherlands B.V. | Device manufacturing method and patterning devices for use in device manufacturing method |
US9711369B2 (en) | 2015-03-16 | 2017-07-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming patterns with sharp jogs |
US9911693B2 (en) * | 2015-08-28 | 2018-03-06 | Micron Technology, Inc. | Semiconductor devices including conductive lines and methods of forming the semiconductor devices |
US10559492B2 (en) * | 2017-11-15 | 2020-02-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Patterning methods for semiconductor devices and structures resulting therefrom |
US11901190B2 (en) * | 2017-11-30 | 2024-02-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of patterning |
US10675657B2 (en) | 2018-07-10 | 2020-06-09 | Visera Technologies Company Limited | Optical elements and method for fabricating the same |
US10658179B2 (en) * | 2018-08-17 | 2020-05-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and structure of middle layer removal |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100300618B1 (ko) | 1992-12-25 | 2001-11-22 | 오노 시게오 | 노광방법,노광장치,및그장치를사용하는디바이스제조방법 |
JPH11214280A (ja) * | 1998-01-20 | 1999-08-06 | Nec Corp | パターン形成方法 |
JP2001203139A (ja) * | 2000-01-19 | 2001-07-27 | Hitachi Ltd | 半導体装置の製造方法 |
SG124257A1 (en) | 2000-02-25 | 2006-08-30 | Nikon Corp | Exposure apparatus and exposure method capable of controlling illumination distribution |
KR100393969B1 (ko) * | 2000-12-29 | 2003-08-06 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택홀 형성방법 |
US20050085085A1 (en) * | 2003-10-17 | 2005-04-21 | Yan Borodovsky | Composite patterning with trenches |
JP4167664B2 (ja) * | 2004-02-23 | 2008-10-15 | 株式会社東芝 | レチクルの補正方法、レチクルの作製方法、パターン形成方法及び半導体装置の製造方法 |
CN108490741A (zh) | 2004-06-09 | 2018-09-04 | 株式会社尼康 | 曝光装置及元件制造方法 |
KR20080026832A (ko) * | 2006-09-21 | 2008-03-26 | 삼성전자주식회사 | 반도체소자의 미세패턴 형성방법 |
JP2008235462A (ja) | 2007-03-19 | 2008-10-02 | Fujitsu Ltd | 半導体集積回路の製造方法及び設計装置 |
JP2009194248A (ja) | 2008-02-15 | 2009-08-27 | Tokyo Electron Ltd | パターン形成方法、半導体製造装置及び記憶媒体 |
WO2009150870A1 (ja) | 2008-06-13 | 2009-12-17 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
JP2010050384A (ja) * | 2008-08-25 | 2010-03-04 | Elpida Memory Inc | 半導体装置の製造方法 |
US20100187611A1 (en) * | 2009-01-27 | 2010-07-29 | Roberto Schiwon | Contacts in Semiconductor Devices |
-
2011
- 2011-09-07 US US13/227,178 patent/US8795953B2/en active Active
- 2011-09-09 JP JP2011196802A patent/JP5804368B2/ja active Active
- 2011-09-14 WO PCT/JP2011/070986 patent/WO2012036205A1/ja active Application Filing
- 2011-09-14 TW TW100132985A patent/TWI555054B/zh active
- 2011-09-14 KR KR1020137006359A patent/KR101877078B1/ko active IP Right Grant
- 2011-09-14 KR KR1020187018300A patent/KR102010717B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR101877078B1 (ko) | 2018-07-10 |
TW201214516A (en) | 2012-04-01 |
KR20180075714A (ko) | 2018-07-04 |
TWI555054B (zh) | 2016-10-21 |
US20120225388A1 (en) | 2012-09-06 |
JP2012064939A (ja) | 2012-03-29 |
US8795953B2 (en) | 2014-08-05 |
WO2012036205A1 (ja) | 2012-03-22 |
KR102010717B1 (ko) | 2019-08-13 |
KR20140002615A (ko) | 2014-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5804368B2 (ja) | パターン形成方法及びデバイス製造方法 | |
US10461039B2 (en) | Mark, method for forming same, and exposure apparatus | |
JP4482543B2 (ja) | リソグラフィ基板の露光方法 | |
CN107219721B (zh) | 标记形成方法和器件制造方法 | |
KR101076886B1 (ko) | 극자외선 리소그래피를 위한 마스크 및 이를 이용한 노광방법 | |
JP2007258707A (ja) | リソグラフィ装置および二重露光オーバレイ制御を用いたデバイス製造方法 | |
JP5068844B2 (ja) | リソグラフィ方法及びリソグラフィ装置 | |
JP2010067979A (ja) | パターン形成方法及びデバイス製造方法 | |
US10222700B2 (en) | Method for forming pattern and method for producing device | |
TWI441239B (zh) | 製造微影元件的方法、微影單元及電腦程式產品 | |
JP2007311508A (ja) | 微細パターン形成方法及びデバイス製造方法 | |
US7799517B1 (en) | Single/double dipole mask for contact holes | |
JP2009162851A (ja) | マスク及びその製造方法、露光方法及び装置、並びにデバイス製造方法 | |
JP2009176838A (ja) | 液浸露光装置及びデバイス製造方法 | |
KR20070071628A (ko) | 이유브이 노광 공정용 위상반전 마스크 및 그 제조 방법 | |
JP2006059860A (ja) | 液浸露光装置とその方法、および、半導体デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140901 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150512 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150820 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5804368 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |