DE102008022567A1 - Verfahren zum Entwerfen einer Maske - Google Patents

Verfahren zum Entwerfen einer Maske Download PDF

Info

Publication number
DE102008022567A1
DE102008022567A1 DE102008022567A DE102008022567A DE102008022567A1 DE 102008022567 A1 DE102008022567 A1 DE 102008022567A1 DE 102008022567 A DE102008022567 A DE 102008022567A DE 102008022567 A DE102008022567 A DE 102008022567A DE 102008022567 A1 DE102008022567 A1 DE 102008022567A1
Authority
DE
Germany
Prior art keywords
lines
width
pattern
dummy
dummy pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102008022567A
Other languages
English (en)
Inventor
Sang Hee Eumseong Lee
Gab Hwan Icheon Cho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of DE102008022567A1 publication Critical patent/DE102008022567A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Abstract

Es wird ein Verfahren zum Entwerfen einer Maske offenbart. Ein Chip-Bereich kann definiert werden und reduziert werden, um ein Ausgangs-Dummy-Muster auszubilden. Ein Netz-Dummy-Muster kann gebildet werden, und Teile, in denen sich das Ausgangs-Dummy-Muster und das Netz-Dummy-Muster überlappen, können entfernt werden, um Nachfolge-Dummy-Muster auszubilden.

Description

  • HINTERGRUND
  • Ein Halbleiterbauelement hat im Allgemeinen eine Mehrschicht-Struktur. Jede der Schichten, welche die Mehrschicht-Struktur bilden, wird im Allgemeinen unter Verwendung eines Abscheide-Prozesses oder eines Sputter-Prozesses ausgebildet und dann unter Verwendung eines Lithografie-Prozesses mit einem Muster versehen.
  • Da einige Einschränkungen für das Halbleiterbauelement durch die Differenz der Größe und der Dichte der Muster der Schichten des Halbleiterbauelementes auf dem Substrat bestehen, werden Verfahren entwickelt, bei denen ein Haupt-Muster und ein Dummy-Muster zusammen ausgebildet werden.
  • KURZE ZUSAMMENFASSUNG
  • Ausführungen der vorliegenden Erfindung liefern ein Verfahren zum Entwerfen einer Maske. Gemäß einer Ausführung kann ein Dummy-Muster bereitgestellt werden, das eine neue Form hat.
  • Gemäß Ausführungen der vorliegenden Erfindung wird ein Verfahren zum Entwerfen einer Maske bereitgestellt, das die Gleichmäßigkeit eines Musters sicherstellen kann.
  • Ein Verfahren zum Entwerfen einer Maske gemäß einer Ausführung kann die Dichte der Muster von Schichten eines Halbleiterbauelementes erhöhen.
  • Ein Verfahren zum Entwerfen einer Maske gemäß einer Ausführung kann auch einen Entwurfs-Prozess und einen Herstellungsprozess eines Halbleiterbauelementes vereinfachen.
  • In einer Ausführung kann ein Verfahren zum Entwerfen einer Maske folgendes umfassen: Definieren eines Chip-Bereichs; Reduzieren des Chip-Bereichs, um ein Ausgangs-Dummy-Muster auszubilden; Ausbilden eines Netz-Dummy-Musters; und Ausbilden von Nachfolge-Dummy-Mustern durch Entfernen von Teilen des Ausgangs-Dummy-Musters und des Netz-Dummy-Musters, wo sie sich überlappen.
  • In einer Ausführung kann ein Verfahren zum Entwerfen einer Maske folgendes umfassen: Definieren eines Chip-Bereichs; Reduzieren des Chip-Bereichs, um ein Ausgangs-Dummy-Muster auszubilden; Ausbilden von ersten Linien, die eine erste Breite haben, und von zweiten Linien, die eine zweite Breite haben, auf dem Ausgangs-Dummy-Muster, so dass die ersten Linien ungefähr parallel zu den zweiten Linien sind; Ausbilden von dritten Linien, die eine dritte Breite haben, und von vierten Linien, die eine vierte Breite haben, auf den Ausgangs-Dummy-Mustern, so dass die dritten Linien ungefähr parallel zu den vierten Linien und ungefähr senkrecht zu den ersten Linien sind; Ausführen einer Exklusiv-ODER-Operation (XOR) auf den zweiten Linien und den vierten Linien, um ein erstes Muster zu erzeugen; Reduzieren der Breite der zweiten Linien und der vierten Linien, um sechste Linien bzw. siebte Linien auszubilden, und dabei Ausbilden eines zweiten Musters; und Ausführen einer UND-Operation auf dem ersten Muster und dem zweiten Muster, um Nachfolge-Dummy-Muster auszubilden.
  • Die Details einer oder mehrerer Ausführungen werden in den begleitenden Zeichnungen und der unten stehenden Beschreibung dargelegt. Weitere Eigenschaften werden aus der Beschreibung und den Zeichnungen und aus den Ansprüchen offensichtlich.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die 1A bis 1E sind Konzept-Ansichten eines Verfahrens zum Entwerfen einer Maske gemäß einer Ausführung der vorliegenden Erfindung.
  • Die 2A bis 2G sind Konzept-Ansichten eines Verfahrens zum Entwerfen einer Maske gemäß einer Ausführung der vorliegenden Erfindung.
  • 3A ist eine Draufsicht eines Halbleiterbauelementes gemäß einer Ausführung der vorliegenden Erfindung.
  • 3B ist eine Querschnitts-Ansicht entlang der Linie I-I' in 3A eines Halbleiterbauelementes gemäß einer Ausführung der vorliegenden Erfindung.
  • DETAILLIERTE BESCHREIBUNG
  • Im Folgenden wird ein Verfahren zum Entwerfen einer Maske mit Bezug auf die begleitenden Zeichnungen beschrieben.
  • In der Beschreibung der Ausführungen versteht sich, dass wenn eine Schicht (eine Beschichtung) als "auf" einer anderen Schicht oder einem Substrat bezeichnet wird, sie direkt auf der anderen Schicht oder dem Substrat liegen kann, oder dazwischen liegende Schichten vorhanden sein können. Ferner versteht sich, dass wenn eine Schicht als "unter" einer anderen Schicht bezeichnet wird, sie direkt unter einer anderen Schicht liegen kann, oder eine oder mehrere dazwischen lie gende Schichten vorhanden sein können. Zusätzlich dazu versteht sich, dass wenn eine Schicht als "zwischen" zwei Schichten bezeichnet wird, sie die einzige Schicht zwischen den Schichten sein kann, oder ein oder mehrere dazwischen liegende Schichten vorhanden sein können.
  • Gemäß einer Ausführung der vorliegenden Erfindung können Dummy-Muster an gewünschten Positionen über einer gesamten Chip-Ebene unabhängig von der Drehung oder Orientierung von Haupthuster-Blöcken innerhalb eines Chips ausgebildet werden.
  • Gemäß einer Realisierung des betreffenden Masken-Entwurfs können Chip-Grenzen in ein Ausgangs-Dummy-Muster geändert werden, und dann können Nachfolge-Dummy-Muster unter Verwendung eines Netz-Dummy-Musters ausgebildet werden. Dies kann unter Verwendung jedes bekannten Software-Layout-Werkzeugs erreicht werden.
  • Mit Bezug auf 1A kann ein Chip-Bereich 100 definiert werden. Dann kann der Chip-Bereich reduziert werden, um ein Ausgangs-Dummy-Muster 110 auszubilden.
  • Der Chip-Bereich 100 kann um einen geeigneten Betrag verkleinert werden, um ein Ausgangs-Dummy-Muster 110 auszubilden. Zum Beispiel kann der Chip-Bereich 100 um ungefähr 1 μm verkleinert werden, um das Ausgangs-Dummy-Muster 110 auszubilden.
  • Mit Bezug auf 1B kann ein Netz-Dummy-Muster 105 ausgebildet werden.
  • Im Folgenden wird ein Verfahren zum Ausbilden des Netz-Dummy-Musters 105 detailliert beschrieben.
  • Das Ausbilden des Netz-Dummy-Musters kann das Ausbilden erster Linien 101, die eine erste Breite (a) haben, und von zweiten Linien 102, die eine zweite Breite (b) haben, auf dem Ausgangs-Dummy-Muster 110 umfassen, so dass die ersten Linien 101 und die zweiten Linien 102 ungefähr parallel zueinander sind.
  • Die erste Breite (a) der ersten Streifen 101 kann gleich der der zweiten Breite (b) der zweiten Linien 102 sein oder sich von ihr unterscheiden. Zum Beispiel kann die erste Breite (a) der ersten Linien 101 kleiner, größer oder gleich der zweiten Breite (b) der zweiten Linien 102 sein.
  • Als nächstes können dritte Linien 103, die eine dritte Breite haben, und vierte Linien 104, die eine vierte Breite haben, auf dem Ausgangs-Dummy-Muster 110 ausgebildet werden, so dass die dritten Linien 103 und die vierten Linien 104 ungefähr parallel zueinander und ungefähr senkrecht zu den ersten Linien 101 sind.
  • Obwohl die Figuren die dritte Breite der dritten Streifen 103 mit derselben Breite wie die erste Breite (a) der ersten Linien 101 zeigen, sind Ausführungen nicht darauf beschränkt. Außerdem sind, obwohl die Figuren die vierte Breite der vierten Linien 104 mit derselben Breite wie die zweite Breite (b) der zweiten Linien 102 zeigen, Ausführungen nicht darauf beschränkt.
  • Zum Beispiel kann in bestimmten Ausführungen die dritte Breite der dritten Streifen 103 sich von der ersten Breite (a) der ersten Linien 101 unterscheiden. Außerdem kann in bestimmten Ausführungen die vierte Breite der vierten Linien 104 sich von der zweiten Breite (b) der zweiten Linien 102 unterscheiden.
  • Durch den oben angegebenen Prozess kann das Netz-Dummy-Muster 105, das die ersten Streifen 101, die zweiten Linien 102, die dritten Linien 103 und die vierten Linien 104 enthält, ausgebildet werden.
  • Als nächstes können mit Bezug auf 1C Nachfolge-Dummy-Muster 150 ausgebildet werden, indem Teile, wo das Ausgangs-Dummy-Muster 110 und das Netz-Dummy-Muster 105 sich überlappen, entfernt werden.
  • In einer Ausführung können die Nachfolge-Dummy-Muster 150 quadratische Muster sein, die eine fünfte Breite d haben.
  • In einer Ausführung können die Nachfolge-Dummy-Muster 150 eine erste Gruppe von Nachfolge-Dummy-Mustern 120 umfassen, die eine Vielzahl von ersten Nachfolge-Dummy-Mustern 122 umfassen, die voneinander die Entfernung der dritten Breite und der ersten Breite (a) haben.
  • Zusätzlich dazu können die Nachfolge-Dummy-Muster 150 eine zweite Gruppe von Nachfolge-Dummy-Mustern 130 umfassen, die eine Vielzahl von zweiten Nachfolge-Dummy-Mustern 132 umfassen, die um die vierte Breite (b) von der ersten Gruppe von Nachfolge-Dummy-Mustern 120 entfernt sind.
  • Mit Bezug auf 1D kann ein Haupt-Muster 300 innerhalb des Chip-Bereichs 100 ausgebildet werden, und ein Dummy-Muster-Verbots-Bereich 310 kann unter Verwendung des Haupt-Musters 300 als Referenz ausgebildet werden.
  • Mit Bezug auf 1E kann eine erste Maske 190 bereitgestellt werden, indem Nachfolge-Dummy-Muster 150a (in 1D gezeigt), die den Dummy-Muster-Verbots-Bereich 310 berühren, entfernt werden.
  • In einer Ausführung können die Nachfolge-Dummy-Muster 150 aktive Dummy-Muster sein. In anderen Ausführungen sind die Nachfolge-Dummy-Muster 150 nicht aktive Dummy-Muster.
  • Gemäß Ausführungen der vorliegenden Erfindung können Dummy-Muster an gewünschten Positionen über einer gesamten Chip-Ebene unabhängig von der Drehung oder Orientierung eines Haupt-Muster-Blocks innerhalb des Chips ausgebildet werden.
  • Auch gemäß der Ausführung kann ein Haupt-Muster ausgebildet werden, und ein Dummy-Muster-Verbots-Bereich kann definiert werden. Dann können die Chip-Grenzen in Muster-Dummies geändert und dann abgeschnitten werden, um die Dummy-Muster auf dem Dummy-Muster-Verbots-Bereich zu entfernen, so dass Dummy-Muster gemeinsam an gewünschten Positionen über eine gesamte Chip-Ebene eingesetzt werden können.
  • Gemäß Ausführungen kann, weil die Dummy-Muster gemeinsam an gewünschten Positionen über der gesamten Chip-Ebene bereitgestellt werden können, die Gleichmäßigkeit der Muster erhöht werden.
  • Gemäß Ausführungen der vorliegenden Erfindung kann, indem Dummy-Muster gemeinsam an gewünschten Positionen über der gesamten Chip-Ebene eingesetzt werden, das Datenaufkommen für den Entwurf der Dummy-Muster minimiert werden.
  • Darüber hinaus kann gemäß Ausführungen der vorliegenden Erfindung, da die Gleichmäßigkeit der Muster sichergestellt werden kann, der konstante kritische Durchmesser (CD) jedes Musters leichter erreicht werden.
  • Das Ausbilden von Dummy-Mustern gemäß Ausführungen des betreffenden Layout-Verfahrens an gewünschten Positionen über der gesamten Chip-Ebene kann auch einen Entwurfs-Prozess und einen Herstellungsprozess vereinfachen.
  • Die 2A bis 2G sind Konzept-Ansichten eines Verfahrens zum Entwerfen einer Maske gemäß einer Ausführung der vorliegenden Erfindung.
  • Obwohl hier ein Beispiel von Poly-Dummy-Mustern beschrieben wird, sind Ausführungen der vorliegenden Erfindung nicht darauf beschränkt.
  • Mit Bezug auf 2A kann ein Chip-Bereich 200 definiert werden, und der Chip-Bereich 200 kann reduziert werden, um ein Ausgangs-Dummy-Muster 210 auszubilden.
  • Der Chip-Bereich 200 kann um einen geeigneten Betrag verkleinert werden, um das Ausgangs-Dummy-Muster 210 auszubilden. Zum Beispiel kann der Chip-Bereich 200 um ungefähr 1 μm verkleinert werden, um das Ausgangs-Dummy-Muster 210 auszubilden.
  • Mit Bezug auf 2B kann als nächstes ein Netz-Dummy-Muster 205 ausgebildet werden.
  • Im Folgenden wird ein Verfahren zum Ausbilden des Netz-Dummy-Musters 205 detailliert beschrieben.
  • Erste Linien 201, die eine erste Breite (a) haben, und zweite Linien 202, die eine zweite Breite (b) haben, können auf dem Ausgangs-Dummy-Muster 210 ausgebildet werden, so dass die ersten Linien 201 und die zweiten Linien 202 ungefähr parallel zueinander sind.
  • Die erste Breite a der ersten Streifen 201 kann gleich der der zweiten Breite b der zweiten Linien 202 sein oder sich von ihr unterscheiden. Zum Beispiel kann die erste Breite a der ersten Linien 201 kleiner, größer oder gleich der zweiten Breite b der zweiten Linien 202 sein.
  • Als nächstes können dritte Linien 203, die eine dritte Breite haben, und vierte Linien 204, die eine vierte Breite haben, auf dem Ausgangs-Dummy-Muster 210 ausgebildet werden, so dass die dritten Linien 203 und die vierten Linien 204 ungefähr parallel zueinander und ungefähr senkrecht zu den ersten Linien 201 sind.
  • Obwohl die Figuren die dritte Breite der dritten Streifen 203 mit derselben Breite wie die erste Breite (a) der ersten Linien 201 zeigen, sind Ausführungen nicht darauf beschränkt. Außerdem sind, obwohl die Figuren die vierte Breite der vierten Linien 204 mit derselben Breite wie die zweite Breite (b) der zweiten Linien 202 zeigen, Ausführungen nicht darauf beschränkt. Zum Beispiel kann in bestimmten Ausführungen die dritte Breite der dritten Linien 203 sich von der ersten Breite (a) der ersten Linien 201 unterscheiden. Außerdem kann in bestimmten Ausführungen die vierte Breite der vierten Linien 204 sich von der zweiten Breite (b) der zweiten Linien 202 unterscheiden.
  • Durch den oben angegebenen Prozess kann das Netz-Dummy-Muster 205, das die ersten Streifen 201, die zweiten Linien 202, die dritten Linien 203 und die vierten Linien 204 enthält, ausgebildet werden.
  • Als nächstes kann mit Bezug auf 2C eine Exklusiv-ODER-Operation (XOR) auf den zweiten Streifen 202 und den vierten Linien 204 ausgeführt werden, um ein erstes Muster 220 zu erzeugen.
  • Das heißt, das erste Muster 220 kann ausgebildet werden, indem Teile der zweiten Streifen 202 und der vierten Linien 204 entfernt werden, wo sie sich überlappen.
  • Dann können mit Bezug auf 2D sechste Streifen 202a und siebte Linien 204a ausgebildet werden, indem die Breite der zweiten Linien 202 bzw. der vierten Linien 204 verringert wird. Folglich kann ein zweites Muster 225 ausgebildet werden.
  • Als nächstes kann mit Bezug auf 2E eine "UND"-Operation auf dem ersten Muster 220 und dem zweiten Muster 225 ausgeführt werden, um Nachfolge-Dummy-Muster 230 auszubilden.
  • In einer Ausführung können die Nachfolge-Dummy-Muster 230 ausgebildet werden, indem nur Teile des ersten Musters 220 und des zweiten Musters 225 beibehalten werden, wo sie sich überlappen.
  • Dann kann ein Haupt-Muster 300 innerhalb des Chip-Bereichs 200 ausgebildet werden, und ein Dummy-Muster-Verbots-Bereich 310 kann unter Verwendung des Haupt-Musters 300 als Referenz ausgebildet werden.
  • Nachfolge-Dummy-Muster 230a, welche den Dummy-Muster-Verbots-Bereich 310 berühren, können entfernt werden.
  • Als nächstes kann mit Bezug auf die 2F und 2G eine zweite Maske 290, die Nachfolge-Dummy-Muster 230 enthält, fertig gestellt werden, indem die Nachfolge-Dummy-Muster 230b entfernt werden, die kleiner sind als eine minimale Größe.
  • Gemäß Ausführungen der vorliegenden Erfindung können Dummy-Muster an gewünschten Positionen über einer gesamten Chip-Ebene unabhängig von der Drehung oder Orientierung eines Blocks innerhalb des Chips ausgebildet werden.
  • Auch können die Chip-Grenzen in Dummies geändert und dann abgeschnitten werden, um Dummy-Muster des Dummy-Muster-Verbots-Bereichs zu entfernen, so dass Dummy-Muster an gewünschten Positionen über die gesamte Chip-Ebene ausgebildet werden können.
  • Ferner können Ausführungen des betreffenden Layout-Verfahrens die Gleichmäßigkeit der Muster erhöhen.
  • Zusätzlich dazu können Ausführungen des betreffenden Layout-Verfahrens das Datenaufkommen für das Entwerfen der Dummy-Muster minimieren.
  • Darüber hinaus kann gemäß Ausführungen der vorliegenden Erfindung, da die Gleichmäßigkeit der Muster sichergestellt werden kann, der konstante kritische Durchmesser (CD) jedes Musters leichter erreicht werden.
  • Das Ausbilden von Dummy-Mustern gemäß Ausführungen des betreffenden Layout-Verfahrens kann auch einen Entwurfs-Prozess und einen Herstellungsprozess vereinfachen.
  • Mit Bezug auf die 3A und 3B kann ein Halbleiterbauelement gemäß einer Ausführung der vorliegenden Erfindung ausgebildet werden, indem die erste Maske 190 gemäß einer Ausführung des betreffenden Masken-Entwurfs-Verfahrens angefertigt wird, und die zweite Maske 290 gemäß einer Ausführung des betreffenden Masken-Entwurfs-Verfahrens angefertigt wird.
  • Zum Beispiel können ein Haupt-Muster 300 (für einen aktiven Bereich des Substrates 315) und Nachfolge-Dummy-Muster 150 der aktiven Schicht auf einem Substrat 315 unter Verwendung der ersten Maske 190 ausgebildet werden.
  • Dann kann ein Zwischenschicht-Dielektrikum 320 ausgebildet werden, und ein Poly-Nachfolge-Dummy-Muster 230 kann unter Verwendung der zweiten Maske 290 ausgebildet werden.
  • Eigenschaften des Prozesses zum Entwerfen von Masken gemäß Ausführungen der vorliegenden Erfindung können in Prozesse zur Herstellung des Halbleiterbauelementes aufgenommen werden.
  • In der vorliegenden Beschreibung bedeutet jeder Verweis auf "eine Ausführung", "Ausführung", "beispielhafte Ausführung", usw., dass ein spezielles Merkmal, eine Struktur oder eine Eigenschaft, welches bzw. welche in Verbindung mit der Ausführung beschrieben wird, in mindestens einer Ausführung der Erfindung enthalten ist. Das Auftreten derartiger Ausdrucksweisen an verschiedenen Stellen in der Beschreibung verweist nicht notwendig sämtlich auf die gleiche Ausführung. Ferner sei bemerkt, dass, wenn ein besonderes Merkmal, eine Struktur oder eine Eigenschaft beschrieben wird, es sich innerhalb des Bereichs der Möglichkeiten eines Fachmanns befindet, ein derartiges Merkmal, eine Struktur oder ein Kennmerkmal in Verbindung mit anderen der Ausführungen zu bewirken.
  • Obwohl Ausführungen mit Bezug auf eine Anzahl erläuternder Ausführungsbeispiele beschrieben wurden, sei bemerkt, dass zahlreiche weitere Abwandlungen und Ausführungen durch Fachleute entworfen werden können, welche unter Prinzip und Umfang der vorliegenden Offenbarung fallen. Insbesondere sind verschiedene Änderungen und Abwandlungen der Bauteile und/oder der Anordnungen der fraglichen Kombinationsanordnung innerhalb des Umfangs der Offenbarung, der Zeichnungen und der beigefügten Ansprüche möglich. Zusätzlich zu Änderungen und Abwandlungen der Bauteile und/oder der Anordnungen sind alternative Verwendungen gleichfalls für Fachleute ersichtlich.

Claims (18)

  1. Verfahren zum Entwerfen einer Maske, umfassend: Definieren eines Chip-Bereichs; Reduzieren des Chip-Bereichs, um ein Ausgangs-Dummy-Muster auszubilden; Ausbilden eines Netz-Dummy-Musters; und Ausbilden von Nachfolge-Dummy-Mustern durch Entfernen von Teilen des Ausgangs-Dummy-Musters und von Teilen des Netz-Dummy-Musters, wo sie sich überlappen.
  2. Verfahren gemäß Anspruch 1, wobei das Ausbilden des Netz-Dummy-Musters umfasst: Ausbilden von ersten Linien, die eine erste Breite haben, und von zweiten Linien, die eine zweite Breite haben, auf dem Ausgangs-Dummy-Muster, so dass die ersten Linien ungefähr parallel zu den zweiten Linien sind; und Ausbilden von dritten Linien, die eine dritte Breite haben, und von vierten Linien, die eine vierte Breite haben, auf dem Ausgangs-Dummy-Muster, so dass die dritten Linien ungefähr parallel zu den vierten Linien und ungefähr senkrecht zu den ersten Linien sind.
  3. Verfahren gemäß Anspruch 2, wobei sich die erste Breite von der zweiten Breite unterscheidet.
  4. Verfahren gemäß Anspruch 2 oder 3, wobei die dritte Breite gleich der ersten Breite ist und wobei die vierte Breite gleich der zweiten Breite ist.
  5. Verfahren gemäß einem der Ansprüche 2 bis 4, wobei die Nachfolge-Dummy-Muster regelmäßige quadratische Muster umfassen.
  6. Verfahren gemäß einem der Ansprüche 2 bis 4, wobei die Nachfolge-Dummy-Muster umfassen: eine erste Gruppe von Nachfolge-Dummy-Mustern, die eine Vielzahl von ersten Nachfolge-Dummy-Mustern umfassen, die voneinander die Entfernung der ersten Breite haben; und eine zweite Gruppe von Nachfolge-Dummy-Mustern, die eine Vielzahl von zweiten Nachfolge-Dummy-Mustern umfassen, die von der ersten Gruppe von Nachfolge-Dummy-Mustern die zweite Breite entfernt sind.
  7. Verfahren gemäß Anspruch 1, wobei die Nachfolge-Dummy-Muster Dummy-Muster einer aktiven Schicht sind.
  8. Verfahren gemäß einem der Ansprüche 1 bis 7, ferner umfassend: Ausbilden eines Haupt-Muster innerhalb des Chip-Bereichs; Ausbilden eines Dummy-Muster-Verbots-Bereichs unter Verwendung des Haupt-Musters als Referenz; und Entfernen der Nachfolge-Dummy-Muster, welche den Dummy-Muster-Verbots-Bereich berühren.
  9. Verfahren gemäß Anspruch 8, wobei das Ausbilden des Haupt-Musters und das Ausbilden des Dummy-Muster-Verbots-Bereichs durchgeführt werden, bevor das Ausgangs-Dummy-Muster ausgebildet wird.
  10. Verfahren gemäß Anspruch 8 oder 9, wobei das Ausbilden des Haupt-Musters und das Ausbilden des Dummy-Muster-Verbots- Bereichs durchgeführt werden, nachdem das Ausgangs-Dummy-Muster ausgebildet wird.
  11. Verfahren zum Entwerfen einer Maske, umfassend: Definieren eines Chip-Bereichs; Reduzieren des Chip-Bereichs, um ein Ausgangs-Dummy-Muster auszubilden; Ausbilden von ersten Linien, die eine erste Breite haben, und von zweiten Linien, die eine zweite Breite haben, auf dem Ausgangs-Dummy-Muster, so dass die ersten Linien ungefähr parallel zu den zweiten Linien sind; Ausbilden von dritten Linien, die eine dritte Breite haben, und von vierten Linien, die eine vierte Breite haben, auf dem Ausgangs-Dummy-Muster, so dass die dritten Linien ungefähr parallel zu den vierten Linien und ungefähr senkrecht zu den ersten Linien sind; Ausbilden eines ersten Musters durch Ausführen einer Exklusiv-ODER-Operation (XOR) auf den zweiten Streifen und den vierten Linien; Ausbilden eines zweiten Musters, das sechste Streifen und siebte Linien umfasst, durch Reduzieren der Breite der zweiten Linien, um die sechsten Linien auszubilden, und durch Reduzieren der Breite der vierten Linien, um die siebten Linien auszubilden; und Ausführen einer UND-Operation auf dem ersten Muster und dem zweiten Muster, um Nachfolge-Dummy-Muster auszubilden.
  12. Verfahren gemäß Anspruch 11, wobei sich die erste Breite von der zweiten Breite unterscheidet.
  13. Verfahren gemäß Anspruch 11 oder 12, wobei die dritte Breite gleich der ersten Breite ist und wobei die vierte Breite gleich der zweiten Breite ist.
  14. Verfahren gemäß einem der Ansprüche 11 bis 13, wobei die Nachfolge-Dummy-Muster Poly-Dummy-Mustern umfassen.
  15. Verfahren gemäß einem der Ansprüche 11 bis 14, ferner umfassend: Ausbilden eines Haupt-Muster innerhalb des Chip-Bereichs; Ausbilden eines Dummy-Muster-Verbots-Bereichs unter Verwendung des Haupt-Musters als Referenz; und Entfernen der Nachfolge-Dummy-Muster, welche den Dummy-Muster-Verbots-Bereich berühren.
  16. Verfahren gemäß Anspruch 15, wobei das Ausbilden des Haupt-Musters und das Ausbilden des Dummy-Muster-Verbots-Bereichs durchgeführt werden, bevor das Ausgangs-Dummy-Muster ausgebildet wird.
  17. Verfahren gemäß Anspruch 15 oder 16, wobei das Ausbilden des Haupt-Musters und das Ausbilden des Dummy-Muster-Verbots-Bereichs durchgeführt werden, nachdem das Ausgangs-Dummy-Muster ausgebildet wird.
  18. Verfahren gemäß einem der Ansprüche 15 bis 17, ferner umfassend: Nach dem Entfernen der Nachfolge-Dummy-Muster, die den Dummy-Muster-Verbots-Bereich berühren, Entfernen von Nachfolge-Dummy-Mustern, die kleiner sind als eine Mindestgröße nach den Entwerfen-Regeln.
DE102008022567A 2007-05-10 2008-05-07 Verfahren zum Entwerfen einer Maske Ceased DE102008022567A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070045627A KR100837567B1 (ko) 2007-05-10 2007-05-10 마스크의 설계방법
KR10-2007-0045627 2007-05-10

Publications (1)

Publication Number Publication Date
DE102008022567A1 true DE102008022567A1 (de) 2008-11-20

Family

ID=39771060

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008022567A Ceased DE102008022567A1 (de) 2007-05-10 2008-05-07 Verfahren zum Entwerfen einer Maske

Country Status (6)

Country Link
US (1) US8074188B2 (de)
JP (1) JP4783811B2 (de)
KR (1) KR100837567B1 (de)
CN (1) CN101303521A (de)
DE (1) DE102008022567A1 (de)
TW (1) TW200846822A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212697A (ja) * 2009-08-21 2012-11-01 Panasonic Corp 半導体装置
KR101096979B1 (ko) * 2010-05-07 2011-12-20 주식회사 하이닉스반도체 반도체 소자의 패턴 균일도 조절 방법
US8211807B2 (en) * 2010-10-19 2012-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning technology using single-patterning-spacer-technique
WO2014030313A1 (ja) * 2012-08-23 2014-02-27 パナソニック株式会社 発光装置、照明用光源及び照明装置
TWI581055B (zh) * 2012-10-02 2017-05-01 聯華電子股份有限公司 形成光罩的方法
US9330224B2 (en) * 2014-04-30 2016-05-03 Oracle International Corporation Method and apparatus for dummy cell placement management

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3249317B2 (ja) * 1994-12-12 2002-01-21 富士通株式会社 パターン作成方法
US5595843A (en) 1995-03-30 1997-01-21 Intel Corporation Layout methodology, mask set, and patterning method for phase-shifting lithography
JPH10256255A (ja) * 1997-03-17 1998-09-25 Fujitsu Ltd 半導体集積回路装置のパターン発生方法
KR100230421B1 (ko) * 1997-04-22 1999-11-15 윤종용 반도체장치의 더미패턴 형성방법
KR100319883B1 (ko) * 1999-03-16 2002-01-10 윤종용 패드 주위에 더미 패턴을 구비한 반도체소자
JP3363109B2 (ja) * 1999-05-27 2003-01-08 沖電気工業株式会社 マスクパターンの作成方法
US6421820B1 (en) 1999-12-13 2002-07-16 Infineon Technologies Ag Semiconductor device fabrication using a photomask with assist features
JP4417527B2 (ja) * 2000-05-15 2010-02-17 大日本印刷株式会社 マスクパタンの形成方法、およびフォトマスク
KR20020055145A (ko) * 2000-12-28 2002-07-08 박종섭 반도체 소자의 더미패턴 형성 방법
JP2002203905A (ja) * 2000-12-28 2002-07-19 Mitsubishi Electric Corp レイアウト設計装置、レイアウト設計方法および半導体装置
KR20020056147A (ko) * 2000-12-29 2002-07-10 박종섭 반도체 소자의 더미패턴 형성방법
KR100378195B1 (ko) * 2001-02-21 2003-03-29 삼성전자주식회사 패턴의 밀도에 연속적으로 조절되는 밀도를 갖는 더미패턴군들을 포함하는 마스크용 데이터 생성 방법 및그러한 생성 방법이 저장된 기록매체
DE10310136B4 (de) 2003-03-07 2007-05-03 Infineon Technologies Ag Maskensatz zur Projektion von jeweils auf den Masken des Satzes angeordneten und aufeinander abgestimmten Strukturmustern auf einen Halbleiterwafer
JP2004294664A (ja) * 2003-03-26 2004-10-21 Fujitsu Ltd レチクルの作成方法、およびレチクルの作成プログラム
US7667332B2 (en) * 2004-11-05 2010-02-23 Kabushiki Kaisha Toshiba Method for generating pattern, method for manufacturing semiconductor device, semiconductor device, and computer program product
US20080121939A1 (en) * 2006-11-06 2008-05-29 Michael Murray Methods of automatically generating dummy fill having reduced storage size

Also Published As

Publication number Publication date
US8074188B2 (en) 2011-12-06
KR100837567B1 (ko) 2008-06-11
CN101303521A (zh) 2008-11-12
US20080282218A1 (en) 2008-11-13
TW200846822A (en) 2008-12-01
JP2008282017A (ja) 2008-11-20
JP4783811B2 (ja) 2011-09-28

Similar Documents

Publication Publication Date Title
DE102015200107B4 (de) Verfahren zum Strukturieren von linienartigen Merkmalen unter Verwendung eines Multistrukturierungsprozesses, der die Verwendung engerer Kontakteinschlußabstandsregeln ermöglicht
DE102017117813B4 (de) System zum entwerfen einerintegrierten schaltung und verfahren zum ausbilden eineslayoutentwurfs einer integrierten schaltung und computerlesbaresmedium
DE102017124097B4 (de) Stromnetzstrukturen und verfahren zu ihrer herstellung
DE102008022567A1 (de) Verfahren zum Entwerfen einer Maske
DE102014112789A1 (de) Zellen-Layout und Struktur
DE102019128571B4 (de) Verfahren zum erzeugen eines layoutdiagramms mit zelle mit darauf basierenden stiftmustern und halbleitervorrichtung
DE102007043097B4 (de) Layout-Verfahren für eine Maske
DE102005033715A1 (de) Integriertes Schaltkreisbauelement, Zwischenverbindungsstruktur und Entwurfsverfahren
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
EP1986237A2 (de) Verfahren zur Erzeugung eines Layouts, Verwendung eines Transistorlayouts und Halbleiterschaltung
DE112020001296T5 (de) Fräsen von flexfolie mit zwei leitenden schichten von beiden seiten
DE102017120185A1 (de) Verfahren und integrierter Schaltungsentwurf mit nichtlinearen Stromschienen
DE4327652C2 (de) Integrierte Halbleiterschaltungsvorrichtung und Verfahren zum Entwerfen einer integrierten Halbleiterschaltungsvorrichtung
DE102007007696B4 (de) Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
DE102016111337B4 (de) Verfahren zur Steigerung der Entkoppelungs-Kapazität in einer mikroelektronischen Schaltung
DE102008022540A1 (de) Verfahren zum Layout von Masken und Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102007037654A1 (de) Halbleiterbauelement
DE10240099A1 (de) Herstellungsverfahren für eine Halbleiterstruktur
DE3337300A1 (de) Verfahren zum herstellen integrierter halbleiterschaltkreise
DE112012003318T5 (de) Dünnfilm-Struktur für hochdichte Induktivitäten und Umverdrahtung bei Wafer-Level Packaging
EP1910952B1 (de) Verfahren zum entwerfen einer maske für eine integrierte schaltung mit getrennter entwurfsregelprüfung für unterschiedliche bereiche einer maskenebene
DE60213217T2 (de) Verfahren zur Herstellung von lithographischen Masken
DE102007040406A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10309261A1 (de) Kondensator, gebildet in einer Mehrlagen-Verdrahtungsstruktur eines Halbleiterbauelements
DE102008045023B4 (de) Verfahren zum Ausbilden einer Zwischenisolierschicht in einem Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20121218