DE102007040406A1 - Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauelement und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102007040406A1
DE102007040406A1 DE102007040406A DE102007040406A DE102007040406A1 DE 102007040406 A1 DE102007040406 A1 DE 102007040406A1 DE 102007040406 A DE102007040406 A DE 102007040406A DE 102007040406 A DE102007040406 A DE 102007040406A DE 102007040406 A1 DE102007040406 A1 DE 102007040406A1
Authority
DE
Germany
Prior art keywords
dummy
pattern
dummy patterns
distance
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102007040406A
Other languages
English (en)
Inventor
Sang Hee Lee
Gab Hwan Echeon Cho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of DE102007040406A1 publication Critical patent/DE102007040406A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Ein Halbleiterbauelement gemäß einer Ausführung kann eine erste Gruppe von Dummy-Mustern und eine zweite Gruppe von Dummy-Mustern, die durch einen zweiten Abstand von der ersten Gruppe von Dummy-Mustern getrennt ist, enthalten. Die erste Gruppe von Dummy-Mustern kann eine Vielzahl von ersten Dummy-Mustern enthalten, die durch einen ersten Abstand voneinander getrennt ausgebildet sind. Die zweite Gruppe von Dummy-Mustern kann eine Vielzahl von zweiten Dummy-Mustern enthalten, die durch den ersten Abstand voneinander getrennt ausgebildet sind. Das erste Dummy-Muster und das zweite Dummy-Muster können die gleiche Form und Größe haben.

Description

  • HINTERGRUND
  • Ein Halbleiterbauelement wird im Allgemeinen in einer Mehrschichten-Struktur hergestellt. Jede Schicht einer solchen Mehrschichten-Struktur wird typischerweise durch ein Sputter-Verfahren, ein Verfahren der chemischen Abscheidung aus der Gasphase, usw. hergestellt und wird mit einem Muster versehen, indem die Schicht einem Lithografie-Verfahren ausgesetzt wird.
  • In einem Halbleiterbauelement können jedoch verschiedene Probleme durch die Unterschiede der Muster-Größen und der Musterdichte auftreten, zum Beispiel auf einem Substrat des Halbleiterbauelementes. Folglich werden Technologien entwickelt, um Dummy-Muster zusammen mit einem Haupt-Muster für das Bauelement herzustellen.
  • KURZE ZUSAMMENFASSUNG
  • Eine Ausführung liefert ein Halbleiterbauelement und ein Verfahren zu dessen Herstellung, das in der Lage ist, die Gleichmäßigkeit des Musters sicherzustellen.
  • Eine Ausführung liefert ein Halbleiterbauelement und ein Verfahren zu dessen Herstellung, das ein Dummy-Muster enthält, das in der Lage ist, einen Design-Prozess und einen Herstellungsprozess zu vereinfachen.
  • In einer Ausführung kann ein Halbleiterbauelement folgendes enthalten:
    Eine erste Gruppe von Dummy-Mustern, die eine erste Vielzahl von ersten Dummy-Mustern, die durch einen ersten Abstand voneinander getrennt ausgebildet ist,
    und eine zweite Gruppe von Dummy-Mustern, die durch einen zweiten Abstand von der ersten Gruppe von Dummy-Mustern getrennt ist, wobei die zweite Gruppe von Dummy-Mustern eine Vielzahl von zweiten Dummy-Mustern enthält, die durch den ersten Abstand voneinander getrennt ausgebildet ist.
  • In einer anderen Ausführung kann ein Halbleiterbauelement folgendes enthalten:
    Eine erste Gruppe von Dummy-Mustern, die eine erste Vielzahl von ersten Dummy-Mustern enthält, die durch einen ersten Abstand voneinander getrennt sind;
    eine zweite Gruppe von Dummy-Mustern, die einen zweiten Abstand von der ersten Gruppe von Dummy-Mustern ausgebildet ist, wobei die zweite Gruppe von Dummy-Mustern eine Vielzahl von zweiten Dummy-Mustern enthält, die den ersten Abstand voneinander entfernt ausgebildet ist, und
    ein Haupt-Muster, das von der ersten Gruppe von Dummy-Mustern und/oder der zweiten Gruppe von Dummy-Mustern einen Abstand entfernt ausgebildet ist, der gleich oder größer dem ersten Abstand ist.
  • In noch einer anderen Ausführung kann ein Halbleiterbauelement folgendes enthalten:
    Eine erste Gruppe von Dummy-Mustern, die eine erste Vielzahl von ersten Dummy-Mustern enthält, die durch einen ersten Abstand voneinander getrennt ausgebildet ist, und ein fünftes Dummy-Muster, das durch einen fünften Abstand von einem ausgewählten ersten Dummy-Muster entfernt ausgebildet ist; und
    eine zweite Gruppe von Dummy-Mustern, die einen zweiten Abstand von der ersten Gruppe von Dummy-Mustern entfernt ist, wobei die zweite Gruppe von Dummy-Mustern eine Vielzahl von zweiten Dummy-Mustern enthält, die den ersten Abstand voneinander entfernt ausgebildet ist, und ein sechstes Dummy-Mustern, das einen fünften ersten Abstand von einem ausgewählten zweiten Dummy-Muster entfernt ausgebildet ist.
  • In einer Ausführung kann ein Halbleiterbauelement folgendes enthalten:
    Ein auf einem Substrat hergestelltes Haupt-Muster;
    Eine Vielzahl von Dummy-Mustern, die so ausgebildet sind, dass sie in Bereichen, die nicht der Bereich sind, in dem das Haupt-Muster ausgebildet ist, dieselbe Größe haben; und
    eine auf dem Haupt-Muster und der Vielzahl von Dummy-Mustern hergestellte Zwischenschicht-Dielektrikum-Schicht.
  • Ein Verfahren zur Herstellung eines Halbleiterbauelementes gemäß einer Ausführung kann folgendes enthalten:
    Herstellen eines Haupt-Musters auf einem Substrat;
    Herstellen einer Vielzahl von Dummy-Mustern, die in Bereichen, die nicht der Bereich sind, in dem das Haupt-Muster ausgebildet ist, dieselbe Größe haben; und
    Herstellen einer Zwischenschicht-Dielektrikum-Schicht auf dem Haupt-Muster und der Vielzahl von Dummy-Mustern.
  • In einer Ausführung kann ein Halbleiterbauelement folgendes enthalten:
    Ein erstes polygonales Dummy-Muster, bei dem sich mindestens eine Seite von den restlichen Seiten in der Länge unterscheidet; und
    ein zweites polygonales Dummy-Muster, das benachbart zum ersten polygonalen Dummy-Muster in einem vorher festgelegten Abstand vom ersten polygonalen Dummy-Muster ausgebildet ist, wobei das zweite polygonale Dummy-Muster dieselbe Größe hat wie das erste polygonale Dummy-Muster.
  • KURZBESCHREIBUNG DER ZEICHUNGEN
  • Die begleitenden Zeichnungen, die beigefügt sind, um für ein besseres Verständnis der Erfindung zu sorgen und die in die Erfindung aufgenommen werden und zu dieser Patentanmeldung gehören, zeigen Ausführungen, die mit der Erfindung in Einklang stehen und zusammen mit der Erklärung dazu dienen, die Prinzipien der Erfindung zu erläutern. In den Zeichnungen:
  • sind die 1 bis 4 Draufsichten, die Beispiele für Dummy-Muster eines Halbleiterbauelementes gemäß einer ersten Ausführung zeigen;
  • ist 5 eine Draufsicht eines Halbleiterbauelementes gemäß einer zweiten Ausführung;
  • ist 6 eine Querschnitts-Ansicht eines Halbleiterbauelementes gemäß einer zweiten Ausführung;
  • ist 7 eine Draufsicht eines Halbleiterbauelementes gemäß einer dritten Ausführung;
  • ist 8 eine Draufsicht eines Halbleiterbauelementes gemäß einer vierten Ausführung;
  • ist 9 eine Querschnitts-Ansicht eines Halbleiterbauelementes gemäß einer fünften Ausführung; und
  • ist 10 eine Draufsicht eines Halbleiterbauelementes gemäß einer sechsten Ausführung.
  • DETAILLIERTE BESCHREIBUNG
  • Im Folgenden werden Ausführungen der vorliegenden Erfindung detailliert beschrieben, wobei Beispiele in den begleitenden Zeichnungen dargestellt sind.
  • Im Folgenden werden Ausführungen eines Halbleiterbauelementes und eines Verfahrens zu dessen Herstellung mit Bezug auf die begleitenden Zeichnungen beschrieben.
  • Die 1 bis 4 sind Draufsichten, die Beispiele für Dummy-Muster eines Halbleiterbauelementes gemäß einer ersten Ausführung zeigen.
  • In der ersten Ausführung kann eine erste Gruppe von Dummy-Mustern 120 in einer ausgewählten Schicht hergestellt werden. Die erste Gruppe von Dummy-Mustern 120 kann eine Vielzahl von ersten Dummy-Mustern 122 enthalten. Ein erstes Dummy-Muster 122 der ersten Gruppe von Dummy-Mustern 120 kann einen ersten Abstand A von einem benachbarten ersten Dummy-Muster 122 entfernt sein.
  • Eine zweite Gruppe von Dummy-Mustern 130 kann in der ausgewählten Schicht hergestellt werden. Die zweite Gruppe von Dummy-Mustern 130 kann einen zweiten Abstand B von der ersten Gruppe von Dummy-Mustern 120 entfernt sein. Die zweite Gruppe von Dummy-Mustern 130 kann eine Vielzahl von zweiten Dummy-Mustern 132 enthalten. Ein zweites Dummy-Muster 132 der zweiten Gruppe von Dummy-Mustern 130 kann den ersten Abstand A von einem benachbarten zweiten Dummy-Muster 132 entfernt sein.
  • In einer Ausführung, wie in 1 gezeigt, kann die erste Gruppe von Dummy-Mustern 120 zwei erste Dummy-Muster 122 enthalten, die in einer Spalte ausgebildet sind und den ersten Abstand A voneinander entfernt sind. Zusätzlich dazu kann die zweite Gruppe von Dummy-Mustern zwei zweite Dummy-Muster 132 enthalten, die in einer Spalte ausgebildet sind und den ersten Abstand A voneinander entfernt sind. Die ersten Dummy-Muster 122 können so mit den zweiten Dummy-Mustern 132 ausgerichtet sein, dass jedes erstes Dummy-Muster 122 von einem entsprechenden zweiten Dummy-Muster 132 den zweiten Abstand B entfernt ist. Obwohl 1 ein Beispiel zeigt, in dem die erste Gruppe von Dummy-Mustern 120 und die zweite Gruppe von Dummy-Mustern 130 mit zwei ersten Dummy-Mustern 122, bzw. zwei zweiten Dummy-Mustern 132 hergestellt werden, sind die Gruppen nicht darauf beschränkt.
  • In einer Ausführung, wie in 2 gezeigt, kann die erste Gruppe von Dummy-Mustern 120 mehrere Spalten erster Dummy-Muster 122 enthalten, wobei jedes erste Dummy-Muster 122 den ersten Abstand A von benachbarten ersten Dummy-Mustern 122 entfernt ist. In einer Ausführung kann die erste Gruppe von Dummy-Mustern 120 vier erste Dummy-Muster 122 enthalten, die eine vierseitig geformte erste Gruppe von Dummy-Mustern 120 bilden, die eine Seitenlänge C haben. Die zweite Gruppe von Dummy-Mustern kann zwei zweite Dummy-Muster 132 enthalten, die in einer Spalte ausgebildet sind und den Abstand A voneinander haben. Die ersten Dummy-Muster 122, die am nächsten zur zweiten Gruppe von Dummy-Mustern 130 angeordnet sind, können so mit den zweiten Dummy-Mustern 132 ausgerichtet sein, dass jedes erstes Dummy-Muster 122, das am nächsten zur zweiten Gruppe von Dummy-Mustern 130 angeordnet ist, von einem entsprechenden zweiten Dummy-Muster 132 den zweiten Abstand B entfernt sein kann.
  • In einer Ausführung kann der erste Abstand A gleich oder größer sein als gemäß der Mindest-Strukturgröße des Designs der Abstand zwischen den Mustern in einem bestimmten Halbleiter-Herstellungsprozess.
  • In einer Ausführung können die erste Gruppe von Dummy-Mustern 120 und die zweite Gruppe von Dummy-Mustern 130 Schicht-Muster einer Schicht sein, die dieselben Funktionen ausführen, wie zum Beispiel ein Muster einer aktiven Schicht, ein Metall-Muster oder ein Poly-Schicht-Muster.
  • In einer Ausführung können die ersten Dummy-Muster 122 und die zweiten Dummy-Muster 132 Muster einer aktiven Schicht sein, sind aber nicht darauf beschränkt.
  • In einer Ausführung können die ersten Dummy-Muster 122 und/oder die zweiten Dummy-Muster 132 in Anzahlen von 2n hergestellt werden (wobei n eine ganze Zahl ist, die gleich oder größer als 1 ist).
  • In einer Ausführung können, wie in 1 gezeigt, die ersten Dummy-Muster 122 als zwei Dummy-Muster (21) ausgebildet sein, die Ausführungen sind aber nicht darauf beschränkt.
  • In einer Ausführung können das erste Dummy-Muster 122 und das zweite Dummy-Muster 132 dieselbe Form haben. Die Dummy-Muster können dieselbe Form haben, so dass das Design des Dummy-Musters und die Geschwindigkeit und die Genauigkeit des Halbleiter-Herstellungsprozesses verbessert werden können und die Gleichmäßigkeit des Musters und die Muster-Dichte maximiert werden können.
  • Auch können in einer Ausführung das erste Dummy-Muster 122 und das zweite Dummy-Muster 132 dieselbe Größe haben. Wenn die Dummy-Muster dieselbe Form und Größe haben, können das Design des Dummy-Musters und die Geschwindigkeit und die Genauigkeit des Halbleiter-Herstellungsprozesses weiter verbessert werden, und die Gleichmäßigkeit des Musters und die Muster-Dichte können maximiert werden.
  • Die Dummy-Muster können dieselbe Form und Größe haben, so dass das Design des Dummy-Musters und die Geschwindigkeit und die Genauigkeit des Halbleiter-Herstellungsprozesses verbessert werden können, während die Gleichmäßigkeit des Musters und die Muster-Dichte maximiert werden können.
  • In einer Ausführung kann die Anzahl der ersten Dummy-Muster 122 und der zweiten Dummy-Muster 132 gleich sein, wie zum Beispiel in 1 gezeigt, oder unterschiedlich sein, wie zum Beispiel in 2 gezeigt.
  • In Ausführungen kann das erste Dummy-Muster 122 ein Polygon sein. Zum Beispiel kann das erste Dummy-Muster 122 ein Quadrat sein, das eine Seitenlänge X hat, ist aber nicht darauf beschränkt.
  • Der erste Abstand A kann gewählt werden, um die Muster-Dichte zu erhöhen. In einer Ausführung kann, wenn das erste Dummy-Muster 122 ein Quadrat ist, der erste Abstand A 1/16 bis 3/4 der Breite X des ersten Dummy-Musters 122 sein.
  • In einer Ausführung kann der erste Abstand A zwischen den ersten Dummy-Mustern 122 1/2 der Breite X der ersten Dummy-Muster 122 sein, ist aber nicht darauf beschränkt.
  • Die Breite X der ersten Dummy-Muster 122 kann gleich oder größer als die minimale Linienbreite nach den Design-Regeln oder die minimale Breite eines Mustern nach den Design-Regeln in einem bestimmten Halbleiter-Herstellungsprozess sein.
  • In einer Ausführung kann der zweite Abstand B sich auch vom ersten Abstand A unterscheiden. Natürlich kann der zweite Abstand B gleich dem ersten Abstand A sein.
  • In Ausführungen kann, wenn der zweite Abstand B so hergestellt wird, dass er sich vom ersten Abstand A unterscheidet, der zweite Abstand B länger oder kürzer als der erste Abstand A sein.
  • In einer Ausführung kann, wenn der zweite Abstand B länger ist als der erste Abstand A, der zweite Abstand B das 1- bis 10-fache des ersten Abstandes A sein. Zum Beispiel kann der zweite Abstand B das 3-fache des ersten Abstandes A betragen, ist aber nicht darauf beschränkt.
  • 3 zeigt eine Beispiel-Ausführung, bei der die erste Gruppe von Dummy-Mustern 120 und die zweite Gruppe von Dummy-Mustern 130 mit derselben Größe, Form und demselben Muster ausgebildet sind. Insbesondere zeigt 3 eine Ausführung, in der die erste Gruppe von Dummy-Mustern 120 und die zweite Gruppe von Dummy-Mustern 130 vier erste Dummy-Muster 122, bzw. vier zweite Dummy-Muster 132 enthält.
  • In einer solchen Ausführung können die Dummy-Muster so angeordnet werden, dass die Muster-Dichte der Dummy-Muster mit derselben Form und Größe erhöht werden kann.
  • Als nächstes zeigt 4 eine Ausführung, die eine andere Form für ein Dummy-Muster benutzt.
  • 4 zeigt ein Beispiel für den Fall, in dem das erste Dummy-Muster 222 und das zweite Dummy-Muster 232 mit derselben Form und Größe, zum Beispiel als Rechteck, hergestellt sein können.
  • Mit Bezug auf 4 kann zusätzlich die zweite Gruppe von Dummy-Mustern zwei zweite Dummy-Muster 132 enthalten, die in einer Spalte ausgebildet sind und voneinander den Abstand A entfernt sind. Die ersten Dummy-Muster 122 können so mit den zweiten Dummy-Mustern 132 ausgerichtet sein, dass jedes erstes Dummy-Muster 122 von einem entsprechenden zweiten Dummy-Muster 132 den zweiten Abstand B entfernt ist. Die erste Gruppe von Dummy-Mustern 220 kann eine Vielzahl von ersten Dummy-Mustern 222 enthalten, die als Zeile ausgebildet sind und einen ersten Abstand A voneinander entfernt sind.
  • Zusätzlich dazu kann eine zweite Gruppe von Dummy-Mustern 230 eine Vielzahl von zweiten Dummy-Mustern 232 enthalten, die als Zeile ausgebildet sind und einen ersten Abstand A voneinander entfernt sind. Die zweite Gruppe von Dummy-Mustern 230 kann im zweiten Abstand B von der ersten Gruppe von Dummy-Mustern 220 ausgebildet sein.
  • Gemäß Ausführungen können die Dummy-Muster mit derselben Form und Größe hergestellt werden, was es möglich macht, ein gleichmäßiges Muster zu erreichen.
  • Gemäß einer Ausführung kann auch ein kritischer Durchmesser (CD) jedes Musters konstant gemacht werden, indem die Muster-Gleichmäßigkeit sichergestellt wird.
  • Folglich kann ein Halbleiterbauelement, das eine oder mehrere der oben beschriebenen Ausführungen des Dummy-Musters enthält, bereitgestellt werden.
  • 5 ist eine Draufsicht eines Halbleiterbauelementes gemäß einer zweiten Ausführung, und 6 eine Querschnitts-Ansicht entlang I-I' in 5.
  • Das Halbleiterbauelement 300 gemäß einer Ausführung kann ein Haupt-Muster 510, eine erste Gruppe von Dummy-Mustern 320 und eine zweite Gruppe von Dummy-Mustern 330 enthalten, die auf einem Substrat 50 hergestellt sind. Die erste Gruppe von Dummy-Mustern 320 kann eine Vielzahl von ersten Dummy-Mustern 322 enthalten, wobei benachbarte erste Dummy-Muster 322 mit einem ersten Abstand A voneinander ausgebildet sind. Die zweite Gruppe von Dummy-Mustern 330 kann in einem zweiten Abstand B von der ersten Gruppe von Dummy-Mustern 320 ausgebildet sein. Die zweite Gruppe von Dummy-Mustern 330 kann eine Vielzahl von zweiten Dummy-Mustern 332 enthalten, wobei benachbarte zweite Dummy-Muster 332 mit dem ersten Abstand A voneinander entfernt ausgebildet sind. In einer Ausführung kann das Haupt-Muster 510 von der ersten Gruppe von Dummy-Mustern und/oder die zweite Gruppe von Dummy-Mustern 330 einen Abstand entfernt sein, der gleich oder größer als der erste Abstand A ist.
  • Für eine Schicht können mehrere Haupt-Muster 510, mehrere erste Gruppen von Dummy-Mustern 320 und mehrere zweite Gruppen von Dummy-Mustern 330 auf einem Halbleitersubstrat 50 hergestellt sein. In einer Ausführung können die mehrfachen ersten Gruppen 320 und die mehrfachen zweiten Gruppen 330 mit unterschiedlichen Anzahlen aus der Vielzahl von ersten Dummy-Mustern 322 und zweiten Dummy-Mustern 332 ausgebildet sein, so dass ein Dummy-Muster ein Haupt-Muster 510 nicht überlappt, während ein konstanter Abstand für den ersten Abstand A und den zweiten Abstand B beibehalten wird.
  • In einer Ausführung kann ein Zwischenschicht-Dielektrikum-Schicht-Muster 600 auf dem Haupt-Muster 510 und die Dummy-Muster 320, 330 auf einem Substrat 50 hergestellt werden, wie in 6 gezeigt.
  • Die zweite Ausführung kann die technischen Eigenschaften enthalten, die mit Bezug auf die Ausführungen der ersten Ausführung beschrieben wurden.
  • In dem Halbleiterbauelement 300 der zweiten Ausführung können die erste Gruppe von Dummy-Mustern 320 und die zweite Gruppe von Dummy-Mustern 330 Schicht-Muster einer Schicht sein, die dieselben Funktionen ausführen.
  • Zum Beispiel können die erste Gruppe von Dummy-Mustern 320 und die zweite Gruppe von Dummy-Mustern 330 ein Muster einer aktiven Schicht sein, aber die Ausführungen sind nicht darauf beschränkt.
  • In einer Ausführung können die ersten Dummy-Muster 322 und/oder die zweiten Dummy-Muster 332 in Anzahlen von 2n hergestellt werden (wobei n eine ganze Zahl ist, die gleich oder größer als 1 ist). Zum Beispiel können, wie mit Bezug auf 1 beschrieben, die ersten Dummy-Muster 322 als zwei Dummy-Muster (21) ausgebildet sein, die Ausführungen sind aber nicht darauf beschränkt.
  • In einer Ausführung können das erste Dummy-Muster 322 und das zweite Dummy-Muster 332 dieselbe Form haben. Die Dummy-Muster können dieselbe Form haben, so dass das Design des Dummy-Musters und die Geschwindigkeit und die Genauigkeit des Halbleiter-Herstellungsprozesses verbessert werden können und die Gleichmäßigkeit des Musters und die Muster-Dichte maximiert werden können.
  • Auch können in einer Ausführung das erste Dummy-Muster 322 und das zweite Dummy-Muster 332 dieselbe Größe haben. Wenn die Dummy-Muster dieselbe Form und Größe haben, können das Design des Dummy-Musters und die Geschwindigkeit und die Genauigkeit des Halbleiter-Herstellungsprozesses weiter verbessert werden, und die Gleichmäßigkeit des Musters und die Muster-Dichte können maximiert werden.
  • Die Dummy-Muster können dieselbe Form und Größe haben, so dass das Design des Dummy-Musters und die Geschwindigkeit und die Genauigkeit des Halbleiter-Herstellungsprozesses verbessert werden können, während die Gleichmäßigkeit des Musters und die Muster-Dichte maximiert werden können.
  • In einer Ausführung kann die Anzahl der ersten Dummy-Muster 322 und der zweiten Dummy-Muster 332 gleich oder unterschiedlich sein.
  • In Ausführungen kann das erste Dummy-Muster 322 ein Polygon sein. Zum Beispiel kann das erste Dummy-Muster 322 ein Quadrat sein, ist aber nicht darauf beschränkt.
  • In einer Ausführung kann, wenn das erste Dummy-Muster 322 ein Quadrat ist, der erste Abstand A 1/16 bis 3/4 der Breite des ersten Dummy-Musters 322 sein.
  • In einer Ausführung kann der zweite Abstand B sich vom ersten Abstand A unterscheiden. Natürlich kann der zweite Abstand B gleich dem ersten Abstand A sein.
  • In Ausführungen, in denen der zweite Abstand B länger als der erste Abstand A ist, kann der zweite Abstand B das 1- bis 10-fache des ersten Abstandes A sein. Zum Beispiel kann der zweite Abstand B das 3-fache des ersten Abstandes A betragen, ist aber nicht darauf beschränkt.
  • Mit einem Halbleiterbauelement gemäß der zweiten Ausführung können die Dummy-Muster mit derselben Form und Größe hergestellt werden, was es möglich macht, ein gleichmäßiges Muster zu erreichen.
  • Gemäß einer Ausführung kann auch ein kritischer Durchmesser (CD) jedes Musters konstant gemacht werden, indem die Muster-Gleichmäßigkeit sichergestellt wird.
  • Folglich kann ein Halbleiterbauelement, das eine oder mehrere der oben beschriebenen Ausführungen des Dummy-Musters enthält, bereitgestellt werden.
  • In dem Halbleiterbauelement 300 gemäß der zweiten Ausführung kann ein Haupt-Muster 510 zusammen mit einer ersten Gruppe von Dummy-Mustern 320 und der zweiten Gruppe von Dummy-Mustern 330 hergestellt werden.
  • Das Dummy-Muster und das Haupt-Muster kann gleichzeitig hergestellt werden. Daher können die Datenmenge verringert und die Geschwindigkeit und Genauigkeit des Halbleiter-Herstellungsprozesses verbessert werden.
  • 7 eine Draufsicht eines Halbleiterbauelementes 400 gemäß einer dritten Ausführung.
  • Ein Halbleiterbauelement 400 gemäß einer Ausführung kann eine erste Gruppe von Dummy-Mustern 420 und eine zweite Gruppe von Dummy-Mustern enthalten, die durch einen zweiten Abstand B von der ersten Gruppe von Dummy-Mustern 420 getrennt ist. Die erste Gruppe von Dummy-Mustern 420 kann eine erste Vielzahl von ersten Dummy-Mustern 422 enthalten, wobei benachbarte erste Dummy-Muster 422 in einem ersten Abstand A voneinander entfernt ausgebildet sind. Die zweite Gruppe von Dummy-Mustern 430 kann eine Vielzahl von zweiten Dummy-Mustern 432 enthalten, wobei benachbarte zweite Dummy-Muster 432 in dem ersten Abstand A voneinander entfernt ausgebildet sind. In dieser Ausführung ist der zweite Abstand B größer als der erste Abstand A.
  • In einer weiteren Ausführung können dritte Dummy-Muster 450 zwischen der ersten Gruppe von Dummy-Mustern 420 und der zweiten Gruppe von Dummy-Mustern 430 ausgebildet sein.
  • Die dritten Dummy-Muster 450 können von der ersten Gruppe von Dummy-Mustern 420 und der zweiten Gruppe von Dummy-Mustern 430 einen dritten Abstand D entfernt sein. Der dritte Abstand D kann größer oder gleich der minimalen Linienbreite nach den Design-Regeln für einen bestimmten Halbleiter-Herstellungsprozess sein.
  • Die dritte Ausführung kann die technischen Eigenschaften enthalten, die mit Bezug auf die Ausführungen der zweiten Ausführung beschrieben wurden.
  • In dem Halbleiterbauelement 400 gemäß der dritten Ausführung können die erste Gruppe von Dummy-Mustern 420 und die zweite Gruppe von Dummy-Mustern 430 Schicht-Muster einer Schicht sein, die dieselben Funktionen ausführen. Die dritten Dummy-Muster 450 können in einer Schicht ausgebildet werden, die sich von der ersten Gruppe von Dummy-Mustern 420 und der zweiten Gruppe von Dummy-Mustern 430 unterscheidet.
  • Zum Beispiel können die erste Gruppe von Dummy-Mustern 420 und die zweite Gruppe von Dummy-Mustern 430 ein Muster einer aktiven Schicht sein, und das dritte Dummy-Muster 450 kann ein Muster einer Poly-Schicht sein, aber die Ausführungen sind nicht darauf beschränkt.
  • Das Halbleiterbauelement 400 nach der dritten Ausführung kann mit dem Haupt-Muster ausgebildet sein (nicht gezeigt).
  • Die Dummy-Muster und die Haupt-Muster können gleichzeitig hergestellt werden. Die Dummy-Muster können mit derselben Form und Größe hergestellt werden, so dass die Datenmenge verringert und die Geschwindigkeit und Genauigkeit des Halbleiter-Herstellungsprozesses verbessert werden kann.
  • 8 ist eine Draufsicht eines Halbleiterbauelementes 600 gemäß einer vierten Ausführung.
  • Die vierte Ausführung kann eine erste Gruppe von Dummy-Mustern 620 und eine zweite Gruppe von Dummy-Mustern 630 enthalten. Die erste Gruppe von Dummy-Mustern 620 kann eine erste Vielzahl von ersten Dummy-Mustern 622 und ein fünftes Dummy-Muster 625 enthalten. Das fünfte Dummy-Muster 625 kann in einem fünften Abstand E von einem ersten Dummy-Muster 622 ausgebildet sein. Die zweite Gruppe von Dummy-Mustern 630 kann in einem zweiten Abstand B von der ersten Gruppe von Dummy-Mustern 620 ausgebildet sein. Die zweite Gruppe von Dummy-Mustern 630 kann eine Vielzahl von zweiten Dummy-Mustern 632 und ein sechstes Dummy-Muster 635 enthalten. Das sechste Dummy-Muster kann in dem fünften Abstand E von einem zweiten Dummy-Muster 632 ausgebildet sein.
  • 8 zeigt ein Beispiel, in dem die erste Gruppe von Dummy-Mustern 620 und die zweite Gruppe von Dummy-Mustern 630 vier Dummy-Muster enthalten, aber Ausführungen sind nicht darauf beschränkt. In einer Ausführung können benachbarte erste Dummy-Muster 622 einen ersten Abstand A voneinander haben, und benachbarte fünfte Dummy-Muster 625 können den ersten Abstand A voneinander haben, so dass der Abstand zwischen einer Zeile erster Dummy-Muster 622 und einer Zeile fünfter Dummy-Muster 625 ein anderer sein kann, als der Abstand zwischen den Spalten von Dummy-Mustern in der ersten Gruppe von Dummy-Mustern 620. Die Abstände zwischen zweiten Dummy-Mustern 632 und sechsten Dummy-Mustern 635 können die gleichen sein, wie die Abstände zwischen den ersten Dummy-Mustern 622 und den fünften Dummy-Mustern 625.
  • Die vierte Ausführung kann dadurch charakterisiert sein, dass die Dummy-Muster einer Gruppe von Dummy-Mustern unterschiedliche Abstände zwischen benachbarten Dummy-Mustern in einer Gruppe von Dummy-Mustern haben.
  • Das heißt, in einer Ausführung kann die erste Gruppe von Dummy-Mustern 620 eine Vielzahl von ersten Dummy-Mustern 622 enthalten, die mit dem ersten Abstand A voneinander entfernt ausgebildet sind, und ein fünftes Dummy-Muster 625 kann mit einem fünften Abstand E von einem ersten Dummy-Muster 622 entfernt ausgebildet sein.
  • Der erste Abstand A und der fünfte Abstand E können gleich oder größer sein als der Mindestabstand zwischen Mustern gemäß der Designregeln in einem bestimmten Halbleiter-Herstellungsprozess.
  • In einer Ausführung kann der erste Abstand A länger als der fünfte Abstand E sein, Ausführungen sind jedoch nicht darauf beschränkt. Das heißt der erste Abstand A kann kürzer als der fünfte Abstand E sein.
  • Die vierte Ausführung kann die technischen Eigenschaften enthalten, die mit Bezug auf die Ausführungen der ersten, zweiten und dritte Ausführung beschrieben wurden.
  • Das heißt, in der vierten Ausführung können die erste Gruppe von Dummy-Mustern 620 und die zweite Gruppe von Dummy-Mustern 630 Schicht-Muster einer Schicht sein, die dieselben Funktionen ausführen, wie zum Beispiel ein Muster einer aktiven Schicht, ein Metall-Muster oder ein Poly-Schicht-Muster.
  • In einer Ausführung können die ersten Dummy-Muster 622 und/oder die zweiten Dummy-Muster 632 in Anzahlen von 2n hergestellt werden (wobei n eine ganze Zahl ist, die gleich oder größer als 1 ist).
  • In einer Ausführung können das erste Dummy-Muster 622, das fünfte Dummy-Muster 625, das zweite Dummy-Muster 632 und das sechste Dummy-Muster 635 dieselbe Form haben. Die Dummy-Muster können dieselbe Form und Größe haben, so dass das Design des Dummy-Musters und die Geschwindigkeit und die Genauigkeit des Halbleiter-Herstellungsprozesses verbessert werden können und die Gleichmäßigkeit des Musters und die Muster-Dichte maximiert werden können.
  • In einer Ausführung können die Dummy-Muster in Form eines Rechtecks ausgebildet sein. Wenn ein Dummy-Muster ein Rechteck ist, unterscheiden sich die horizontale Breite X und die vertikale Breite Y des Dummy-Musters voneinander. Daher kann die horizontale Breite X länger oder kürzer sein als die vertikale Breite Y.
  • Die Breite des Dummy-Musters kann gleich oder größer als die minimale Linienbreite oder der minimalen Breite eines Musters nach den Design-Regeln in einem bestimmten Halbleiter-Herstellungsprozess sein.
  • 9 ist eine Draufsicht eines Halbleiterbauelementes 700 gemäß einer fünften Ausführung.
  • Mit Bezug auf 9 kann ein Halbleiterbauelement ein Haupt-Muster 710, das auf einem Substrat 50 hergestellt ist, eine Vielzahl von Dummy-Mustern 722 und 732, die mit derselben Größe in Bereichen hergestellt werden, die nicht der Bereich sind, in dem das Haupt-Muster 710 hergestellt wird, und eine Zwischenschicht-Dielektrikum-Schicht 600, die auf dem Haupt-Muster und der Vielzahl von Dummy-Mustern 722 und 732 ausgebildet ist, enthalten.
  • Das Halbleiterbauelement gemäß der fünften Ausführung kann die technischen Eigenschaften enthalten, die mit Bezug auf die erste bis vierte Ausführung beschrieben wurden.
  • Zum Beispiel können in einer Ausführung die Dummy-Muster folgendes enthalten: Eine erste Gruppe von Dummy-Mustern 720 und eine zweite Gruppe von Dummy-Mustern, die von der ersten Gruppe von Dummy-Mustern 720 einen zweiten Abstand B hat. Die erste Gruppe von Dummy-Mustern kann eine Vielzahl von ersten Dummy-Mustern 722 enthalten, die einen ersten Abstand A voneinander entfernt ausgebildet sind. Die zweite Gruppe von Dummy-Mustern kann eine Vielzahl von zweiten Dummy-Mustern 732 enthalten, die in einem ersten Abstand A voneinander ausgebildet sind.
  • In einem Halbleiterbauelement gemäß der fünften Ausführung können die ersten Dummy-Muster 722 und die zweiten Dummy-Muster 732 dieselbe Form haben.
  • In einer Ausführung können die Dummy-Muster auch eine erste Gruppe von Dummy-Mustern 720 und eine zweite Gruppe von Dummy-Mustern enthalten, die von der ersten Gruppe von Dummy-Mustern 720 einen zweiten Abstand B hat. Die erste Gruppe von Dummy-Mustern 720 kann eine Vielzahl von ersten Dummy-Mustern 723 enthalten, die einen ersten Abstand voneinander entfernt ausgebildet sind, und ein fünftes Dummy-Muster (nicht gezeigt), das von einem ersten Dummy-Muster 723 einen fünften Abstand E hat. Die zweite Gruppe von Dummy-Mustern kann eine Vielzahl von zweiten Dummy-Mustern 732 enthalten, die einen ersten Abstand voneinander entfernt ausgebildet sind, und ein sechstes Dummy-Muster, das von einem zweiten Dummy-Muster 732 den fünften Abstand E hat.
  • In einer Ausführung kann sich der erste Abstand vom fünften Abstand unterscheiden.
  • Ein Verfahren zur Herstellung eines Halbleiterbauelementes gemäß einer Ausführung kann folgendes enthalten: Herstellen eines Haupt-Musters auf einem Substrat; Herstellen einer Vielzahl von Dummy-Mustern derselben Größe in Bereichen, die nicht der Bereich sind, in dem das Haupt-Muster ausgebildet ist; und Herstellen einer Zwischenschicht-Dielektrikum-Schicht auf dem Haupt-Muster und der Vielzahl von Dummy-Mustern.
  • Das Verfahren zur Herstellung des Halbleiterbauelementes gemäß der fünften Ausführung kann die Eigenschaften enthalten, die mit Bezug auf die Ausführungen der ersten bis vierten Ausführungen beschrieben wurden.
  • Zum Beispiel kann die Herstellung der Dummy-Muster ein Herstellen einer ersten Gruppe von Dummy-Mustern, die eine Vielzahl von ersten Dummy-Mustern enthält, die durch einen ersten Abstand voneinander getrennt sind, und ein Herstellen einer zweiten Gruppe von Dummy-Mustern, die durch einen zweiten Abstand von der ersten Gruppe von Dummy-Mustern getrennt ist, wobei die zweite Gruppe von Dummy-Mustern eine Vielzahl von zweiten Dummy-Mustern enthält, die durch den ersten Abstand voneinander getrennt ist, umfassen.
  • In einer anderen Ausführung kann die Herstellung der Dummy-Muster ein Herstellen einer ersten Gruppe von Dummy-Mustern, die eine Vielzahl von ersten Dummy-Mustern enthält, die durch einen ersten Abstand voneinander getrennt sind, und eines fünften Dummy-Musters, das von einem ersten Dummy-Muster durch einen fünften Abstand getrennt ist, ein Herstellen einer zweiten Gruppe von Dummy-Mustern, die durch einen zweiten Abstand von der ersten Gruppe von Dummy-Mustern getrennt ist, wobei die zweite Gruppe von Dummy-Mustern eine Vielzahl von zweiten Dummy-Mustern, die durch den ersten Abstand voneinander getrennt ist, und ein sechstes Dummy-Muster, das von einem zweiten Dummy-Muster durch den fünften Abstand getrennt ist, enthält, umfassen.
  • 10 ist eine Draufsicht eines Halbleiterbauelementes gemäß einer sechsten Ausführung.
  • Das Halbleiterbauelement gemäß einer Ausführung kann eine erste Gruppe von Dummy-Mustern 820 enthalten, die ein erstes Dummy-Muster 822 enthalten kann, das eine polygonale Form hat, bei dem sich mindestens eine Seite von den restlichen Seitenlängen unterscheidet; und ein zweites Dummy-Muster 823, das eine polygonale Form hat, das in einem vorher festgelegten Abstand A vom ersten Dummy-Muster 822 ausgebildet ist und dieselbe Größe hat wie das erste Dummy-Muster 822.
  • Das Halbleiterbauelement gemäß der sechsten Ausführung kann die technischen Eigenschaften enthalten, die mit Bezug auf die Ausführungen der ersten bis vierten Ausführungen beschrieben wurden.
  • Zum Beispiel können die Dummy-Muster 822 und 823 dieselbe Form haben.
  • Auch kann in einer weiteren Ausführung eine zweite Gruppe von Dummy-Mustern (nicht gezeigt), die Dummy-Muster mit derselben Form und Größe wie die erste Gruppe von Dummy-Mustern 820 enthält, enthalten sein.
  • Wie oben beschrieben, können gemäß Ausführungen die Dummy-Muster mit derselben Form und Größe hergestellt werden, was es möglich macht, ein gleichmäßiges Muster zu erreichen.
  • Gemäß Ausführungen kann auch ein kritischer Durchmesser (CD) jedes Musters konstant gemacht werden, indem die Muster-Gleichmäßigkeit sichergestellt wird.
  • Folglich kann ein Halbleiterbauelement, das eine oder mehrere der oben beschriebenen Ausführungen, die Dummy-Muster mit derselben Form und Größe nutzen, enthält, bereitgestellt werden.
  • In Ausführungen kann ein Halbleiterbauelement, das eine oder mehrere der oben beschriebenen Ausführungen enthält, die Dummy-Muster mit derselben Form und Größe nutzen, in der Lage sein, die Design- und Herstellungsprozesse zu vereinfachen.
  • In Ausführungen können Dummy-Muster, welche dieselbe Form und Größe haben, für eine Schicht bereitgestellt werden, ohne dass zweite Dummy-Muster, welche eine andere Form und/oder Größe haben, für die Schicht benötigt werden.
  • In den Beschreibungen der Ausführungen deckt im Fall, das etwas als "auf/unter" jeder Schicht beschrieben wird, die Bezeichnung "auf/unter" alles ab, "was direkt hergestellt wird" oder "was hergestellt wird, indem eine andere Schicht (indirekt) dazwischen angeordnet wird".
  • In der vorliegenden Beschreibung bedeutet jeder Verweis auf "eine Ausführung", "Ausführung", "Ausführungsbeispiel", usw., dass ein spezielles Merkmal, eine Struktur oder ein Kennmerkmal, welches, bzw. welche in Verbindung mit der Ausführung beschrieben wird, in mindestens einer Ausführung der Erfindung enthalten ist. Das Auftreten derartiger Ausdrucksweisen an verschiedenen Stellen in der Beschreibung verweist nicht notwendig sämtlich auf die gleiche Ausführung. Ferner sei bemerkt, dass, wenn ein besonderes Merkmal, eine Struktur oder ein Kennmerkmal in Verbindung mit einer Ausführung beschrieben wird, es sich innerhalb des Bereichs der Möglichkeiten eines Fachkundigen befindet, ein derartiges Merkmal, eine Struktur oder ein Kennmerkmal in Verbindung mit anderen der Ausführungen zu bewirken.
  • Obwohl Ausführungen unter Verweis auf eine Anzahl erläuternder Ausführungsbeispiele beschrieben wurden, sei bemerkt, dass zahlreiche weitere Abwandlungen und Ausführungen durch Fachkundige entworfen werden können, welche unter Prinzip und Schutzumfang der vorliegenden Offenbarung fallen. Insbesondere sind viele Änderungen und Abwandlungen der Bauteile und/oder der Anordnungen der fraglichen Kombinationsanordnung innerhalb des Schutzumfangs der Offenbarung, der Zeichnungen und der beigefügten Ansprüche möglich. Zusätzlich zu Änderungen und Abwandlungen der Bauteile und/oder der Anordnungen sind alternative Verwendungen gleichfalls für Fachkundige ersichtlich.

Claims (19)

  1. Ein Halbleiterbauelement, umfassend: eine erste Gruppe von Dummy-Mustern, wobei die erste Gruppe von Dummy-Mustern mindestens ein erstes Dummy-Muster umfasst, wobei benachbarte erste Dummy-Muster durch einen ersten Abstand voneinander getrennt sind; und eine zweite Gruppe von Dummy-Mustern, wobei die zweite Gruppe von Dummy-Mustern mindestens zwei zweite Dummy-Muster umfasst, wobei benachbarte zweite Dummy-Muster durch den ersten Abstand voneinander getrennt sind, wobei die zweite Gruppe von Dummy-Mustern durch einen zweiten Abstand von der ersten Gruppe von Dummy-Mustern getrennt ist.
  2. Das Bauelement gemäß Anspruch 1, wobei die ersten Dummy-Muster und die zweiten Dummy-Muster die gleiche Form haben.
  3. Das Bauelement gemäß einem beliebigen der Ansprüche 1 bis 2, wobei die ersten Dummy-Muster und die zweiten Dummy-Muster die gleiche Größe haben.
  4. Das Bauelement gemäß einem der Ansprüche 1 bis 3, wobei der zweite Abstand länger als der erste Abstand ist.
  5. Das Bauelement gemäß einem der Ansprüche 1 bis 3, wobei der zweite Abstand kürzer als der erste Abstand ist.
  6. Das Bauelement gemäß einem der Ansprüche 1 bis 5, wobei das erste Dummy-Muster ein Polygon ist.
  7. Das Bauelement gemäß einem der Ansprüche 1 bis 6, das weiterhin ein Haupt-Muster enthält, das in der gleichen Schicht hergestellt ist wie die ersten Dummy-Muster und die zweiten Dummy-Muster.
  8. Das Bauelement gemäß Anspruch 7, das weiterhin eine Zwischenschicht-Dielektrikum-Schicht auf dem Haupt-Muster, den ersten Dummy-Mustern und den zweiten Dummy-Mustern enthält.
  9. Das Bauelement gemäß einem der Ansprüche 7 bis 8, wobei das Haupt-Muster von der ersten Gruppe von Dummy-Mustern und/oder der zweiten Gruppe von Dummy-Mustern durch einen Abstand getrennt ist, der gleich oder größer als der erste Abstand ist.
  10. Das Bauelement gemäß einem der Ansprüche 1 bis 10, das weiterhin dritte Dummy-Muster enthält, die auf einer anderen Schicht zwischen der ersten Gruppe von Dummy-Mustern und der zweiten Gruppe von Dummy-Mustern hergestellt sind.
  11. Das Bauelement gemäß einem der Ansprüche 1 bis 10, wobei die erste Gruppe von Dummy-Mustern weiterhin ein fünftes Dummy-Muster enthält, das von einem ausgewählten ersten Dummy-Muster durch einen fünften Abstand getrennt ist; und wobei die zweite Gruppe von Dummy-Mustern weiterhin ein sechstes Dummy-Muster enthält, das von einem ausgewählten zweiten Dummy-Muster durch den fünften Abstand getrennt ist.
  12. Das Bauelement gemäß Anspruch 11, wobei der erste Abstand, der zweite Abstand und der fünfte Abstand eine unterschiedliche Größe haben.
  13. Das Bauelement gemäß einem der Ansprüche 11 bis 12, wobei die ersten Dummy-Muster, das fünfte Dummy-Muster, die zweiten Dummy-Muster und das sechste Dummy-Muster die gleiche Form und Größe haben.
  14. Ein Halbleiterbauelement, umfassend: ein Haupt-Muster, hergestellt auf einem Substrat; eine Vielzahl von Dummy-Mustern, die mit der gleichen Größe in Bereichen hergestellt sind, die nicht der Bereich sind, in dem das Haupt-Muster hergestellt ist, wobei die Vielzahl von Dummy-Mustern folgendes umfasst: eine erste Gruppe von Dummy-Mustern, die eine Vielzahl von Dummy-Mustern enthält, die durch einen ersten Abstand voneinander getrennt sind; und mindestens ein zweites Dummy-Muster, das durch einen zweiten Abstand, der sich vom ersten Abstand unterscheidet, von der ersten Gruppe von Dummy-Mustern getrennt ausgebildet ist; und eine Zwischenschicht-Dielektrikum-Schicht, die auf dem Haupt-Muster und der Vielzahl von Dummy-Mustern ausgebildet ist.
  15. Das Bauelement gemäß Anspruch 14, wobei jedes Dummy-Muster aus der Vielzahl von Dummy-Mustern die gleiche Form hat.
  16. Ein Verfahren zur Herstellung eines Halbleiterbauelementes, umfassend: Herstellen eines Haupt-Musters auf einem Substrat; und Herstellen einer Vielzahl von Dummy-Mustern in Bereichen, die nicht der Bereich sind, in dem das Haupt-Muster ausgebildet ist, wobei jedes Dummy-Muster aus der Vielzahl von Dummy-Mustern die gleiche Größe hat.
  17. Das Verfahren gemäß Anspruch 16, ferner umfassend: Herstellen einer Zwischenschicht-Dielektrikum-Schicht auf dem Haupt-Muster und der Vielzahl von Dummy-Mustern.
  18. Das Verfahren gemäß einem der Ansprüche 16 bis 17, wobei das Herstellen von Dummy-Mustern folgendes umfasst: Herstellen einer ersten Gruppe von Dummy-Mustern, die eine Vielzahl erster Dummy-Muster umfasst, die durch einen ersten Abstand voneinander getrennt sind; und Herstellen einer zweiten Gruppe von Dummy-Mustern, die von der ersten Gruppe von Dummy-Mustern durch einen zweiten Abstand getrennt sind, der sich vom ersten Abstand unterscheidet, wobei die zweite Gruppe von Dummy-Mustern mindestens ein zweites Dummy-Muster enthält.
  19. Das Verfahren gemäß einem der Ansprüche 16 bis 18, wobei das Haupt-Muster und die Vielzahl von Dummy-Mustern gleichzeitig hergestellt werden.
DE102007040406A 2007-04-27 2007-08-27 Halbleiterbauelement und Verfahren zu dessen Herstellung Withdrawn DE102007040406A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070041387A KR20080096215A (ko) 2007-04-27 2007-04-27 반도체 소자 및 그 제조방법
KR10-2007-0041387 2007-04-27

Publications (1)

Publication Number Publication Date
DE102007040406A1 true DE102007040406A1 (de) 2008-10-30

Family

ID=39777622

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007040406A Withdrawn DE102007040406A1 (de) 2007-04-27 2007-08-27 Halbleiterbauelement und Verfahren zu dessen Herstellung

Country Status (5)

Country Link
US (1) US20080265425A1 (de)
JP (1) JP2008277731A (de)
KR (1) KR20080096215A (de)
CN (1) CN101295711A (de)
DE (1) DE102007040406A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7771901B2 (en) * 2007-05-02 2010-08-10 Dongbu Hitek Co., Ltd. Layout method for mask
JP5530804B2 (ja) 2010-05-17 2014-06-25 パナソニック株式会社 半導体装置、半導体装置製造用マスク及び光近接効果補正方法
CN106898657B (zh) * 2015-12-21 2022-02-01 联华电子股份有限公司 半导体元件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050233564A1 (en) * 2004-04-16 2005-10-20 Fujitsu Limited Semiconductor device and method for fabricating the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3638778B2 (ja) * 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP4756746B2 (ja) * 2000-04-19 2011-08-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US6563148B2 (en) * 2000-04-19 2003-05-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with dummy patterns
JP2002203905A (ja) * 2000-12-28 2002-07-19 Mitsubishi Electric Corp レイアウト設計装置、レイアウト設計方法および半導体装置
US7566647B2 (en) * 2006-07-12 2009-07-28 United Microelectronics Corp. Method of disposing and arranging dummy patterns

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050233564A1 (en) * 2004-04-16 2005-10-20 Fujitsu Limited Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
KR20080096215A (ko) 2008-10-30
US20080265425A1 (en) 2008-10-30
CN101295711A (zh) 2008-10-29
JP2008277731A (ja) 2008-11-13

Similar Documents

Publication Publication Date Title
DE102017117813B4 (de) System zum entwerfen einerintegrierten schaltung und verfahren zum ausbilden eineslayoutentwurfs einer integrierten schaltung und computerlesbaresmedium
DE69831629T2 (de) Gitteranordnung der Elektroden auf einer Mehrlagenleiterplatte
DE102016118811B4 (de) Integrierte Schaltungen mit versetzten leitenden Merkmalen und Verfahren zur Konfiguration eines Layouts einer integrierten Schaltung
DE2857725A1 (de) Verfahren zur herstellung einer duennfilmspule
AT502128A2 (de) Konfigurierbare integrierte schaltung mit kondensatorgruppe unter verwendung von via- maskenschichten
DE2702844A1 (de) Verfahren zur herstellung einer vielschichtigen gedruckten schaltung
DE102015218247A1 (de) Arraysubstrat, Bildungsverfahren für dasselbe und Anzeigevorrichtung
DE112016004263T5 (de) Verfahren zur Herstellung einer dehnbaren Computervorrichtung
DE102007043097B4 (de) Layout-Verfahren für eine Maske
DE102009052546B4 (de) Halbleiterbauelement mit Bitleitungsstrukturen und Layout-Verfahren
DE69823529T2 (de) Mehrstufige leitende schwarzmatrix
DE102014207636A1 (de) Verfahren zum Herstellen eines Induktionsbauteils und Induktionsbauteil
DE102012220715B4 (de) Gitterebenen mit wechselnden Abständen von Gitterleitungen für mehrschichtige Keramikpackungen sowie deren Entwurf
DE102018204974A1 (de) Übertragungsleitung und Verfahren zur Herstellung derselben
DE102007040406A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102008022567A1 (de) Verfahren zum Entwerfen einer Maske
DE102015209198B4 (de) Kondensatorstrukturen mit beabstandeten leitfähigen Leitungen
DE102014008148B4 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte
DE102008022540A1 (de) Verfahren zum Layout von Masken und Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102016111337A1 (de) Verfahren zur Steigerung der Entkoppelungs-Kapazität in einer mikroelektronischen Schaltung
DE102007038318A1 (de) Hochgeprägter kartenförmiger Datenträger
DE102016116090B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102016112935B4 (de) Arraysubstrat, Anzeigetafel, Anzeigevorrichtung und Verfahren zu deren Herstellung
EP2292440B1 (de) Stufenschablone für den technischen Siebdruck
DE102007002276A1 (de) Elektrische Spule mit mehreren Windungslagen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120301