DE102016111337A1 - Verfahren zur Steigerung der Entkoppelungs-Kapazität in einer mikroelektronischen Schaltung - Google Patents

Verfahren zur Steigerung der Entkoppelungs-Kapazität in einer mikroelektronischen Schaltung Download PDF

Info

Publication number
DE102016111337A1
DE102016111337A1 DE102016111337.9A DE102016111337A DE102016111337A1 DE 102016111337 A1 DE102016111337 A1 DE 102016111337A1 DE 102016111337 A DE102016111337 A DE 102016111337A DE 102016111337 A1 DE102016111337 A1 DE 102016111337A1
Authority
DE
Germany
Prior art keywords
cells
circuit
decoupling capacitor
tracks
decoupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016111337.9A
Other languages
English (en)
Other versions
DE102016111337B4 (de
Inventor
Jens Mayer
Nathalie Schwarz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Priority to DE102016111337.9A priority Critical patent/DE102016111337B4/de
Priority to US15/627,795 priority patent/US10496778B2/en
Publication of DE102016111337A1 publication Critical patent/DE102016111337A1/de
Application granted granted Critical
Publication of DE102016111337B4 publication Critical patent/DE102016111337B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0005Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level

Abstract

Ein Verfahren zur Steigerung der Entkoppelungs-Kapazität in einer mikroelektronischen Schaltung (10) ist beschrieben. Dieses Verfahren umfasst eine Erstellung eines Schaltungsentwurfs (100) der mikroelektronischen Schaltung (10), Analyse des erstellten Schaltungsentwurfs (100), und anschließend ein Ausfüllen von Lücken (110) in dem Schaltungsentwurf (100) durch Zellen (120) mit Entkoppelungskondensator.

Description

  • Die Erfindung betrifft ein Verfahren zur Steigerung der Entkoppelungs-Kapazität in einer mikroelektronischen Schaltung sowie eine Anlage und ein Computerprogrammprodukt zur Durchführung des Verfahrens.
  • Mikroelektronische Schaltungen sind sehr komplexe, hochintegrierte Schaltungen und werden heutzutage mit Hilfe von Elektronik-Design-Automation(EDA)-Software entworfen. Die EDA-Software bietet Unterstützung bei der Erstellung von Schaltungsentwürfen z.B. bei der halbautomatisierten Entwicklung von integrierten Schaltungen sowie die Erstellung eines sogenannten Layouts (Schaltplan) auf einem Halbleiterchip. Ein Designer spezifiziert die mikroelektronische Schaltung in der EDA-Software. Die EDA-Software setzt anschließend die Spezifikation in einen Schaltplan um und erzeugt das Layout für die mikroelektronische Schaltung.
  • Bei der zunehmenden Integration von mikroelektronischen Schaltungen wird die Integrität der Signale in der mikroelektronischen Schaltung ein wichtiger Faktor. Die Integrität der Signale hängt u.a. von dem elektrischen Geräuschabstand aufgrund von Elektrorauschen in der mikroelektronischen Schaltung ab. Eine der Störquellen für das Elektrorauschen sind Schwankungen in den Versorgungsleitungen aufgrund des Umschaltens von Elementen in der mikroelektrischen Schaltung. Die Größe dieses Elektrorauschens hängt von der Anzahl der simultanen geschalteten Elemente in der elektronischen Schaltung, deren Größe, Kapazitäten und Positionen auf dem Halbleiterchip sowie die Packungsdichte der Elemente auf dem Chip ab.
  • Um dieses Elektrorauschen zu reduzieren werden sogenannte Entkopplungskondensatoren in der mikroelektronischen Schaltung auf dem Chip eingebaut. Diese Entkopplungskondensatoren sind vorzugsweise in der Nähe der Störquellen, z. B. Schaltelemente, positioniert. Die Entkopplungskondensatoren dämpfen das Hoch-Frequenz-Elektrorauschen in den Versorgungsleitungen. Es ist bekannt, dass die effektivste Position für die Entkopplungskondensatoren unterhalb der Schaltelemente oder der Versorgungsleitungen ist.
  • Verschiedene Lösungen zur Positionierung der Entkopplungskondensatoren sind aus dem Stand der Technik bekannt. Zum Beispiel offenbart das U.S. Patent Nr. 7,033,883 (Faraday Technology Corp.) ein Verfahren zur Positionierung der Entkopplungskondensatoren in einer integrierten Schaltung durch Erkennung von freiem Platz auf einem Chip. Die Entkopplungskondensatoren werden in den freien Plätzen eingesetzt.
  • U.S. Patent Nr. 7,709,301 (Texas Instruments) lehrt auch eine mikroelektronische Schaltung mit Entkopplungskondensatoren. Dieses Patent lehrt die Herstellung von zwei benachbarten Entkopplungskondensatoren mit einer elektrischen Schicht zwischen den zwei Entkopplungskondensatoren.
  • U.S. Patent Nr. 6,898,769 (IBM) lehrt ein Verfahren und ein System zur Optimierung der Position und der Größe von Entkopplungskondensatoren auf einem Halbleiterchip. Logische Zellen werden in einem ersten Layout der mikroelektronischen Schaltung positioniert und in den leeren Raum zwischen benachbarten Zellen werden die Entkopplungskondensatoren eingefügt.
  • U.S. Patent Nr. 6,618,843 offenbart ein Verfahren zur Analyse von Entkopplungskapazitäten in einer mikroelektronischen Schaltung. Dieses Verfahren umfasst unter anderem eine Analyse der Anzahl der Entkopplungskondensatoren und deren Abstand von den Schaltelementen in der mikroelektronischen Schaltung. Das Verfahren berücksichtigt auch die Orientierung und die Größe der einzelnen Schaltelemente.
  • U.S. Patentanmeldung Nr. 2014/0282340 (Freescale) offenbart ein Verfahren zur Positionierung der Entkopplungskondensatoren in einer mikroelektronischen Schaltung, welche zunächst eine Analyse des Schaltungsentwurfs ohne die Entkopplungskondensatoren mit einer Simulierung von Schwankungen in der mikroelektrischen Schaltung umfasst. Aufgrund dieser Analyse wird der Bedarf an Entkopplungskapazität bestimmt, welcher für die Einhaltung der Vorgaben für die Versorgungsleitung berücksichtigt wird. Ein Entkopplungskondensator für diese Vorgaben wird dann festgelegt und in der Schaltung eingebaut.
  • Es besteht weiterhin einen Bedarf, die Entkoppelungskapazität einer mikroelektronischen Schaltung zu steigern. Dieser Bedarf wird nach einem Verfahren, welche eine Erstellung eines Layouts der mikroelektronischen Schaltung und eine Analyse des erstellten Schaltungsentwurfs umfasst. Lücken in dem Layout werden durch Zellenmit Entkoppelungskondensator ausgefüllt.
  • Um Problemfälle z.B. durch Kurzschlüsse zu vermeiden werden die Positionen von Leiterbahnen um die Zellen mit Entkoppelungskondensator analysiert und die Leiterbahnen bei Auftreten von Problemfällen verlegt.
  • Das Verfahren umfasst weiter den Austausch von mindestens einer der Zellen mit dem Entkoppelungskondensator durch mindestens eine Zelle mit einer Versorgungsleitung bei Auftreten von sonst unlösbaren Problemfällen.
  • In einem weiteren Aspekt des Verfahrens werden die Lücken in mehreren Abschnitten aufgeteilt und jeder Anschnitt wird separate analysiert, um Problemfälle in den jeweiligen Abschnitten zu erkennen. Bei Auftreten von solchen Problemfällen in einzelnen der Abschnitte werden die Leiterbahnen verlegt oder mindestens eine der Zellen mit Entkoppelungskondensator durch mindestens eine Zelle mit Versorgungsleitung ausgetauscht.
  • Der Bedarf wird auch durch eine Anlage mit einem Server zur Durchführung des Verfahrens und ein Computerprogramm-Produkt zur Durchführung des Verfahren erfüllt.
  • Weitere Eigenschaften und Vorteile der Erfindung ergeben sich aus der folgenden, rein beispielhaften und in keiner Weise beschränkenden Beschreibung bevorzugter Ausführungsformen der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen, darin zeigen:
  • 1 eine Übersicht einer Anlage zur Erstellung von Schaltungsentwürfen und Layouts für eine mikroelektronische Schaltung;
  • 2 das Layout von Elementen in der mikroelektronischen Schaltung;
  • 3 den Ablauf des Verfahrens;
  • 4A4C den Austausch von Zellen;
  • 5A5D das Teilen der Zellen in Abschnitten; und
  • 6A6E unterschiedliche Elemente in unterschiedlichen Abschnitten.
  • 1 zeigt eine Übersicht einer exemplarischen Anlage 10 zur Erstellung eines Schaltungsentwurfs und eines Layouts 100 aus dem Schaltungsentwurfs für eine mikroelektronische Schaltung. Die Anlage 10 umfasst eine Workstation 20, die mit einem Server 30 über ein Netzwerk 25 verbunden ist. Eine EDA-Software 40 läuft auf dem Server 30.Die EDA-Software 40 kann z.B. von Synopsys, Cadence oder Mentor stammen. Ein Designer an der Workstation 20 verwendet die EDA-Software 40 zum Entwerfen eines Schaltungsentwurfs für die mikroelektronische Schaltung. Der EDA-Software 40 prüft den Schaltungsentwurf und erzeugt das Layout 100 automatisch. Der Designer kann den Schaltungsentwurf und das Layout 100 auf der Workstation 20 anschauen und Änderungen in dem Schaltungsentwurf bzw. Layout 100 erzeugen.
  • 2 zeigt ein Teil eines typischen Layouts 100 der mikroelektronischen Schaltung. Dieses Layout 100 umfasst eine Mehrzahl von Zellen 105, welche eine Mehrzahl von Elementen z.B. Schaltelemente umfassen. Die Zellen 105 sind in Reihen angeordnet. In 2 ist lediglich eine einzelne Reihe dargestellt. In der Praxis umfasst das Layout 100 eine sehr große Anzahl von Zellen in einer großen Anzahl von Reihen. Zwischen den Zellen 105 sind Lücken 110 vorhanden. In 2 sind alle Zellen 105 gleich groß dargestellt. In der Praxis können diese Zellen 105 von unterschiedlicher Größe sein.
  • Zwischen den Zellen 1055 sind Leiterbahnen 140 angeordnet Diese Leiterbahnen 140 verbinden die Elemente in den Zellen 105. 2 zeigt nur eine Ebene des Layouts 100. Die fertiggestellte mikroelektronische Schaltung umfasst auch eine Vielzahl von Ebenen mit Zellen 105 und Leiterbahnen 140. Zwischen den Ebenen sind „Vias“ bzw. Kontaktierungen bzw. Durchkontaktierungen vorhanden, welche die Leiterbahnen 140 in den einzelnen Ebenen (Metalllagen) elektrisch/physikalisch verbinden.
  • Das Verfahren zur Herstellung eines Layouts 100 für die mikroelektronische Schaltung ist in 3 dargestellt. In einem ersten Schritt 300 wird der Schaltungsentwurf vom Designer erstellt. Dieser Schaltungsentwurf wird in der EDA-Software 40 erstellt. Nach der Erstellung des Schaltungsentwurfs erzeugt im Schritt 310 die EDA-Software 40 automatisch das Layout 100 auf einem Halbleiterchip für die mikroelektronische Schaltung. Die EDA-Software 40 erstellt das Layout 100 durch Positionierung der Zellen 105 und der entsprechenden Leiterbahnen 140 in mehreren Ebenen. In den Lücken 110 zwischen den Zellen 105 werden in dem Schritt 320 sogenannte FILLER-Zellen eingesetzt. Diese FILLER-Zellen enthalten entweder Entkopplungskondensatoren (in Englisch sogenannte DECAP-Zellen für Decoupling-Capacitors) oder leere Zellen, welche nur eine Versorgungsleitung haben (in Englisch FEED-Zellen genannt).
  • In der nicht-einschränkenden Ausführungsform dieses Verfahrens haben die Entkopplungskondensatoren in den DECAP-Zellen lediglich M1-Strukturen, wobei eine M1-Struktur eine Metallisierungsschicht oberhalb der Zelle 105 ist, und bilden einen kleinen Kondensator zwischen der Versorgungsleitung und der Nullleitung. In dieser beispielhaften Ausführungsform werden die Entkopplungskondensatoren von der EDA-Software 40 lediglich in den Lücken 110 platziert, wo keine M1-Schicht des Entkopplungskondensators die Leiterbahnen 140 des erstellten Layouts 100 berührt. In den sonstigen Lücken 110 werden FEED-Zellen eingesetzt. In den bisherigen mikroelektronischen Schaltungen führt dieses automatische Platzieren der DECAP-Zellen zu einem niedrigen Wert für die Entkopplungskapazität der mikroelektronischen Schaltung. Versuche haben gezeigt, dass weniger als fünf Prozent der FILLER-Zellen Entkopplungskondensatoren enthalten.
  • In einem weiteren Schritt 325 werden die FEED-Zellen durch DECAP-Zellen mit Entkopplungskondensatoren in dem Layout 120 ersetzt, solange der Ersatz nur geringfügige Auswirkungen auf den bestehenden Leiterbahnen 140 oder Zeitvorgaben der mikroelektronischen Schaltung hat. Dieser Schritt 325 wird durch ein Script in der EDA-Software 40 erzeugt. In diesem Schritt 325 werden weitgehend nur die FEED-Zellen mit DECAP-Zellen ersetzt, bei denen nur wenige Leiterbahnen 140 oberhalb der Zellen vorhanden sind, andernfalls wäre mit negativen Auswirkung zu rechnen. Dieser Austausch der Zellen kann allerdings eine Kurzschaltung zwischen den Leiterbahnen 140 in der M1-Schicht erzeugen und deswegen wird in einem weiteren Schritt 330 ein weiterer Durchlauf der EDA-Software 40 vorgenommen, um die Leiterbahnen 140 in der M1 Metallisierungs-Schicht oberhalb der ausgetauschten Zelle neu zu platzieren oder in höheren Schichten zu verlegen, um solche Kurzschaltungen zu eliminieren. Diese Umpositionierung der Leiterbahnen 140 ist nur dann möglich, wenn die Anzahl von Leiterbahnen 140 oberhalb der ausgetauschten Zellen keine große Dichte der Leiterbahnen 140 aufweist. Andernfalls kann dieser weitere Durchlauf der EDA-Software 40 die Leiterbahnen 140 nicht optimal ersetzen. Prinzipiell ist eine Umpositionierung der Leiterbahnen 140 unabhängig von der Dichte der Leiterbahnen möglich, die Dichte der Leiterbahnen wird dabei lediglich analysiert, um nicht zu große Änderungen an den existierenden Leiterbahnen 140 durch die EDA-Software 40 vornehmen zu lassen, dies könnte z.B. ein Zeitverhalten (Timing) der Schaltung verändern.
  • 4A–C zeigen ein Beispiel dieses Schritts. In 4A ist eine Lücke 110 zwischen zwei Zellen dargestellt. In 4B wird diese Lücke durch die EDA-Software 3 40 mit FEED-Zellen 130 gefüllt. In 4C wird die FEED-Zellen 130 durch DECAP-Zellen 120 mit Entkopplungskondensatoren ersetzt und die Leiterbahnen 140 neu ersetzt bzw. verlegt bzw. positioniert, um eine Kurzschaltung zu vermeiden.
  • Nach Durchführung des Schrittes 330 hat die mikroelektronische Schaltung wesentlich mehr Entkopplungskondensatoren. Allerdings kann das Layout 100 weiterhin zu wenige Entkopplungskondensatoren aufweisen.
  • In einer weiteren Ausgestaltung des Verfahrens kann der Schritt 325 ergänzt werden. In diesem weiteren Aspekt werden die jeweiligen Zellen 105 in mehrere Abschnitte geteilt.
  • In 5A–D ist zu sehen, dass die Zellen 105 in jeweils drei Abschnitten aufgeteilt sind und das Ersetzen von FEED-Zellen mit DECAP-Zellen wird jeweils für jeden der drei Abschnitte durchgeführt. In diesem exemplarischen Verfahrensschritt werden drei Abschnitte berücksichtigt. Es können selbstverständlich weitere oder weniger Abschnitte berücksichtigt werden.
  • Aus 5A ist zu erkennen, dass das Ersetzen der FEED-Zellen nicht möglich ist, da die Dichte an den Leiterbahnen 150 und 150a–c zu hoch ist. In 5B wird die Zelle in drei Abschnitten aufgeteilt und es ist zu erkennen, dass das Problem lediglich in dem rechten Abschnitt mit den drei Leiterbahnen 150a–c vorhanden ist. In dem linken und mittleren Abschnitt kann die Teil-FEED-Zelle durch eine DECAP-Zelle mit einem entsprechenden Entkopplungskompensator ersetzt werden. Somit entsteht die Zelle in 5C mit einem Entkopplungskondensator in dem linken Abschnitt und leeren Zellen auf der rechten Seite.
  • Nach Durchführung des Verfahrensschritts 330 wird die Leiterbahn 150 verlegt und durch Vias 155 auf eine obere Ebene gebracht werden. Diese Verlegung ist in 5D dargestellt.
  • In 6 sind die verschiedenen Möglichkeiten für die in 5A5D dargestellten Zellen dargestellt. Man erkennt, dass jede Zelle 105 in drei Abschnitten aufgeteilt ist/wird und die jeweiligen Abschnitte werden analysiert. Der Entkopplungskondensator kann entweder in dem linken und mittleren Abschnitt (6A), in dem rechten und mittleren Abschnitt (6B) beziehungsweise nur in dem linken Abschnitt (6C), in dem mittleren Abschnitt (6D) oder in dem rechten Abschnitt (6E) eingesetzt werden. Es wäre auch möglich, dass keiner der drei Abschnitte einen Entkopplungskondensator 120 aufnehmen kann und in diesem Fall wird die Zelle 105 nicht in Abschnitten aufgeteilt (6F).
  • In einem weiteren Aspekt des Verfahrens werden lediglich DECAP-Zellen mit Entkopplungskondensatoren 120 in den Lücken 110 in dem Schritt 120 eingesetzt. Diese „zwangseingesetzten“ Zellen verursachen viele Kurzschlüssen in der mikroelektronischen Schaltung. In diesem Fall werden in einem weiteren Durchlauf der EDA-Software 140 einige der problematischen Leiterbahnen 140 verlegt, welche diese Kurzschlüsse verursachen. Die EDA-Software 140 versucht allerdings nicht alle problematische Leiterbahnen 140 zu verlegen, bei denen Kurzschlüsse vorkommen.
  • Ein weiterer Durchlauf der EDA-Software 40 entfernt anschließend alle FEED-Zellen, bei denen Kurzschlüsse ggfs. nach Verlegung der Leiterbahnen 140 trotzdem vorkommen. Dieser weitere Aspekt des Verfahrens führt dazu, dass die mikroelektronische Schaltung zusätzliche DECAP-Zellen mit Entkopplungskondensatoren aufweist.
  • Aus mehreren Versuchen wurden Regeln für die Durchführung des Verfahrensschritts festgelegt. Es wurde festgelegt, dass die höchste Anzahl von Leiterbahnen für die Analyse der Kurzschaltungen auf vier oder fünf Ebenen beträgt. Sollte sich eine Leiterbahn 140 oberhalb der Zelle 105 in der fünften Ebene befinden, wird davon ausgegangen, dass diese Leiterbahn keine Kurzschlüsse verursachen kann. Die Leiterbahnen 140 außerhalb der Zellen werden nicht berücksichtigt, da diese zur Kurzschlüsse wenig beitragen.
  • Bezugszeichenliste
  • 10
    Anlage
    20
    Workstation
    25
    Netzwerk
    30
    Server
    40
    EDA-Software
    100
    Layout
    105
    Zelle
    110
    Lücke
    120
    DECAP-Zelle mit Entkoppelungskondensator
    130
    FEED-Zelle mit Versorgungsspannung
    140
    Leiterbahn
    150
    Leiterbahn
    155
    Via
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 7033883 [0005]
    • US 7709301 [0006]
    • US 6898769 [0007]
    • US 6618843 [0008]

Claims (10)

  1. Verfahren zur Steigerung der Entkoppelungs-Kapazität in einer mikroelektronischen Schaltung (10) umfassend: Erstellung (300) eines Schaltungsentwurfs (100) der mikroelektronischen Schaltung; Analyse des erstellten Schaltungsentwurfs (100); und Ausfüllen (320) von Lücken (110) in dem Schaltungsentwurf (100) durch Zellen (120) mit Entkoppelungskondensator.
  2. Verfahren nach Anspruch 1 weiter umfassend: Analysieren der Positionen von Leiterbahnen (140) um die Zellen (120) mit Entkoppelungskondensator; und Verlegung (330) der Leiterbahnen (140) bei Auftreten von Problemfällen.
  3. Verfahren nach Anspruch 1 oder 2, weiter umfassend Austausch von mindestens einer der Zellen (120) mit dem Entkoppelungskondensator durch mindestens eine Zelle (130) mit einer Versorgungsleitung bei Auftreten von sonst unlösbaren Problemfällen.
  4. Verfahren nach einem der vorhergehenden Ansprüche, weiter umfassend Teilen der Lücken (110) in mehrere Abschnitte (110a, 110b, 110c) und separates Analysieren der Positionen der Leiterbahnen (140) um die jeweiligen Abschnitte (110a, 110b, 110c), um Problemfälle zu erkennen.
  5. Verfahren nach Anspruch 4, weiter umfassend bei Auftreten von Problemfällen in einzelnen der Abschnitte (110a, 110b, 110c) eine Verlegung der Leiterbahnen (140) oder Ersetzen von mindestens einer der Zellen (120) mit Entkoppelungskondensator durch mindestens eine Zelle (120) mit Versorgungsleitung.
  6. Verfahren nach einem der vorhergehenden Ansprüche, weiter umfassend die Positionierung von mindestens einer der Zellen (120) mit Entkoppelungskondensator in dem Schaltungsentwurf (100).
  7. Verfahren nach Anspruch 6, weiter umfassend eine Verlegung von Leiterbahnen (40) um die mindesten einer Zelle (120) mit Entkoppelungskondensator, um zumindest ein Teil der Problemfälle zu entfernen.
  8. Verfahren nach Anspruch 7, weiter umfassend ein Austausch von mindestens einer der Zellen (120) mit Entkoppelungskondensator durch mindestens eine Zelle (130) mit Versorgungsspannung bei Auftreten von unlösbaren Problemen.
  9. Anlage (10) mit einem Server zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 8.
  10. Computerprogramm-Produkt umfassend Programmlogik zur Durchführung von einem der Ansprüche 1 bis 8, wobei die Programmlogik in einem Speicher abgespeichert ist.
DE102016111337.9A 2016-06-21 2016-06-21 Verfahren zur Steigerung der Entkoppelungs-Kapazität in einer mikroelektronischen Schaltung Active DE102016111337B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102016111337.9A DE102016111337B4 (de) 2016-06-21 2016-06-21 Verfahren zur Steigerung der Entkoppelungs-Kapazität in einer mikroelektronischen Schaltung
US15/627,795 US10496778B2 (en) 2016-06-21 2017-06-20 Method for increasing the decoupling capacity in a microelectronic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016111337.9A DE102016111337B4 (de) 2016-06-21 2016-06-21 Verfahren zur Steigerung der Entkoppelungs-Kapazität in einer mikroelektronischen Schaltung

Publications (2)

Publication Number Publication Date
DE102016111337A1 true DE102016111337A1 (de) 2017-12-21
DE102016111337B4 DE102016111337B4 (de) 2018-03-15

Family

ID=60481281

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016111337.9A Active DE102016111337B4 (de) 2016-06-21 2016-06-21 Verfahren zur Steigerung der Entkoppelungs-Kapazität in einer mikroelektronischen Schaltung

Country Status (2)

Country Link
US (1) US10496778B2 (de)
DE (1) DE102016111337B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10289790B2 (en) * 2017-06-14 2019-05-14 Nuvoton Technology Corporation System, method and computer product for enhanced decoupling capacitor implementation
EP3503180A1 (de) * 2017-12-22 2019-06-26 Nagravision S.A. Entkopplungskondensator für eine integrierte schaltung
EP3767671A1 (de) 2019-07-19 2021-01-20 Nxp B.V. Integrierte schaltung mit funktionellen zellen und rekonfigurierbaren entkoppelungszellen auf gate-basis

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6618847B1 (en) * 1998-11-13 2003-09-09 Stmicroelectronics, Inc. Power stabilizer using under-utilized standard cells
US6618843B2 (en) 2000-10-02 2003-09-09 International Business Machines Corporation Method for evaluating decoupling capacitor placement for VLSI chips
US6898769B2 (en) 2002-10-10 2005-05-24 International Business Machines Corporation Decoupling capacitor sizing and placement
US7033883B2 (en) 2004-06-04 2006-04-25 Faraday Technology Corp. Placement method for decoupling capacitors
DE10339283B9 (de) * 2003-08-26 2009-03-05 Infineon Technologies Ag Verfahren zum Entwurf von integrierten Schaltkreisen mit Ersatz-Logikgattern
US7709301B2 (en) 2008-04-23 2010-05-04 Texas Instruments Incorporated Integrated circuit having efficiently packed decoupling capacitors

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4860123B2 (ja) * 2004-07-22 2012-01-25 富士通セミコンダクター株式会社 デカップリング容量の配置方法
JP4829645B2 (ja) * 2006-03-08 2011-12-07 パナソニック株式会社 半導体集積回路装置
US7565638B2 (en) * 2006-11-21 2009-07-21 Sun Microsystems, Inc. Density-based layer filler for integrated circuit design
US7698677B2 (en) * 2007-03-31 2010-04-13 Freescale Semiconductor, Inc. On-chip decoupling capacitance and power/ground network wire co-optimization to reduce dynamic noise
US8134824B2 (en) 2008-02-19 2012-03-13 Arm Limited Decoupling capacitors
US8261224B2 (en) * 2008-02-20 2012-09-04 International Business Machines Corporation Computer program product, apparatus, and method for inserting components in a hierarchical chip design
US8946856B2 (en) 2012-10-30 2015-02-03 Silicon Laboratories Inc. Decoupling capacitors for integrated circuits
US9465899B2 (en) 2013-03-15 2016-10-11 Freescale Semiconductor, Inc. Method for provisioning decoupling capacitance in an integrated circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6618847B1 (en) * 1998-11-13 2003-09-09 Stmicroelectronics, Inc. Power stabilizer using under-utilized standard cells
US6618843B2 (en) 2000-10-02 2003-09-09 International Business Machines Corporation Method for evaluating decoupling capacitor placement for VLSI chips
US6898769B2 (en) 2002-10-10 2005-05-24 International Business Machines Corporation Decoupling capacitor sizing and placement
DE10339283B9 (de) * 2003-08-26 2009-03-05 Infineon Technologies Ag Verfahren zum Entwurf von integrierten Schaltkreisen mit Ersatz-Logikgattern
US7033883B2 (en) 2004-06-04 2006-04-25 Faraday Technology Corp. Placement method for decoupling capacitors
US7709301B2 (en) 2008-04-23 2010-05-04 Texas Instruments Incorporated Integrated circuit having efficiently packed decoupling capacitors

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Wikipedia: Design rule checking. Version vom 08.03.2016. URL: https://en.wikipedia.org/w/index.php?title=Design_rule_checking&oldid=709033430 [recherchiert am 12.04.2017]. *
Wikipedia: Layout Versus Schematic. Version vom 01.06.2016. URL: https://en.wikipedia.org/w/index.php?title=Layout_Versus_Schematic&oldid=723237805 [recherchiert am 12.04.2017]. *

Also Published As

Publication number Publication date
US20170364625A1 (en) 2017-12-21
US10496778B2 (en) 2019-12-03
DE102016111337B4 (de) 2018-03-15

Similar Documents

Publication Publication Date Title
DE102012200822B4 (de) Verfahren zum Analysieren von Zellen einer Zellenbibliothek
DE102014112789B4 (de) Zellen-Layout und Struktur
DE102017117813B4 (de) System zum entwerfen einerintegrierten schaltung und verfahren zum ausbilden eineslayoutentwurfs einer integrierten schaltung und computerlesbaresmedium
DE102015200694A1 (de) Verfahren, computersystem und computerlesbares speichermedium zum erzeugen eines layouts eines integrierten schaltkreises
DE102013106541A1 (de) System zum Entwerfen einer Halbleitervorrichtung, die hergestelle Vorrichtung und Verfahren zur Verwendung des Systems
DE202016008706U1 (de) Masken zur Herstellung eines integrierten Schaltkreises und integrierter Schaltkreis
DE102015118002A1 (de) Zellenlayout einer Halbleitervorrichtung
DE102016111337B4 (de) Verfahren zur Steigerung der Entkoppelungs-Kapazität in einer mikroelektronischen Schaltung
DE4128568C2 (de) Mehrschichten-Verdrahtungsverfahren zur Verdrahtungs-Modifikation am Chip für einen hochintegrierten Halbleiterschaltkreis
DE10116328A1 (de) Verfahren zur Verifikation eines Layouts einer integrierten Schaltung mit Hilfe eines Rechners sowie dessen Anwendung zur Herstellung einer integrierten Schaltung
DE102012220715B4 (de) Gitterebenen mit wechselnden Abständen von Gitterleitungen für mehrschichtige Keramikpackungen sowie deren Entwurf
DE4327652C2 (de) Integrierte Halbleiterschaltungsvorrichtung und Verfahren zum Entwerfen einer integrierten Halbleiterschaltungsvorrichtung
DE10339283B9 (de) Verfahren zum Entwurf von integrierten Schaltkreisen mit Ersatz-Logikgattern
DE69833720T2 (de) Integrierte Halbleiterschaltung mit On-Chip Kondensatoren
DE102016110384A1 (de) Verfahren zum Halbleiterbauelementdesign und zur Halbleiterbauelementherstellung sowie entsprechende Halbleiterbauelemente
DE102008022567A1 (de) Verfahren zum Entwerfen einer Maske
DE10205559B4 (de) Integrierte Schaltung und Verfahren und Vorrichtung zum Entwurf einer integrierten Schaltung
DE102016213044B4 (de) Durchkontaktierungsstruktur zur Verringerung des Übersprechens zwischen differenziellen Signalpaaren, integrierte Schaltungsschicht, integriertes Schaltungssystem und Verfahren zu deren Herstellung
DE4132849C2 (de) Verfahren zur Verdrahtung in einer Halbleiterschaltungsanordnung
DE4327290C2 (de) Integrierte Halbleiterschaltung
DE102008022540A1 (de) Verfahren zum Layout von Masken und Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10206658B4 (de) Verfahren zum Überprüfen einer integrierten elektrischen Schaltung
DE112017007883T5 (de) Supraleitender Resonator zum Begrenzen vertikaler Verbindungen in planaren Quanteneinheiten
DE112017001063T5 (de) Erstellung und Wiederverwendung anpassbarer strukturierter Verbindungen
DE102005036207A1 (de) Verfahren zum Entwurf von integrierten Schaltungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: SONNENBERG HARRISON PARTNERSCHAFT MBB, DE

Representative=s name: 24IP LAW GROUP SONNENBERG FORTMANN, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: G06F0017500000

Ipc: G06F0030000000

R082 Change of representative

Representative=s name: SONNENBERG HARRISON PARTNERSCHAFT MBB, DE

Representative=s name: SONNENBERG HARRISON PARTNERSCHAFT MBB PATENT- , DE