-
HINTERGRUND
-
Während der Halbleiterherstellung wird ein chemisch-mechanisches Polier-(CMP)-Verfahren verwendet, um eine Oberfläche einer Halbleitervorrichtung zu planarisieren. In manchen Fällen führt das CMP-Verfahren dazu, dass sich ein Gradient in einer Strukturdichte der planarisierten Oberfläche, die ausgebildet werden soll, über die planarisierte Oberfläche der Halbleitervorrichtung bildet. Die Strukturdichte ist ein Verhältnis einer Fläche, die von Zellen innerhalb einer Halbleitervorrichtung belegt wird, zu einer Gesamtfläche der Halbleitervorrichtung. In manchen Fällen führen CMP-Verfahren zu einer Hohlraumbildung der Halbleitervorrichtung, was bedeutet, dass manche Zellen der Halbleitervorrichtung schneller als andere Bereiche entfernt werden, was zu einem Gradient der Strukturdichte führt. Der Gradient ist am stärksten in der Nähe eines äußeren Randes der Halbleitervorrichtung. Halbleitervorrichtungen, die einen Strukturdichte-Gradienten aufweisen, der einen Schwellenwert übersteigt, arbeiten fehlerhaft. Um sicherzustellen, dass eine benötigte Anzahl von funktionierenden Zellen in der Halbleitervorrichtung ausgebildet wird, werden Halbleitervorrichtungen mit Hilfszellen um einen äußeren Rand entworfen, wo der Strukturdichte-Gradient besonders ausgeprägt ist. Diese Hilfszellen erhöhen die Größe der Halbleitervorrichtung, ohne die Funktionalität der Halbleitervorrichtung zu erhöhen.
-
In einem anderen Halbleitervorrichtungs-Entwurfsverfahren wird ein Schaltungskontroll-(Layout Versus Schematic, LVS)-Werkzeug verwendet, um einen Schaltbild-Entwurf („schematic design”) mit einem Layout-Entwurf („layout design”) zu vergleichen. Der Layout-Entwurf umfasst eine Maske oder Masken, die darin ausgebildete Strukturen aufweisen, die verwendet werden, um Merkmale des Schaltbild-Entwurfs auszubilden. Sobald das LVS-Werkzeug ermittelt, dass der Layout-Entwurf genau mit dem Schaltbild-Entwurf übereinstimmt, werden die Hilfszellen in den Layout-Entwurf eingefügt, um Strukturdichte-Gradienten zu berücksichtigen. Nach dem Einfügen der Hilfszellen ermittelt ein Entwurfsregelkontroll-(Design Rule Checking, DRC)-Werkzeug, ob der überprüfte Layout-Entwurf irgendwelche Entwurfsregeln verletzt, wie etwa Elementgröße oder Abstände. Wenn entweder das LVS-Werkzeug oder das DRC-Werkzeug einen Fehler entdeckt, wird der Layout-Entwurf überprüft und das Prüfverfahren beginnt wieder mit dem LVS-Werkzeug.
-
BESCHREIBUNG DER ZEICHNUNGEN
-
Eine oder mehrere Ausführungen sind in Form von Beispielen und nicht einschränkend in den Figuren der beigefügten Zeichnungen dargestellt, worin Elemente, die die gleichen Bezugszeichen aufweisen, überall gleiche Elemente wiedergeben. Es wird betont, dass, in Übereinstimmung mit dem üblichen Vorgehen in der Branche, verschiedene Merkmale nicht im Maßstab gezeichnet sind und nur zu erläuternden Zwecken verwendet werden. In Wirklichkeit können die Abmessungen der verschiedenen Merkmale in den Zeichnungen zur Klarheit der Behandlung beliebig vergrößert oder verkleinert werden.
-
1A ist eine Draufsicht einer Halbleitervorrichtung, gemäß einer oder mehrerer Ausführungen;
-
1B ist eine Draufsicht eines Abschnitts der Halbleitervorrichtung von 1A, gemäß einer oder mehrerer Ausführungen;
-
2 ist ein Blockdiagramm eines Halbleiter-Entwurfssystems, gemäß einer oder mehrerer Ausführungen;
-
3 ist ein Flussdiagramm eines Verfahrens zur Herstellung einer Halbleitervorrichtung, gemäß einer oder mehrerer Ausführungen; und
-
4 ist ein Flussdiagramm eines Verfahrens zum Ausführen intelligenter Hilfszellen-Einfügung.
-
DETAILLIERTE BESCHREIBUNG
-
Die folgende Offenbarung sieht viele verschiedene Ausführungen oder Beispiele vor, um verschiedene Merkmale der Erfindung zu implementieren. Spezielle Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dies sind natürlich nur Beispiele und sollen nicht einschränkend wirken.
-
Die 1A ist eine Draufsicht einer Halbleitervorrichtung 100. Die Halbleitervorrichtung 100 umfasst einen Array von Zellen C. In der abgebildeten Ausführung umfasst jede Zelle C 16 Balken („Fingers”). Balken sind eine Mehrzahl von Gate-Elektroden für einen einzigen Transistor, wobei die Mehrzahl von Gate-Elektroden mit einem gemeinsamen Stromsignal verbunden ist. In manchen Ausführungen umfasst jede der Zellen mehr oder weniger als 16 Balken. In manchen Ausführungen weisen unterschiedliche Zellen unterschiedliche Anzahlen von Balken auf. Ein Unter-Array 102 von Zellen C liegt in einem äußeren Rand der Halbleitervorrichtung 100. Der Unter-Array 102 umfasst zwei Zellen 104, die angrenzend an den äußeren Rand der Halbleitervorrichtung 100 angeordnet sind, und zwei Zellen 106, die um eine Reihe getrennt von dem äußeren Rand der Halbleitervorrichtung 100 angeordnet sind.
-
Die 1B ist eine Draufsicht des Unter-Arrays 102 der Halbleitervorrichtung 100. Mehrere Balken 108 von Zellen 104 und 106 sind in der 1B dargestellt. Zusätzlich zu den Zellen 104 und 106 umfasst der Unter-Array 102 auch Leiterbahnen 110 und 120. Die Leiterbahn 110 verbindet mindestens einen Balken 108 von einem Abschnitt der Zellen 106, der am weitesten von dem äußeren Rand der Halbleitervorrichtung 100 liegt, elektrisch mit mindestens einem Balken 108 von einem Abschnitt der Zellen 104, der am nächsten zu dem äußeren Rand der Halbleitervorrichtung liegt. Die Leiterbahn 120 verbindet mindestens einen Balken 108 von einem Abschnitt der Zellen 106, der am nächsten zu dem äußeren Rand der Halbleitervorrichtung 100 liegt, elektrisch mit mindestens einem Balken 108 von Zellen 104, der am weitesten von dem äußeren Rand der Halbleitervorrichtung liegt. Das elektrische Verbinden von Balken von angrenzenden Zellen führt zu einem verteilten Layout-Stil.
-
Der verteilte Layout-Stil („distributed layout style”) gleicht Strukturdichte-Gradienten („pattern density gradient”) in der Nähe des äußeren Randes der Halbleitervorrichtung 100 aus. Die Strukturdichte-Gradienten in der Nähe des äußeren Randes sind schwerwiegender verglichen mit Strukturdichte-Gradienten in der Nähe eines zentralen Abschnitts 150 der Halbleitervorrichtung 100. Indem Balken 108 der Zelle 106 mit Balken 108 der Zelle 104 elektrisch verbunden werden, wird die elektrische Wirkung des Strukturdichte-Gradienten an dem äußeren Rand der Halbleitervorrichtung 100 zwischen Zellen 104, die einen höheren Strukturdichte-Gradienten aufweisen, und Zellen 106, die einen niedrigeren Strukturdichte-Gradienten aufweisen, geteilt. Das Teilen der elektrischen Wirkung mittels des verteilten Layout-Stils ermöglicht es Zellen 104, Schwellenwert-Tests für Brauchbarkeit zu erfüllen. In manchen Ausführungen sind mindestens 25% der Balken 108 der Zelle 104 elektrisch mit Balken 108 der Zelle 106 verbunden. In manchen Fällen ist, wenn weniger als 25% der Balken 108 elektrisch zwischen den Zellen 104 und 106 verbunden sind, die geteilte elektrische Wirkung nicht ausreichend, damit die Zelle 104 als eine aktive Zelle in der Halbleitervorrichtung 100 verwendbar ist. In manchen Ausführungen sind höchstens 50% der Balken 108 der Zelle 104 elektrisch mit Balken 108 der Zelle 106 verbunden. Wenn mehr als 50% der Balken 108 zwischen den Zellen 104 und 106 verbunden sind, verringert der negative Einfluss der geteilten elektrischen Wirkung auf die Zelle 106 die Leistungsfähigkeit der Zelle 106 unter ein annehmbares Niveau. Da die Zellen 104 verwendbar sind, muss die Größe der Halbleitervorrichtung 100 nicht um eine zusätzliche Schicht von Hilfszellen vergrößert werden, um eine ausreichende Pufferzone um die Zellen C bereitzustellen, um die angestrebte Anzahl von richtig arbeitenden aktiven Zellen in der Halbleitervorrichtung 100 zu erreichen. Die Halbleitervorrichtung 100 kann daher in der Größe verringert werden, verglichen mit einem Entwurf, der den verteilten Layout-Stil nicht umfasst.
-
Der verteilte Layout-Stil beeinflusst jedoch die Zelle 106 negativ. Aufgrund des Einbeziehens der elektrischen Verbindung zu Balken, die dem äußeren Rand der Zellen 104 am nächsten liegen, in die elektrische Verbindung der Zellen 106 wird die Leistungsfähigkeit der Zellen 106 verringert. Indem die Anzahl von Balken, die zwischen den Zellen 104 und den Zellen 106 verbunden sind, vergrößert wird, vergrößert sich der negative Einfluss auf die Zellen 106. In manchen Ausführungen vergrößert sich der Strukturdichte-Gradient mit Bezug auf die Zellen 106 um etwa 25% bis etwa 50% aufgrund des verteilten Layouts. Trotz der vergrößerten Abweichung der Zellen 106 bleibt eine Gesamtleistungsfähigkeit der Zellen 106 innerhalb annehmbarer Werte. Das verteilte Layout in der Nähe des äußeren Randes der Halbleitervorrichtung 100 vergrößert daher die Anzahl von verwendbaren Zellen ohne die Fläche der Halbleitervorrichtung 100 zu vergrößern.
-
Für einen Unter-Array 130, der eine Ecke der Halbleitervorrichtung umfasst, umfasst der Unter-Array eine größere Anzahl von Zellen, um die Abweichung der Randzellen 132 über eine größere Anzahl von inneren Zellen 134 zu verteilen. Der Unter-Array 130 ist beispielsweise ein Drei-Mal-Drei-Array an einer Ecke der Halbleitervorrichtung 100, der fünf Randzellen 132 und vier innere Zellen 134 umfasst. Indem Balken der inneren Zellen 134 elektrisch verbunden werden, wird die Leistungsfähigkeit der Randzellen 132 auf ein verwendbares Niveau angehoben. Indem die vergrößerte Abweichung als ein Ergebnis des verteilten Layouts über eine ausreichende Anzahl von inneren Zellen 134 verteilt wird, bleiben die inneren Zellen auch verwendbar. In manchen Ausführungen sind die Abmessungen des Unter-Arrays 130 anders als Drei-Mal-Drei. In manchen Ausführungen ist der Unter-Array 130 nicht quadratisch.
-
Zellen C der Halbleitervorrichtung 100, die in der Nähe eines zentralen Abschnitts 150 der Halbleitervorrichtung liegen, müssen das verteilte Layout nicht umfassen. Das verteilte Layout führt ein größeres Ausmaß an Komplexität beim Entwurf und der Herstellung einer Verbindungsstruktur ein, um die Betriebsspannung der Halbleitervorrichtung 100 bereitzustellen. In der Nähe des äußeren Randes der Halbleitervorrichtung 100 ist die vergrößerte Komplexität der Verbindungsstrukturen annehmbar, weil die Größe der Halbleitervorrichtung verringert werden kann. In manchen Ausführungen hilft jedoch in der Nähe des zentralen Abschnitts 150 das verteilte Layout nicht dabei, die Größe der Halbleitervorrichtung 100 zu verringern. In manchen Ausführungen sind alle Balken in Zellen C in der Nähe des zentralen Abschnitts 150 elektrisch mit derselben Zelle C verbunden. Im Ergebnis wird die Verbindungsstruktur in der Nähe des zentralen Abschnitts 150 vereinfacht, verglichen mit Zellen, die in einem verteilten Layout verbunden sind.
-
Die 2 ist ein Blockdiagramm eines Halbleiterentwurfssystems 200. Das Halbleiterentwurfssystem 200 umfasst einen Eingang/Ausgang (Input/Output, I/O) 202, der mit einem Prozessor 204 über einen Bus 206 verbunden ist. Ein Speicher 208 ist auch mit dem I/O 202 und dem Prozessor 204 über den Bus 206 verbunden. Der Speicher 208 umfasst Befehle für ein Schaltungskontroll-(LVS)-Werkzeug 212, ein Werkzeug zum Ermitteln des Array-Randes 214, ein Werkzeug zum Ermitteln des Layout-Stils 216, ein Entwurfsregelkontroll-(DRC)-Werkzeug 218, ein Gradient-Fehlerermittlungswerkzeug 220, ein Widerstand-Kapazität-(Resistance-Capacitance, RC)-Gewinnungswerkzeug 222 und ein intelligentes Hilfszellen-Einfügewerkzeug 224. Jedes dieser Werkzeuge umfasst eine Gruppe von Befehlen, die von dem Prozessor 204 ausgeführt werden. In manchen Ausführungen ist der Speicher 208 ein Mischsignal-Schaltkreis (mixed signal circuit).
-
Der Speicher 208 umfasst in manchen Ausführungen einen Arbeitsspeicher (Random Access Memory, RAM) und/oder eine andere dynamische Speichervorrichtung und/oder einen Festspeicher (Read Only Memory, ROM) und/oder andere Mischsignal-Schaltkreise, die mit dem Bus 206 verbunden sind, um Daten und Befehle zu speichern, die von dem Prozessor 204 ausgeführt werden. Der Speicher 208 wird in manchen Ausführungen auch verwendet, um temporäre Variablen oder andere Zwischeninformationen während des Ausführens von Befehlen, die von dem Prozessor 204 ausgeführt werden, zu speichern.
-
Der Speicher 208, wie etwa eine Magnetplatte oder eine optische Platte, ist in manchen Ausführungen vorgesehen und ist mit dem Bus 206 verbunden, um Daten und/oder Befehle zu speichern. Die I/O-Vorrichtung 202 umfasst eine Eingabevorrichtung, eine Ausgabevorrichtung und/oder eine kombinierte Eingabe/Ausgabevorrichtung, um den Nutzerdialog zu ermöglichen. Eine Eingabevorrichtung umfasst beispielsweise eine Tastatur, ein Tastenfeld, eine Maus, einen Trackball, einen Trackpad und/oder Cursortasten, um Informationen und Befehle an den Prozessor 204 zu übermitteln. Eine Ausgabevorrichtung umfasst beispielsweise eine Anzeige, einen Drucker, einen Sprachsynthesizer etc., um Informationen an den Nutzer zu übermitteln.
-
In machen Ausführungen führt ein Prozessor, z. B. der Prozessor 204 die Befehle aus, die in dem Speicher 208 gespeichert sind. Der Speicher 208 und/oder die I/O-Vorrichtung 202 und/oder der Bus 206 kann/können betrieben werden, um Entwurfsregeln und/oder andere Parameter zu empfangen, die von dem Prozessor 204 verarbeitet werden. Der Speicher 208 und/oder die I/O-Vorrichtung 202 und/oder der Bus 206 kann/können betrieben werden, um Ergebnisse auszugeben, die von dem Prozessor 204 ermittelt wurden.
-
In manchen Ausführungen wird/werden ein oder mehrere Verfahren von speziell konfigurierter Hardware (z. B. durch einen oder mehrere anwendungsspezifische integrierte Schaltungen (Application Specific Integrated Circuits, ASIC(s)), der/die vorgesehen ist/sind) ausgeführt, die von dem Prozessor getrennt sind oder an seiner Stelle stehen. Manche Ausführungen sehen mehr als eines der beschriebenen Verfahren in einer einzigen anwendungsspezifischen integrierten Schaltung (ASIC) vor.
-
In manchen Ausführungen werden die Verfahren als Funktionen eines Programms realisiert, das in einem nichtflüchtigen computerlesbaren Speichermedium gespeichert ist. Beispiele eines nichtflüchtigen computerlesbaren Speichermediums umfassen eine externe/austauschbare und/oder interne/integrierte Sicherungs- oder Speichereinheit, z. B. eine optische Platte, wie etwa eine DVD, und/oder eine Magnetplatte, wie etwa eine Festplatte und/oder einen Halbleiterspeicher, wie etwa ein ROM, ein RAM, eine Speicherkarte, und Ähnliches.
-
Das LVS-Werkzeug 212 ermittelt, ob der Layout-Entwurf genau mit dem Schaltbild-Entwurf („schematic design”) übereinstimmt. Das LVS-Werkzeug 212 vergleicht, ob Elemente des Schaltbild-Entwurfs genau in dem Layout-Entwurf aufgenommen wurden. Das LVS-Werkzeug 212 vergleicht Abmessungen und einen Ort von Merkmalen des Schaltbild-Entwurfs mit Abmessungen und einem Ort von Merkmalen in dem Layout-Entwurf. Durch das Vergleichen des Schaltbild-Entwurfs mit dem Layout-Entwurf kann das LVS-Werkzeug 212 ermitteln, ob der Layout-Entwurf alle Merkmale des Schaltbild-Entwurfs aufgenommen hat und ob die Merkmale genau in den Layout-Entwurf aufgenommen wurden.
-
Das Werkzeug zum Ermitteln des Array-Randes 214 ermittelt, ob ein äußerer Rand des Layout-Entwurfs aktive Zellen oder Hilfszellen umfasst. Eine aktive Zelle ist eine Zelle, die eine elektrische Verbindung umfasst und eine Funktion für die Halbleitervorrichtung ausführt, um eine Aufgabe auszuführen. Eine Hilfszelle ist eine Zelle, die als ein Abstandhalter dient und nicht von der Halbleitervorrichtung verwendet wird, um die Aufgabe auszuführen. Indem es ermittelt, ob der Layout-Entwurf Hilfszellen umfasst, ermittelt das Halbleiterentwurfssystem 200, ob zusätzliche Hilfszellen in den Layout-Entwurf eingefügt werden müssen, um Strukturdichte-Gradienten an dem äußeren Rand des Layout-Entwurfs zu berücksichtigen. Wenn der äußere Rand des Layout-Entwurfs aktive Randzellen umfasst, sendet das Werkzeug zum Ermitteln des Array-Randes 214 ein Signal zu dem intelligenten Hilfszellen-Einfügewerkzeug 224, um Hilfszellen an dem äußeren Rand hinzuzufügen. In manchen Ausführungen sendet, wenn der äußere Rand des Layout-Entwurfs Rand-Hilfszellen umfasst, das Werkzeug zum Ermitteln des Array-Randes 214 ein Signal zu dem intelligenten Hilfszellen-Einfügewerkzeug 224, das anzeigt, dass zusätzliches Einfügen von Hilfszellen nicht notwendig ist. In manchen Ausführungen sendet, wenn der äußere Rand des Layout-Entwurfs Rand-Hilfszellen umfasst, das Werkzeug zum Ermitteln des Array-Randes 214 kein Signal zu dem intelligenten Hilfszellen-Einfügewerkzeug 224 und das intelligente Hilfszellen-Einfügewerkzeug 224 ist konfiguriert, zusätzliche Hilfszellen nur dann einzufügen, wenn es dazu veranlasst wird. In manchen Ausführungen umfasst das Werkzeug zum Ermitteln des Array-Randes 214 ein CAD-(Computer Aided Design)-Programm, um die Art der Zellen entlang eines äußeren Randes des Layout-Entwurfs zu erkennen. In manchen Ausführungen wird eine identifizierende CAD-Schicht („CAD-Layer”) eingeführt, um den Rand des aktiven Zellen-Arrays zu markieren. Zellen, die außerhalb der identifizierenden CAD-Schicht liegen werden als Hilfszellen ermittelt. In manchen Ausführungen verwendet das CAD-Programm den Schaltbild-Entwurf, um zu ermitteln, welche Zellen verwendet werden, um die Aufgabe der Halbleitervorrichtung auszuführen. Zellen, die außerhalb des Bereichs von Zellen liegen, die verwendet werden, um die Aufgabe der Halbleitervorrichtung auszuführen, werden als Hilfszellen ermittelt. Das CAD-Programm kann auch eine Anzahl von Reihen von Hilfszellen ermitteln.
-
Das Layout-Stil-Werkzeug 216 ermittelt einen Layout-Stil der aktiven Zellen in der Halbleitervorrichtung. Der Layout-Stil kann zufällig, verteilt, gruppierend oder ein anderer geeigneter Layout-Stil sein. Der Layout-Stil wird dadurch ermittelt, wie die Balken einer aktiven Zelle elektrisch verbunden sind, um eine Betriebsspannung zu erhalten. In manchen Ausführungen untersucht das Layout-Stil-Werkzeug 216 eine Verbindungsstruktur des Layout-Entwurfs, um zu ermitteln, wie Balken in der Zelle mit einander elektrisch verbunden sind. In manchen Ausführungen ermittelt das Layout-Stil-Werkzeug 216, ob die aktiven Randzellen den verteilten Layout-Stil umfassen bzw. aufweisen. Wenn das Layout-Stil-Werkzeug 216 ermittelt, dass die aktiven Randzellen den verteilten Layout-Stil nicht umfassen, sendet das Layout-Stil-Werkzeug 216 ein Signal an das intelligente Hilfszellen-Einfügewerkzeug 224, das anzeigt, dass mehrere Reihen von Hilfszellen eingefügt werden sollen. In manchen Ausführungen sendet das Layout-Stil-Werkzeug 216, wenn das Layout-Stil-Werkzeug 216 ermittelt, dass die aktiven Randzellen den verteilten Layout-Stil umfassen, ein Signal an das intelligente Hilfszellen-Einfügewerkzeug 224, das anzeigt, dass eine einzelne Reihe von Hilfszellen für eine richtige Funktionsfähigkeit benötigt wird. In manchen Ausführungen sendet das Layout-Stil-Werkzeug 216, wenn das Layout-Stil-Werkzeug 216 ermittelt, dass die aktiven Randzellen den verteilten Layout-Stil umfassen, kein Signal an das intelligente Hilfszellen-Einfügewerkzeug 224 und das intelligente Hilfszellen-Einfügewerkzeug ist konfiguriert, Hilfszellen nur dann einzufügen, wenn es dazu veranlasst wird.
-
Das DRC-Werkzeug 218 ermittelt, ob der Layout-Entwurf Entwurfsregeln erfüllt. In manchen Ausführungen umfassen die Entwurfsregeln einen minimalen Abstand zwischen Elementen, eine minimale Elementgröße, einen Strukturdichte-Gradienten oder andere Entwurfsparameter. Indem es Informationen von dem Werkzeug zum Ermitteln des Array-Randes 214 und des Layout-Stil-Werkzeugs 216 verwendet, untersucht das DRC-Werkzeug 218 jede Seite der Halbleitervorrichtung, wobei es bei dem ermittelten Rand der aktiven Zellen beginnt und um einen festgelegten Abstand fortfährt. In manchen Ausführungen, in denen der äußere Rand der Halbleitervorrichtung einen verteilten Layout-Stil aufweist, beträgt der festgelegte Abstand etwa 6 μm oder weniger. Der festgelegte Abstand von 6 μm folgt aus einer verringerten Anzahl von Hilfszellen, die die Zellen C der Halbleitervorrichtung 100 umgeben. Indem der verteilte Layout-Stil verwendet wird, wird der festgelegte Abstand gegenüber anderen Layout-Stilen verringert. Ein festgelegter Abstand von mehr als 6 μm vergrößert unnötigerweise die Zeitdauer, in der das DRC-Werkzeug 218 das Ermitteln ausführen kann. Ein festgelegter Abstand von weniger als 6 μm würde in manchen Fällen keinen ausreichend genauen Vergleich bereitstellen, um Übereinstimmung mit den Entwurfsregeln genau zu ermitteln. In manchen Ausführungen, in denen der äußere Rand der Halbleitervorrichtung keinen verteilten Layout-Stil umfasst, beträgt der festgelegte Abstand bis zu etwa 20 μm.
-
Wenn der Gradient der Strukturdichte etwa 10% in dem festgelegten Abstand überschreitet, ermittelt das DRC-Werkzeug 218, dass ein Fehler als ein Ergebnis des Strukturdichte-Gradienten auftritt. Wenn der Strukturdichte-Gradient etwa 10% überschreitet, ist der Unterschied der Zellenleistungsfähigkeit zwischen Zellen C, die in der Nähe des Zentrums der Halbleitervorrichtung 100 liegen, und Zellen C, die in der Nähe eines äußeren Randes der Halbleitervorrichtung liegen, zu groß, als dass die Halbleitervorrichtung richtig arbeitet. Um ein Überschreiten des Strukturdichte-Gradienten von etwa 10% zu kompensieren, könnte man zusätzliche Schichten von Hilfszellen hinzufügen, was die Größe der Halbleitervorrichtung 100 vergrößert. Um die Anzahl von Hilfszellen-Schichten zu verringern, wird ein Schwellenwert für den Strukturdichte-Gradienten auf etwa 10% festgelegt. Wenn die Abstände oder die Größe unter einem Schwellenwert für ein Herstellungsverfahren liegt, ermittelt das DRC-Werkzeug 218, dass ein Fehler aufgetreten ist als Ergebnis der Abstände oder der Größe eines Merkmals. Wenn eine Entwurfsregel verletzt wurde, gibt das DRC-Werkzeug 218 ein Fehlersignal aus, das anzeigt, dass der Layout-Entwurf einen Fehler aufweist und eine Art des Fehlers anzeigt.
-
Das Fehlerermittlungswerkzeug 220 empfängt das Fehlersignal von dem DRC-Werkzeug 218 und ermittelt, ob der Fehler ein Ergebnis eines Problems mit dem Strukturdichte-Gradienten ist. Das Fehlerermittlungswerkzeug 220 identifiziert den Fehlertyp, der in dem Fehlersignal kodiert ist, und gibt eine Fehlermeldung aus, basierend auf dem Fehlertyp. Wenn der Fehler ein Ergebnis von Problemen mit dem Strukturdichte-Gradienten ist, gibt das Fehlerermittlungswerkzeug 220 eine Meldung aus, dass ein überarbeiteter Hilfszellen-Entwurf benötigt wird. Wenn der Fehler nicht ein Ergebnis von Problemen mit dem Strukturdichte-Gradienten ist, gibt das Fehlerermittlungswerkzeug 220 eine Meldung aus, dass ein überarbeiteter Layout-Entwurf benötigt wird.
-
Wenn das DRC-Werkzeug 218 ermittelt, dass kein Fehler in dem Layout-Entwurf vorliegt, wird eine Meldung an das RC-Gewinnungswerkzeug 222 gesendet, das das RC-Gewinnungswerkzeug 222 veranlasst, eine RC-Gewinnung, basierend auf dem Schaltbild-Entwurf, auszuführen. In manchen Ausführungen umfasst das RC-Gewinnungswerkzeug 222 ein Modellwerkzeug für ein Programm zur Simulation elektronischer Schaltungen (Simulation Program with Integrated Circuit Emphasis, SPICE). In machen Ausführungen simuliert das RC-Gewinnungswerkzeug 222 eine Leistungsfähigkeit des Schaltbild-Entwurfs unter Verwendung von Informationen, wie etwa Merkmalgröße, Abständen zwischen Merkmalen und Materialien, um zu ermitteln, wie die Wechselwirkung zwischen verschiedenen Komponenten des Schaltbild-Entwurfs die Leistungsfähigkeit des Gesamtentwurfs beeinflusst. Das RC-Gewinnungswerkzeug 222 gibt ein Signal aus, das anzeigt, ob der Schaltbild-Entwurf Bedingungen erfüllt, die dem RC-Gewinnungswerkzeug 222 durch einen Schaltungsdesigner übergeben wurden. Wenn das RC-Gewinnungswerkzeug 222 ermittelt, dass der Schaltbild-Entwurf annehmbar ist, d. h. dass er die Bedingungen erfüllt, werden der Schaltbild-Entwurf und der Layout-Entwurf für die Herstellung vorbereitet, indem der Layout-Entwurf eingeprägt wird („tape out”). „Einprägen” („tape out”) ist das Verfahren, durch das die Maske oder Masken, die den Layout-Entwurf bilden, physisch erzeugt werden. Wenn das RC-Gewinnungswerkzeug 222 ermittelt, dass der Schaltbild-Entwurf nicht annehmbar ist, d. h. dass eine oder mehrere Bedingungen nicht erfüllt sind, gibt das RC-Gewinnungswerkzeug ein Signal aus, das anzeigt, dass ein überarbeiteter Schaltbild-Entwurf benötigt wird.
-
Das intelligente Hilfszellen-Einfügewerkzeug 224 ist konfiguriert, um Informationen von dem LVS-Werkzeug 212, dem Werkzeug zum Ermitteln des Array-Randes 214, dem Layout-Stil-Werkzeug 216 und dem Fehlerermittlungswerkzeug 220 zu empfangen. Das intelligente Hilfszellen-Einfügewerkzeug 224 ist konfiguriert, um den Layout-Entwurf zu überarbeiten, basierend auf den empfangenen Informationen. In manchen Ausführungen überarbeitet das intelligente Hilfszellen-Einfügewerkzeug 224 den Layout-Entwurf, um eine ausreichende Anzahl von Hilfszellen hinzuzufügen, die die aktiven Randzellen umgeben, so dass die Halbleitervorrichtung richtig arbeitet. In manchen Ausführungen, in denen der Layout-Entwurf Hilfszellen umfasst, fügt das intelligente Hilfszellen-Einfügewerkzeug 224 keine zusätzlichen Hilfszellen hinzu. In manchen Ausführungen wird eine Anzahl von Hilfszellen, die durch das intelligente Hilfszellen-Einfügewerkzeug 224 hinzugefügt werden, durch den Layout-Stil des Layout-Entwurfs ermittelt. In manchen Ausführungen fügt das intelligente Hilfszellen-Einfügewerkzeug 224 Hilfszellen hinzu, basierend auf Fehlern, die von dem DRC-Werkzeug 218 ermittelt wurden.
-
Die 3 ist ein Flussdiagramm eines Verfahrens 300 zur Herstellung einer Halbleitervorrichtung. Das Verfahren 300 beginnt mit Vorgang 302, in dem ein Schaltbild-Entwurf und ein Layout-Entwurf erzeugt werden. In manchen Ausführungen wird der Schaltbild-Entwurf mittels eines CAD-Programms erzeugt. In machen Ausführungen umfasst der Layout-Entwurf eine Maske, die verwendet wird, um die Merkmale des Schaltbild-Entwurfs auszubilden. In manchen Ausführungen umfasst der Layout-Entwurf mehr als eine Maske.
-
In Vorgang 304 führt das LVS-Werkzeug 212 eine LVS-Prüfung aus, die ermittelt, ob der Layout-Entwurf dem Schaltbild-Entwurf entspricht. Das LVS-Werkzeug 212 vergleicht, ob Elemente des Schaltbild-Entwurfs genau in den Layout-Entwurf aufgenommen sind. Das LVS-Werkzeug 212 vergleicht Abmessungen und Orte von Merkmalen des Schaltbild-Entwurfs mit Abmessungen und Orten von Merkmalen in dem Layout-Entwurf. Indem es den Schaltbild-Entwurf mit dem Layout-Entwurf vergleicht, kann das LVS-Werkzeug 212 ermitteln, ob der Layout-Entwurf alle Merkmale des Schaltbild-Entwurfs umfasst und ob die Merkmale genau in dem Layout-Entwurf umfasst sind.
-
Wenn das LVS-Werkzeug 212 ermittelt, dass der Layout-Entwurf nicht genau mit dem Schaltbild-Entwurf übereinstimmt, übermittelt das LVS-Werkzeug 212 ein Signal, das durch „Fehler” angezeigt wird, was den Layoutdesigner dazu auffordert, den Layout-Entwurf in Vorgang 305 zu überarbeiten. In Vorgang 305 überarbeitet der Entwurfsingenieur den Layout-Entwurf. Von Vorgang 305 kehrt das Verfahren 300 zu Vorgang 302 zurück und fährt von dort aus fort. In Vorgang 304 werden jedoch, wenn das LVS-Werkzeug 212 ermittelt, dass der Layout-Entwurf genau mit dem Schaltbild-Entwurf übereinstimmt, die Layout-Entwurfs- und Schaltbild-Entwurfs-Information übertragen, was durch „weiter” zu Vorgang 306 und 308 angezeigt wird.
-
In Vorgang 306 ermittelt das Layout-Stil-Werkzeug 216, ob Zellen entlang einem äußeren Rand der Halbleitervorrichtung in einem verteilten Layout-Stil angeordnet sind. Der Layout-Stil wird dadurch ermittelt, wie die Balken einer aktiven Zelle elektrisch verbunden sind, um eine Betriebsspannung zu empfangen. In manchen Ausführungen überprüft das Layout-Stil-Werkzeug 216 eine Verbindungsstruktur des Layout-Entwurfs, um zu ermitteln, wie Balken in der Zelle elektrisch mit einander verbunden sind. In manchen Ausführungen ermittelt das Layout-Stil-Werkzeug 216, ob die aktiven Zellen den verteilten Layout-Stil umfassen.
-
Ebenfalls in Vorgang 306 ermittelt das Werkzeug zu Ermitteln des Array-Randes 214, ob die Halbleitervorrichtung Hilfszellen entlang einem äußeren Rand der Halbleitervorrichtung umfasst. In manchen Ausführungen umfasst das Werkzeug zum Ermitteln des Array-Randes 214 ein CAD-Programm, um die Arten von Zellen entlang einem äußeren Rand des Layout-Entwurfs zu erkennen. Das CAD-Programm verwendet den Schaltbild-Entwurf, um zu ermitteln, welche Zellen verwendet werden, um die Aufgabe der Halbleitervorrichtung auszuführen. Zellen, die außerhalb des Bereichs von Zellen liegen, die verwendet werden, um die Aufgabe der Halbleitervorrichtung auszuführen, werden als Hilfszellen ermittelt.
-
Die Informationen, die in Vorgang 306 erzeugt werden, werden zu dem intelligenten Hilfszellen-Einfügevorgang 308 sowie zu dem DRC-Überprüfungsvorgang 310 übertragen. Die Vorgänge 308 und 310 verwenden beide die Informationen, die in Vorgang 306 erzeugt wurden, um ihre jeweiligen Funktionen auszuführen. In den abgebildeten Ausführungen werden die Informationen, die in Vorgang 306 erzeugt wurden, direkt sowohl zum intelligenten Hilfszellen-Einfügevorgang 308 als auch zum DRC-Überprüfvorgang 310 übertragen, wie es durch zwei entsprechende Pfeile von Vorgang 306 zu den Vorgängen 308 und 310 abgebildet ist. In manchen Ausführungen werden die Informationen, die in Vorgang 306 erzeugt wurden über den intelligenten Hilfszellen-Einfügevorgang 308, zu dem DRC-Überprüfvorgang 310 übertragen.
-
In Vorgang 308 überarbeitet das intelligente Hilfszellen-Einfügewerkzeug 224 den Layout-Entwurf, basierend auf dem Layout-Entwurf und dem Schaltbild-Entwurf, die von Vorgang 304 empfangen wurden, sowie auf den Ergebnissen des Vorgangs 306. Eine detaillierte Beschreibung des intelligenten Hilfszellen-Einfügevorgangs ist in der Beschreibung der 4 unten angegeben.
-
In Vorgang 310 ermittelt das DRC-Werkzeug 218, ob der Layout-Entwurf festgelegte Entwurfsregeln erfüllt, indem die DRC-Überprüfung ausgeführt wird. Das DRC-Werkzeug 218 überprüft jede Seite der Halbleitervorrichtung von einer aktiven Randzelle zu einem äußeren Rand der Halbleitervorrichtung. In machen Ausführungen liegt ein Abstand zwischen der aktiven Randzelle und dem äußeren Rand bei etwa 6 μm oder weniger. Indem ein verringerter Abstand von der aktiven Randzelle zu dem äußeren Rand untersucht wird, wird die Zeit, die verwendet wird, um die Entwurfsregel-Überprüfung auszuführen, verringert, verglichen mit dem Untersuchen einer ganzen Halbleitervorrichtung.
-
Während der Untersuchung ermittelt das DRC-Werkzeug 218, ob der Strukturdichte-Gradient unter einem Schwellenwert bei der aktiven Randzelle liegt. In machen Ausführungen liegt der Schwellenwert bei weniger als 10% Abweichung über der Oberfläche einer aktiven Randzelle.
-
In Vorgang 310 fährt, wenn das DRC-Werkzeug 218 ermittelt hat, dass der Layout-Entwurf eine Entwurfsregel nicht erfüllt, das Verfahren 300 mit Vorgang 312 fort, was durch „Fehler” angezeigt ist. In Vorgang 312 ermittelt das Fehlerermittlungswerkzeug 220, ob der Fehler ein Ergebnis davon ist, dass der Strukturdichte-Gradient den Schwellenwert überschreitet. Das Fehlerermittlungswerkzeug 220 empfängt das Fehlersignal von dem DRC-Werkzeug 218, das einen Fehler und den Grund für den Fehler anzeigt. Das Fehlerermittlungswerkzeug 220 analysiert das Signal von dem DRC-Werkzeug 218, um zu ermitteln, ob der Fehler durch den Strukturdichte-Gradienten hervorgerufen wurde. In Vorgang 312 wird der Layout-Entwurf, wenn der Fehler ein Ergebnis davon war, dass der Strukturdichte-Gradient den Schwellenwert überschreitet, an Vorgang 308 übertragen, was durch „Ja” angezeigt ist, und das Verfahren 300 fährt von dort aus fort. In Vorgang 312 wird jedoch, wenn der Fehler kein Ergebnis des Strukturdichte-Gradienten war, eine Meldung an Vorgang 305 übertragen, was durch „Nein” angezeigt wird, um den Layoutdesigner anzuweisen, den Layout-Entwurf zu überarbeiten. Das Verfahren fährt dann von dort aus fort, wie oben erklärt ist.
-
In Vorgang 310 fährt jedoch das Verfahren 300, wenn das DRC-Werkzeug 218 ermittelt hat, dass der Layout-Entwurf die Entwurfsregeln erfüllt, zu Vorgang 314 fort, was durch „weiter” angezeigt ist. In Vorgang 314 gewinnt das RC-Gewinnungswerkzeug 222 Informationen, die mit Komponentengröße, -form, -material und -abständen sowie anderen geeigneten Variablen verknüpft sind, die sich auf verschiedene Komponenten aus dem Layout-Entwurf beziehen. In manchen Ausführungen gewinnt das RC-Gewinnungswerkzeug 222 Daten mittel eines CAD-Programms. In manchen Ausführungen gewinnt das RC-Gewinnungswerkzeug 222 Daten basierend auf Farbinformationen, wie etwa Anzahl der Metallschichten, Anzahl der Masken oder andere geeignete Informationen. Diese Informationen werden verwendet, um eine Simulation in Vorgang 316 auszuführen.
-
In Vorgang 316 wird eine Simulation ausgeführt, basierend auf den Informationen, die durch das RC-Gewinnungswerkzeug 222 gewonnen wurden. In manchen Ausführungen wird die Simulation durch das RC-Gewinnungswerkzeug 222 ausgeführt. Während der Simulation werden Widerstands- und Kapazitätswerte mit annehmbaren Leistungsfähigkeitswerten verglichen. Wenn die Simulation ermittelt, dass die Widerstands- und Kapazitätswerte des Layout-Entwurfs und des Schaltbild-Entwurfs innerhalb annehmbarer Leistungsfähigkeitswerte liegen, d. h. dass Bedingungen, die durch den Schaltungsdesigner auferlegt wurden, erfüllt sind, fährt das Verfahren mit dem Einprägevorgang („tape out”) 318 fort, was durch „weiter” angezeigt ist. In manchen Ausführungen werden der Schaltbild-Entwurf und der Layout-Entwurf in dem Einprägevorgang 318 von dem Vorgang 316 übertragen und für die Vorfertigungs-Verarbeitung vorbereitet. In manchen Ausführungen werden der Schaltbild-Entwurf und der Layout-Entwurf für die Herstellung vorbereitet, indem der Layout-Entwurf eingeprägt wird. In Vorgang 316 wird jedoch, wenn die Ergebnisse der Simulation nicht innerhalb der annehmbaren Leistungsfähigkeitswerte liegen, d. h. dass eine oder mehrere der Bedingungen, die von dem Schaltungsdesigner auferlegt wurden, nicht erfüllt sind, eine Meldung an Vorgang 317 übertragen, was durch „Fehler” angezeigt ist, um den Schaltungsdesigner anzuweisen, den Schaltbild-Entwurf zu überarbeiten. In Vorgang 317 überarbeitet der Schaltungsdesigner den Schaltbild-Entwurf und das Verfahren 300 fährt mit Vorgang 302 fort und wird entsprechend fortgesetzt.
-
Die 4 ist ein Flussdiagramm eines Verfahrens 400 für intelligentes Hilfszellen-Einfügen in Vorgang 308 der 3. In Vorgang 402 werden ein Layout-Entwurf und ein Schaltbild-Entwurf empfangen. In manchen Ausführungen empfängt das intelligente Hilfszellen-Einfügewerkzeug 224 den Layout-Entwurf und den Schaltbild-Entwurf von dem LVS-Werkzeug 212.
-
In Vorgang 404 werden Informationen bezüglich der Ermittlung des Array-Randes und ein Layout-Stil des Array-Randes empfangen. In machen Ausführungen werden die Ergebnisse bezüglich der Ermittlung des Array-Randes von dem Werkzeug zum Ermitteln des Array-Randes 214 empfangen. In machen Ausführungen empfängt das intelligente Hilfszellen-Einfügewerkzeug 224 Ergebnisse bezogen auf den Layout-Stil des Array-Randes von dem Layout-Stil-Werkzeug 216.
-
In Vorgang 406 wird der Layout-Entwurf selektiv durch das intelligente Hilfszellen-Einfügewerkzeug 224 überarbeitet. Wenn die Halbleitervorrichtung keine Hilfszellen umfasst, werden zusätzliche Hilfszellen hinzugefügt, die den äußeren Rand der Halbleitervorrichtung umgeben. In machen Ausführungen umfassen die zusätzlichen Hilfszellen eine einzige Reihe von Hilfszellen, die die Halbleitervorrichtung umgibt. Wenn die Halbleitervorrichtung Hilfszellen umfasst, werden keine zusätzlichen Hilfszellen zu dem Layout-Entwurf hinzugefügt.
-
In machen Ausführungen wird, wenn die Halbleitervorrichtung Hilfszellen umfasst und der Array-Rand den verteilten Layout-Stil umfasst, die Breite einer Pufferzone um die Halbleitervorrichtung verkleinert. In machen Ausführungen beträgt die Gesamtbreite der Pufferzone einschließlich der Hilfszellen etwa 6 μm oder weniger.
-
In Vorgang 408 empfängt das intelligente Hilfszellen-Einfügewerkzeug 224 eine Rückmeldung von dem Fehlerermittlungswerkzeug 220.
-
In Vorgang 410 wird der Layout-Entwurf überarbeitet, basierend auf der Rückmeldung von dem Fehlerermittlungswerkzeug 220. Wenn das DRC-Werkzeug 218 einen Fehler ermittelt, basierend auf Problemen mit dem Strukturdichte-Gradienten, stellt das Fehlerermittlungswerkzeug 220 Befehle bereit, um Hilfszellen zu dem Layout-Entwurf hinzuzufügen. In machen Ausführungen wird der Vorgang 410 nicht ausgeführt, wenn das DRC-Werkzeug 218 keinen Fehler ermittelt.
-
In Vorgang 412 wird der überarbeitete Layout-Entwurf an das DRC-Werkzeug 218 übertragen.
-
Durch die Verwendung des oben beschriebenen Systems und Verfahrens wird eine Größe der Halbleitervorrichtung verkleinert, verglichen mit anderen Techniken. Die verkleinerte Größe der Halbleitervorrichtung verringert verschwendeten Raum auf einem Chip und erleichtert die Herstellung von kleineren Vorrichtungen. Halbleitervorrichtungen, die beispielsweise mittels anderer Techniken hergestellt wurden, weisen eine Pufferzonen-Breite von ungefähr 20 μm auf. Dem gegenüber umfasst die vorliegende Offenbarung Halbleitervorrichtungen, die eine Pufferzonen-Breie von etwa 6 μm oder weniger aufweisen. Die kleinere Pufferzone verringert die Größe des Chips und hilft dabei, die Gesamtgröße der Halbleitervorrichtung zu verringern. Die kleinere Pufferzone hilft auch dabei, die Rechenzeit während der Analyse der Halbleitervorrichtung zu verringern, weil ein kleinerer Abstand von dem DRC-Werkzeug 218 untersucht wird.
-
Darüber hinaus verringert die Verwendung von zusätzlichen Informationen während dem Einfügen von Hilfszellen die Anzahl von Wiederholungen des Verfahrens 300 im Vergleich zu Verfahren, die die Informationen von dem LVS-Werkzeug 212 und dem DRC-Werkzeug 218 in den Hilfszellen-Einfügevorgang nicht kombinieren. Bei Verfahren, die die Rückmeldungs-Informationen von dem Fehlerermittlungswerkzeug 220 nicht umfassen, wird eine Methode des systematischen Probierens („trial and error”) verwendet, um zu ermitteln, ob zusätzliche Hilfszellen notwendig sind, um eine Halbleitervorrichtung herzustellen, die wie entworfen arbeitet. Das Verfahren des systematischen Probierens erhöht die Zeit, die benötigt wird, um die Halbleitervorrichtung zu entwerfen. In manchen Fällen führt das Verfahren des systematischen Probierens dazu, dass die Halbleitervorrichtung eine größere Größe aufweist, als nötig ist, damit sie richtig arbeitet.
-
Zusätzlich verringert die Verwendung der Ermittlung des Ortes von aktiven Randzellen durch das Werkzeug zum Ermitteln des Array-Randes 214 und der Layout-Stil-Information durch das Layout-Stil-Werkzeug 216 in Übereinstimmung mit verschiedenen Ausführungen der Offenbarung ein das Ausmaß der Pufferzone, die von dem DRC-Werkzeug 218 untersucht wird. Darüber hinaus verringern die Informationen über den Ort der aktiven Randzellen und den Layout-Stil das Risiko, zusätzliche Hilfszellen in Situationen hinzuzufügen, in denen der Schaltungsdesigner oder der Layoutdesigner schon Hilfszellen in dem Entwurf hinzugefügt haben. Durch die Verwendung der Informationen über den Ort der aktiven Randzellen und den Layout-Stil wird die Gesamtgröße der Halbleitervorrichtung minimiert.
-
Ein Aspekt dieser Offenbarung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung. Das Verfahren umfasst das Vergleichen eines Schaltbild-Entwurfs der Halbleitervorrichtung mit einem Layout-Entwurf der Halbleitervorrichtung. Das Verfahren umfasst weiter das Erzeugen von Layout-Stil-Information, basierend auf dem Layout-Entwurf, und dem Erzeugen von Array-Rand-Information, basierend auf dem Layout-Entwurf und dem Schaltbild-Entwurf. Das Verfahren umfasst weiter das selektive Überarbeiten des Layout-Entwurfs unter Verwendung einer intelligenten Hilfszellen-Einfügung unter Verwendung der Layout-Stil-Information und der Array-Rand-Information. Das Verfahren umfasst weiter das Ausführen einer Überprüfung einer Entwurfsregel für den überarbeiteten Layout-Entwurf unter Verwendung der Layout-Stil-Information und der Array-Rand-Information.
-
Ein anderer Aspekt dieser Offenbarung betrifft ein System zur Herstellung einer Halbleitervorrichtung. Das System umfasst ein Schaltungskontroll-(LVS)-Werkzeug, das konfiguriert ist, um einen Schaltbild-Entwurf der Halbleitervorrichtung mit einem Layout-Entwurf der Halbleitervorrichtung zu vergleichen. Das System umfasst weiter ein Layout-Stil-Werkzeug, das konfiguriert ist, um basierend auf dem Layout-Entwurf Layout-Stil-Information zu erzeugen. Das System umfasst weiter ein Werkzeug zum Ermitteln des Array-Randes, das konfiguriert ist, um basierend auf dem Layout-Entwurf und dem Schaltbild-Entwurf Array-Rand-Information zu erzeugen. Das System umfasst weiter ein intelligentes Hilfszellen-Einfügewerkzeug, das konfiguriert ist, um den Layout-Entwurf mittels der Layout-Stil-Information und der Array-Rand-Information selektiv zu überarbeiten. Das System umfasst weiter ein Entwurfsregelkontroll-(DRC)-Werkzeug, das konfiguriert ist, um eine Überprüfung einer Entwurfsregel für den überarbeiteten Layout-Entwurf unter Verwendung der Layout-Stil-Information und der Array-Rand-Information auszuführen.
-
Ein anderer Aspekt dieser Offenbarung betrifft eine Halbleitervorrichtung, die eine aktive Randzelle angrenzend an einen Rand der Halbleitervorrichtung umfasst, wobei die aktive Randzelle eine Mehrzahl von Balken umfasst. Die Halbleitervorrichtung umfasst weiter eine aktive innere Zelle angrenzend an die aktive Randzelle im Bereich eines zentralen Abschnitts der Halbleitervorrichtung, wobei die aktive innere Zelle eine Mehrzahl von Balken umfasst und mindestens einer der Balken der aktiven Randzelle elektrisch mit mindestens einem der Balken der aktiven inneren Zelle verbunden ist. Die Halbleitervorrichtung umfasst weiter eine Pufferzone, die eine Breite von weniger als etwa 6 μm aufweist.
-
Es wird von einem Fachmann leicht eingesehen werden, dass die offenbarten Ausführungen eine oder mehrere der Vorteile erfüllen, die oben angegeben wurden. Nach dem Lesen der vorangegangen Beschreibung wird ein Fachmann verschiedene Änderungen, Ersetzungen von Äquivalenten und verschiedene andere Ausführungen, wie sie hier im weiteren Sinne offenbart sind, herstellen können. Es soll daher der Schutz, der hier gewährt wird, nur durch die Definition eingeschränkt sein, die in den beigefügten Ansprüchen und ihren Aquivalenten enthalten ist.
