DE102016213044B4 - Durchkontaktierungsstruktur zur Verringerung des Übersprechens zwischen differenziellen Signalpaaren, integrierte Schaltungsschicht, integriertes Schaltungssystem und Verfahren zu deren Herstellung - Google Patents

Durchkontaktierungsstruktur zur Verringerung des Übersprechens zwischen differenziellen Signalpaaren, integrierte Schaltungsschicht, integriertes Schaltungssystem und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102016213044B4
DE102016213044B4 DE102016213044.7A DE102016213044A DE102016213044B4 DE 102016213044 B4 DE102016213044 B4 DE 102016213044B4 DE 102016213044 A DE102016213044 A DE 102016213044A DE 102016213044 B4 DE102016213044 B4 DE 102016213044B4
Authority
DE
Germany
Prior art keywords
distance
ball
guide element
integrated circuit
contained
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016213044.7A
Other languages
English (en)
Other versions
DE102016213044A1 (de
Inventor
Seunghyun Hwang
Vishnu Balan
Sunil Rao SUDHAKARAN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nvidia Corp
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of DE102016213044A1 publication Critical patent/DE102016213044A1/de
Application granted granted Critical
Publication of DE102016213044B4 publication Critical patent/DE102016213044B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Integrierte Schaltungsschicht (500), umfassend eine Mehrzahl von Durchkontaktierungen (132, 300, 350):ein erstes Leitelement (P1), das in einer ersten Durchkontaktierung enthalten ist;ein zweites Leitelement (P2), das in einer zweiten Durchkontaktierung enthalten ist, wobei die erste Durchkontaktierung in einem ersten Abstand von der zweiten Durchkontaktierung angeordnet ist;ein drittes Leitelement (N1), das in einer dritten Durchkontaktierung enthalten ist, wobei die dritte Durchkontaktierung in einem zweiten Abstand von der zweiten Durchkontaktierung angeordnet ist und der erste Abstand und der zweite Abstand im Wesentlichen gleich sind; undein viertes Leitelement (N2), das in einer vierten Durchkontaktierung enthalten ist, wobei die vierte Durchkontaktierung in einem dritten Abstand von der ersten Durchkontaktierung und in einem vierten Abstand von der dritten Durchkontaktierung angeordnet ist und wobei der dritte Abstand und der vierte Abstand im Wesentlichen gleich sind; undeine Umverteilungsschicht (134),wobei das erste Leitelement (P1) und das dritte Leitelement (N1) ein erstes differenzielles Signalpaar umfassen und das zweite Leitelement (P2) und das vierte Leitelement (N2) ein zweites differenzielles Signalpaar umfassen,wobei das erste Leitelement (P1) mit einer ersten Kugel (S), das zweite Leitelement (P2) mit einer zweiten Kugel (S), das dritte Leitelement (N1) mit einer dritten Kugel (S) und das vierte Leitelement (N2) mit einer vierten Kugel (S) elektrisch verbunden ist, wobei die erste, zweite, dritte und vierte Kugel (S) in einer Kugelgitteranordnung enthalten sind,wobei sich eine Richtung vom ersten Leitelement (P1) zum dritten Leitelement (N1) von einer Richtung von der ersten Kugel (S) zur dritten Kugel (S) unterscheidet,wobei sich eine Richtung vom zweiten Leitelement (P2) zum vierten Leitelement (N2) von einer Richtung von der zweiten Kugel (S) zur vierten Kugel (S) unterscheidet,wobei die Umverteilungsschicht (134) verschiedene Umverteilungswege bereitstellt, die jede der Kugeln (S) mit einem anderen Leitelement in einer Durchkontaktierung verbindet.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Gebiet der Erfindung
  • Die Ausführungsformen der vorliegenden Erfindung betreffen im Allgemeinen integrierte Schaltungen und im Besonderen Durchkontaktierungsstrukturen zur Verringerung des Übersprechens zwischen differenziellen Signalpaaren.
  • Beschreibung des verwandten Stands der Technik
  • Ein herkömmlicher Datenverbinder, wie z. B. ein PCIe-Stecker (Peripheral Component Interconnect Express), verbindet verschiedene Abschnitte von Rechenvorrichtungen miteinander, sodass diese Abschnitte untereinander kommunizieren können. Beispielsweise könnte eine zentrale Verarbeitungseinheit (CPU) in einer Rechenvorrichtung mit einer Grafikverarbeitungseinheit (GPU) in der Rechenvorrichtung über einen PCIe-Stecker verbunden sein. Bei herkömmlichen Datenverbindern kommen typischerweise differenzielle Signalverfahren zum Einsatz, wobei komplementäre Signale über Drahtpaare übertragen werden.
  • Eine Schwierigkeit bei der Umsetzung einer differenziellen Signalisierung besteht insbesondere bei komplexeren Datenverbindern darin, dass die verschiedenen Drahtpaare in dem Verbinder untereinander Übersprechen erzeugen können. Übersprechen ist bei Datenverbindern unerwünscht, da ein übermäßiges Übersprechen die differenziellen Signale beeinträchtigen und die Leistung verringern kann. Insbesondere kann Übersprechen das Signalrauschen erhöhen, was wiederum die Datenraten einschränkt. Ein Verfahren zur Verringerung des Übersprechens beinhaltet eine ausreichende Beabstandung von differenziellen Signalpaaren, um sicherzustellen, dass das durch Übersprechen erzeugte Rauschen auf ein annehmbares Maß verringert wird. Bei Datenverbindern mit hohem Durchsatz würde der Platz, der nötig wäre, um ein annehmbares Rauschmaß zu gewährleisten, jedoch eine Datenverbindergröße ergeben, die zu groß und schwer oder gar nicht herstellbar wäre.
  • Durchkontaktierungsstrukturen sind beispielsweise auf den Druckschriften US 2011 / 0 007 487 A1 , US 8 294 259 B2 und US 2012 / 0 187 564 A1 bekannt.
  • Wie aus dem Vorstehenden ersichtlich ist, wird im Stand der Technik eine effektivere Möglichkeit zur Verringerung des Übersprechens bei differenziellen Signalpaaren benötigt.
  • Diese Aufgabe wurde mit dem Gegenstand des Hauptanspruchs und der Nebenansprüche gelöst. Vorteilhafte Ausgestaltungen sind in den Unteransprüchen angegeben.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Eine Ausführungsform der vorliegenden Erfindung stellt eine integrierte Schaltungsschicht bereit, umfassend ein erstes Leitelement, das in einer ersten Durchkontaktierung enthalten ist, ein zweites Leitelement, das in einer zweiten Durchkontaktierung enthalten ist, wobei die erste Durchkontaktierung in einem ersten Abstand von der zweiten Durchkontaktierung angeordnet ist, ein drittes Leitelement, das in einer dritten Durchkontaktierung enthalten ist, wobei die dritte Durchkontaktierung in einem zweiten Abstand von der zweiten Durchkontaktierung angeordnet ist und der erste Abstand und der zweite Abstand im Wesentlichen gleich sind, und ein viertes Leitelement, das in einer vierten Durchkontaktierung enthalten ist, wobei die vierte Durchkontaktierung in einem dritten Abstand von der ersten Durchkontaktierung und in einem vierten Abstand von der dritten Durchkontaktierung angeordnet ist und wobei der dritte Abstand und der vierte Abstand im Wesentlichen gleich sind.
  • Wenigstens ein Vorteil des hier beschriebenen Verfahrens besteht darin, dass die Leitelemente in dem Gehäuse zueinander dicht gepackt sind, ohne ein übermäßiges Übersprechen zu erzeugen. Somit kann das Gehäuse eine große Anzahl differenzieller Signalpaare unterstützen, sodass Hochdurchsatzdatenkommunikation möglich ist.
  • Figurenliste
  • Damit die Art und Weise, in der die oben angeführten Merkmale der vorliegenden Erfindung im Detail ersichtlich werden, wird eine detailliertere Beschreibung der oben kurz zusammengefassten Erfindung unter Verweis auf Ausführungsformen bereitgestellt, von denen einige in den beigefügten Zeichnungen veranschaulicht sind. Es ist jedoch zu beachten, dass die beigefügten Zeichnungen lediglich typische Ausführungsformen dieser Erfindung veranschaulichen und daher nicht als deren Umfang begrenzend zu betrachten sind, da die Erfindung andere, gleichermaßen wirksame Ausführungsformen zulassen kann.
    • 1 ist ein Blockdiagramm, das ein integriertes Schaltungssystem (Integrated Circuit System, IC-System) gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 2 ist eine Konzeptdarstellung, in der eine beispielhafte Durchkontaktierungsstruktur mit Gehäuselöchern (Package Through-Holes, PTH) zu sehen ist, die in dem IC-System aus 1 ausgeführt sein kann;
    • Die 3A-3B sind Konzeptdarstellungen, in denen beispielhafte PTH-Durchkontaktierungsstrukturen zur Verringerung des Übersprechens in dem IC-System aus 1 gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht sind;
    • Die 4A-4B sind Konzeptdarstellungen, in denen die in 3A dargestellten PTH-Durchkontaktierungsstrukturen parkettiert in einer zweidimensionalen Ebene gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht sind;
    • Die 5A-5B sind Konzeptdarstellungen, in denen die in den 3A bzw. 3B dargestellten PTH-Durchkontaktierungsstrukturen bei Umsetzung mit einer herkömmlichen Kugelgitteranordnung gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht sind; und
    • 6 ist ein Ablaufdiagramm von Verfahrensschritten zur Herstellung eines Gehäuses in einem IC-System gemäß einer Ausführungsform der vorliegenden Erfindung.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden Beschreibung sind zahlreiche konkrete Details aufgeführt, um ein umfassenderes Verständnis der vorliegenden Erfindung zu ermöglichen. Für den Fachmann liegt jedoch auf der Hand, dass bei Ausführung der vorliegenden Erfindung eins oder mehrere dieser konkreten Details ausgelassen werden können.
  • 1 ist ein Blockdiagramm, das ein integriertes Schaltungssystem (IC-System) gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht. Wie dargestellt, umfasst das IC-System 100 u. a. eine IC 110, eine Kontakthügelschicht 120, ein Gehäuse 130 und eine Kugelgitteranordnung (Ball Grid Array, BGA) 140. Die Kontakthügelschicht 120 umfasst eine Mehrzahl von Lötkontakthügeln 122. Das Gehäuse 130 umfasst eine Mehrzahl von PTH-Durchkontaktierungen 132 und in bestimmten Ausführungsformen eine Umverteilungsschicht 134. Die BGA 140 umfasst eine Mehrzahl von Kugeln 142.
  • Die IC 110 kann mit dem Gehäuse 130 über die Lötkontakthügel 122 elektrisch verbunden sein. Jede PTH-Durchkontaktierung 132 umfasst elektrische Leitelemente, die dafür ausgelegt sind, Signale an und von der IC 110 über die Lötkontakthügel 122 zu übertragen. Die Leitelemente in dem Gehäuse 130 können ferner mit den Kugeln 142 in der BGA 140 elektrisch verbunden sein. Die BGA 140 kann mit anderen Schaltungselementen, Computerchips, peripheren Vorrichtungen und anderen Arten von Komponenten (nicht dargestellt) elektrisch verbunden sein. Bei dieser Ausführung kann die IC 110 Signale an die anderen Komponenten, die mit der BGA 140 über Leitelemente in dem Gehäuse 130 und der BGA 140 verbunden sind, senden und Signale davon empfangen.
  • Jedes Leitelement in einer jeweiligen PTH-Durchkontaktierung 132 kann einem komplementären Leitelement in einer entsprechenden PTH-Durchkontaktierung 132 zugeordnet sein. Zwei derartige Leitelemente können ein differenzielles Signalpaar bilden. Das Gehäuse 130 kann beliebige viele verschiedene Paare von PTH-Durchkontaktierungen 132 und entsprechende Paare von Leitelementen umfassen. Auf diese Weise kann durch das Gehäuse 130 ein Abschnitt eines Datenverbinders ausgebildet sein. Der in dem Gehäuse 130 ausgebildete Datenverbinder kann gemäß einem beliebigen technisch realisierbaren Kommunikationsprotokoll ausgelegt sein, einschließlich z. B. eines PCIe-Protokolls und anderer. So kann das Gehäuse 130 in einigen Ausführungsformen einen Teil eines PCIe-Steckers umfassen.
  • Die verschiedenen Paare von in dem Gehäuse 130 befindlichen PTH-Durchkontaktierungen 132 können gemäß einer ganzen Reihe von verschiedenen Positionierungsstrukturen angeordnet sein. Durch bestimmte Strukturen kann ein Übersprechen zwischen einem differenziellen Signalpaar und anderen differenziellen Signalpaaren verringert werden. Die 2-3B veranschaulichen beispielhafte Positionierungsstrukturen, die zum Herstellen der PTH-Durchkontaktierungen 132 in dem Gehäuse 130 umgesetzt werden können.
  • In einer Ausführungsform können die Kugeln 142 in der BGA 140 gemäß den obengenannten und unten im Zusammenhang mit den 2-3B beschriebenen Positionierungsstrukturen angeordnet sein. Bei dieser Ausführung kann eine jede der Kugeln 142 im Wesentlichen an einer anderen PTH-Durchkontaktierung und einem entsprechenden Leitelement in dem Gehäuse 130 ausgerichtet sein. Ein Vorteil dieses Ansatzes lässt sich in Herstellungsumgebungen erzielen, in denen sich die Positionierung der PTH-Durchkontaktierungen 132 nach der Positionierung der Kugeln 142 in der BGA 140 richtet. In derartigen Umgebungen ist durch die Anordnung der Kugeln 142 gemäß einer der offenbarten Positionierungsstrukturen die Herstellung der PTH-Durchkontaktierungen 132 natürlich auf die gleiche Positionierungsstruktur beschränkt. Somit kann durch Ausführen einer der offenbarten Positionierungsstrukturen in der BGA 140 ein Übersprechen verringert werden.
  • In einer anderen Ausführungsform können die Kugeln 142 in der BGA 140 gemäß einer herkömmlichen gitterartigen Positionierungsstruktur angeordnet sein und können im Wesentlichen nicht an den Leitelementen in dem Gehäuse 130 ausgerichtet sein. Die PTH-Durchkontaktierungen 132 können dennoch gemäß den hier erörterten Positionierungsstrukturen angeordnet sein. Insbesondere kann das Gehäuse 130 die in 1 dargestellte Umverteilungsschicht 134 umfassen, die Leiterbahnen umfasst, die dafür ausgelegt sind, jede Kugel 142 der BGA 140 mit jedem Leitelement in dem Gehäuse 140 zu verbinden. Auf diese Weise fungiert die Umverteilungsschicht 134 als leitfähige Grenzfläche zwischen den PTH-Durchkontaktierungen 132 und den Kugeln 142 in Situationen, in denen diese Elemente gemäß verschiedenen Positionierungsstrukturen angeordnet sind. Die Umverteilungsschicht 134 kann in dem Gehäuse 130 auf die dargestellte Weise enthalten sein oder kann eine gesonderte Schicht eines integrierten Schaltungssystems 100 bilden. Ein Vorteil des hier beschriebenen Ansatzes besteht darin, dass die PTH-Durchkontaktierungen 132 gemäß Strukturen positioniert werden können, die ein Übersprechen verringern, ohne dass die Kugeln 142 der BGA 140 ähnlich positioniert sein müssen. Die 5A-5B zeigen beispielhafte Verfahren zur Umverteilung von Signalwegen von den Kugeln 142, die gemäß einer herkömmlichen Positionierungsstruktur angeordnet sind, zu Leitelementen in den PTH-Durchkontaktierungen 132, die gemäß den im Zusammenhang mit den 3A-3B erörterten Positionierungsstrukturen angeordnet sind.
  • 2 ist eine Konzeptdarstellung, in der eine beispielhafte PTH-Durchkontaktierungsstruktur zu sehen ist, die in dem IC-System aus 1 ausgeführt sein kann. Wie dargestellt, umfasst die PTH-Durchkontaktierungsstruktur 200 einen Satz aus vier PTH-Durchkontaktierungen 210, 220, 230 und 240, die derart ausgelegt sind, dass sie Leitelemente umfassen. Die PTH-Durchkontaktierung 210 umfasst ein als P1 gekennzeichnetes Leitelement P1, die PTH-Durchkontaktierung 220 umfasst ein als P2 gekennzeichnetes Leitelement, die PTH-Durchkontaktierung 230 umfasst ein als N1 gekennzeichnetes Leitelement und die PTH-Durchkontaktierung 240 umfasst ein als N2 gekennzeichnetes Leitelement. P1 und N1 bilden ein differenzielles Signalpaar, während P2 und N2 ein weiteres differenzielles Signalpaar bilden.
  • Zwischen P1 und N1 sowie P2 und N2 kann ein Übersprechen erzeugt werden. Der Grad des erzeugten Übersprechens kann sich aus verschiedenen Abständen zwischen P1, N1, P2 und N2 ergeben. Wie dargestellt, sind P1 und P2 in einem Abstand P1P2 beabstandet. N1 und N2 sind in einem Abstand N1N2 beabstandet. Die Abstände P1N1 und N1N2 sind in etwa gleich. N1 und P2 sind in einem Abstand N1P2 beabstandet. P1 und N2 sind in einem Abstand P1N2 beabstandet. Die Abstände N1P2 und P1N2 sind in etwa gleich. Ferner sind die Abstände P1P2 und N1N2 aufgrund der Positionierung der PTH-Durchkontaktierungen 210, 220, 230 und 240 nicht zu den Abständen N1P2 und P1N2 gleich. Auf Grundlage dieser Abstände ist der Grad des erzeugten differenziellen Übersprechens zwischen P1 und N1 sowie P2 und N2 durch Gleichung 1 angegeben: D i f f e r e n z i e l l e s   U ¨ b e r s p r e c h e n = 1 2 [ ( S P1P2 + S N1N2 ) − ( S P1N2 + S P2N1 ) ]
    Figure DE102016213044B4_0001
  • In Gleichung 1 gibt SP1P2 einen Störgrad wieder, der vom Abstand P1P2 abhängig ist, gibt SN1N2 einen Störgrad wieder, der vom Abstand N1N2 abhängig ist, gibt SP1N2 einen Störgrad wieder, der vom Abstand P1N2 abhängig ist, und gibt SP2N1 einen Störgrad wieder, der vom Abstand P2N1 abhängig ist. Somit sind SP1P2 und SN1N2 gleich und sind SP1N2 und SP2N1 ebenfalls gleich. Da jedoch P1P2 und N1N2 nicht gleich den Abständen P1N2 und P2N1 sind, ist (SP1P2 + SN1N2) nicht gleich (SP1N2 + SP2N1), sodass das differenzielle Übersprechen, das mit der Struktur 200 assoziiert ist, einen Wert ungleich null aufweist.
  • Folglich kann durch Anordnen der PTH-Durchkontaktierungen 132 in dem Gehäuse 130 gemäß der Struktur 200 die Datenrate, mit der Daten über das Gehäuse 130 übertragen werden können, eingeschränkt sein. Die 3A-3B zeigen jedoch alternative Strukturen zum Anordnen der PTH-Durchkontaktierungen 132, durch welche ein Übersprechen verringert und damit eine höhere Datenrate ermöglicht werden kann.
  • Die 3A-3B sind Konzeptdarstellungen, in denen beispielhafte Substratdurchkontaktierungsstrukturen zur Verringerung des Übersprechens in dem IC-System aus 1 gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht sind.
  • Wie in 3A dargestellt, umfasst die PTH-Durchkontaktierungsstruktur 300 einen Satz aus vier PTH-Durchkontaktierungen 310, 320, 330 und 340, die derart ausgelegt sind, dass sie die Leitelemente P1, P2, N1 bzw. N2 umfassen. Wie bei 2 bilden P1 und N1 ein differenzielles Signalpaar, während P2 und N2 ein weiteres differenzielles Signalpaar bilden.
  • Anders als bei der PTH-Durchkontaktierungsstruktur 300 sind die PTH-Durchkontaktierungen 310, 320, 330 und 340 derart angeordnet, dass die Abstände P1P2 und P2N1 gleich sind und die Abstände P1N2 und N1N2 gleich sind. Somit sind in Bezug auf Gleichung 1 SP1P2 und SP2N1 im Wesentlichen gleich und sind SP1N2 und SN1N2 ebenfalls im Wesentlichen gleich. (SP1P2 + SN1N2) ist somit im Wesentlichen gleich (SP1N2 + SP2N1), sodass sich diese Terme in Gleichung 1 im Wesentlichen gegenseitig aufheben. Demnach kann, wenn die PTH-Durchkontaktierungen 132 gemäß der PTH-Durchkontaktierungsstruktur 300 angeordnet sind, ein Übersprechen zwischen Sätzen aus differenziellen Signalpaaren verringert werden, sodass eine höhere Datenrate erzielt werden kann. 3B veranschaulicht eine alternative PTH-Durchkontaktierungsstruktur zur Verringerung eines Übersprechens.
  • Wie in 3B dargestellt, umfasst die PTH-Durchkontaktierungsstruktur 350 einen Satz aus vier PTH-Durchkontaktierungen 360, 370, 380 und 390, die derart ausgelegt sind, dass sie die Leitelemente P1, P2, N1 bzw. N2 umfassen. Wie bei 2 bilden P1 und N1 ein differenzielles Signalpaar, während P2 und N2 ein weiteres differenzielles Signalpaar bilden.
  • Anders als bei der PTH-Durchkontaktierungsstruktur 300 sind die PTH-Durchkontaktierungen 360, 370, 380 und 390 derart angeordnet, dass die Abstände P1P2 und P1N2 gleich sind und die Abstände N1N2 und P2N1 gleich sind. Somit sind in Bezug auf Gleichung 1 SP1P2 und SP1N2 im Wesentlichen gleich und sind SN1N2 und SP2N1 ebenfalls im Wesentlichen gleich. (SP1P2 + SN1N2) ist somit im Wesentlichen gleich (SP1N2 + SP2N1), sodass sich diese Terme in Gleichung 1 im Wesentlichen gegenseitig aufheben. Demnach kann, wenn die PTH-Durchkontaktierungen 132 gemäß der PTH-Durchkontaktierungsstruktur 350 angeordnet sind, ein Übersprechen zwischen Sätzen aus differenziellen Signalpaaren verringert werden, sodass eine höhere Datenrate erzielt werden kann.
  • Allgemein können in Bezug auf die 3A-3B die verschiedenen Durchkontaktierungsstrukturen 300 und 350 in einer 2D-Ebene parkettiert werden, sodass es möglich ist, eine beliebige Anzahl von differenziellen Signalpaaren nebeneinander zu positionieren, ohne ein unannehmbares Übersprechen zu erzeugen. Derartige Parkettierungen können zur Konstruktion des Gehäuses 130 mit dicht gepackten Signalpaaren ausgeführt werden. Die 4A-4B zeigen beispielhafte Parkettierungen der Durchkontaktierungsstruktur 300.
  • Die 4A-4B sind Konzeptdarstellungen, in denen die in 3A dargestellte Substratdurchkontaktierungstruktur parkettiert in einer zweidimensionalen Ebene gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht sind.
  • Wie in 4A dargestellt, umfasst eine Parkettierung 400 eine Instanz der Durchkontaktierungsstruktur 300 sowie eine Mehrzahl von Massedurchkontaktierungen, die mit G gekennzeichnet sind. Die Parkettierung 400 kann viele solcher Instanzen der Durchkontaktierungsstruktur 300 neben jener umfassen, die P1, P2, N1 und N2 umfasst. Beispielsweise bilden die Leitelemente P2, P3, N2 und N3 eine weitere Instanz der Durchkontaktierungsstruktur 300. Weiterhin bilden die Leitelemente P3, P4, N3 und N4 noch eine weitere Instanz der Durchkontaktierungsstruktur 300. Bei diesem Ansatz kann eine Mehrzahl von Durchkontaktierungen gemäß der allgemeinen Positionierung von Durchkontaktierungen in der Durchkontaktierungsstruktur 300 angeordnet sein, wodurch ein Übersprechen zwischen differenziellen Signalpaaren in dieser Mehrheit verringert wird.
  • Wie in 4B dargestellt, umfasst eine Parkettierung 450 eine Instanz der Durchkontaktierungsstruktur 300, die mit P1, P2, N1 und N2 gekennzeichnete Leitelemente umfasst. Massedurchkontaktierungen wurden der Klarheit halber ausgelassen. Die Parkettierung 450 kann viele solcher Instanzen der Durchkontaktierungsstruktur 300 neben jener umfassen, die P1, P2, N1 und N2 umfasst. Beispielsweise bilden die Leitelemente P2, P3, N2 und N3 eine weitere Instanz der Durchkontaktierungsstruktur 300. Weiterhin bilden die Leitelemente P2, P5, N2 und N5 noch eine weitere Instanz der Durchkontaktierungsstruktur 300. Bei der dargestellten Anordnung ist der Abstand P1P2 im Wesentlichen gleich dem Abstand N1P2, wie auch im Zusammenhang mit 3A beschrieben. Darüber hinaus sind auch die Abstände P2P5 und N2P5 im Wesentlichen gleich. Weiterhin können die Abstände P1P2, N1 P2, P2P5 und N2P5 im Wesentlichen gleich zueinander sein. Bei diesem Ansatz kann eine Mehrzahl von Durchkontaktierungen gemäß der allgemeinen Positionierung von Durchkontaktierungen in der Durchkontaktierungsstruktur 300 angeordnet sein, wodurch ein Übersprechen zwischen differenziellen Signalpaaren in dieser Mehrheit verringert wird.
  • Allgemein können in Bezug auf die 4A-4B die verschiedenen dargestellten Parkettierungen mit der Durchkontaktierungsstruktur 300 auf die beschriebene Weise oder mit der Durchkontaktierungsstruktur 350 ausgeführt werden. Diese Parkettierungen können ausgeführt werden, um das Gehäuse 130 herzustellen, und können ferner zum Anordnen der Kugeln 142 in der BGA 140 verwendet werden. So können die Kugeln 142 und die PTH-Durchkontaktierungen 132 gemäß ähnlichen Strukturen angeordnet sein. Um jedoch eine Kompatibilität mit herkömmlichen BGA 140 aufrechtzuerhalten, kann das Gehäuse 130 Umverteilungsverfahren unterzogen werden. Auf diese Weise können mit den Kugeln 142 verbundene Leitelemente, die gemäß herkömmlichen Positionierungen angeordneten sind, umverteilt werden, sodass sie Positionen belegen, die der Struktur 300 oder 350 und der Parkettierung 400 oder 450 entsprechen. Die 5A-5B zeigen beispielhafte Umverteilungen der PTH-Durchkontaktierungen 132.
  • Die 5A-5B sind Konzeptdarstellungen, in denen die in den 3A bzw. 3B dargestellten Durchkontaktierungsstrukturen bei Umsetzung mit einer herkömmlichen Kugelgitteranordnung veranschaulicht sind.
  • Wie in 5A dargestellt, umfasst die BGA 140 eine Mehrzahl von mit G gekennzeichneten Massekugeln und von mit S gekennzeichneten Signalkugeln. Die Massekugeln G und Signalkugeln S sind gemäß einer herkömmlichen gitterartigen Struktur verteilt. Die Leitelemente P1, P2, N1 und N sind gemäß der in 3A dargestellten PTH-Durchkontaktierungsstruktur 300 verteilt. Um die Signalkugeln S mit den PTH-Durchkontaktierungen P1, P2, N1 und N2 elektrisch zu verbinden, ist die in 1 dargestellte Umverteilungsschicht 134 derart ausgelegt, dass sie verschiedene Umverteilungswege bereitstellt, die jede Signalkugel S mit einem anderen Leitelement in einer PTH-Durchkontaktierung 132 verbinden. Die Ausbildung der Umverteilungsschicht 134 kann mittels eines beliebigen technisch machbaren Herstellungsansatzes erfolgen.
  • Wie in 5B dargestellt, umfasst die BGA 140 eine Mehrzahl von mit G gekennzeichneten Massekugeln und von mit S gekennzeichneten Signalkugeln. Die Massekugeln G und Signalkugeln S sind gemäß einer herkömmlichen gitterartigen Struktur verteilt. Die Leitelemente P1, P2, N1 und N sind gemäß der in 3B dargestellten PTH-Durchkontaktierungsstruktur 350 verteilt. Um die Signalkugeln S mit den PTH-Durchkontaktierungen P1, P2, N1 und N2 elektrisch zu verbinden, ist die in 1 dargestellte Umverteilungsschicht 134 derart ausgelegt, dass sie verschiedene Umverteilungswege bereitstellt, die jede Signalkugel S mit einem anderen Leitelement in einer PTH-Durchkontaktierung 132 verbinden. Die Ausbildung der Umverteilungsschicht 134 kann mittels eines beliebigen technisch machbaren Herstellungsansatzes erfolgen.
  • Allgemein ermöglichen in Bezug auf die 5A-5B die Umverteilungsverfahren, die im Zusammenhang mit diesen Figuren beschrieben werden, eine Ausführung der Durchkontaktierungsstrukturen 300 und 350 mit einer herkömmlichen BGA. Demnach können Hersteller des IC-Systems 100 die hier beschriebenen Verfahren zum Verringern eines Übersprechens umsetzen, ohne dass die BGA-Anordnung geändert werden muss.
  • 6 ist ein Ablaufdiagramm von Verfahrensschritten zur Herstellung eines Gehäuses in einem IC-System gemäß einer Ausführungsform der vorliegenden Erfindung. Zwar werden die Verfahrensschritte im Zusammenhang mit den Systemen aus den 1-5B beschrieben, jedoch liegt für den Fachmann auf der Hand, dass ein jedes System, das dafür ausgelegt ist, die Verfahrensschritte in einer beliebigen Reihenfolge durchzuführen, im Umfang der vorliegenden Erfindung liegt.
  • Wie dargestellt, beginnt ein Verfahren mit Schritt 602, bei dem ein erstes Leitelement in einer ersten Durchkontaktierung positioniert wird. In Schritt 604 wird ein zweites Leitelement in einer zweiten Durchkontaktierung positioniert, wobei die erste Durchkontaktierung in einem ersten Abstand von der zweiten Durchkontaktierung angeordnet ist. In Schritt 606 wird ein drittes Leitelement in einer dritten Durchkontaktierung positioniert, wobei die dritte Durchkontaktierung in einem zweiten Abstand von der zweiten Durchkontaktierung angeordnet ist und der erste Abstand und der zweite Abstand im Wesentlichen gleich sind. In Schritt 608 wird ein viertes Leitelement in einer vierten Durchkontaktierung positioniert, wobei die vierte Durchkontaktierung in einem dritten Abstand von der ersten Durchkontaktierung und in einem vierten Abstand von der dritten Durchkontaktierung angeordnet ist und wobei der dritte Abstand und der vierte Abstand im Wesentlichen gleich sind.
  • Für den Fachmann versteht sich, dass die Positionierung von Leitelementen in Durchkontaktierungen mittels eines beliebigen technisch machbaren Herstellungsverfahrens (oder einer Kombination aus Verfahren) erfolgen kann, das zur Herstellung von PTH-Durchkontaktierungen und Positionierung von Leitelementen darin imstande ist.
  • Bei den verschiedenen oben im Zusammenhang mit dem Verfahren 600 beschriebenen Durchkontaktierungen kann es sich um beliebige der PTH-Durchkontaktierungen 132 handeln. Darüber hinaus spiegelt die Positionierung dieser Durchkontaktierungen und der entsprechenden Leitelemente im Allgemeinen entweder die PTH-Durchkontaktierungsstruktur 300 oder die PTH-Durchkontaktierungsstruktur 350 wider. Durch wiederholtes Ausführen des Verfahrens 600 kann die mithilfe des Verfahrens 600 erzielte PTH-Durchkontaktierungsstruktur in einer Ebene auf ähnliche Weise vervielfältigt werden, wie im Zusammenhang mit den 4A-4B beschrieben. Darüber hinaus kann das Verfahren 600 auf Ausführungsformen anwendbar sein, bei denen die Kugeln 142 in der BGA 140 eine das Übersprechen verringernde Struktur einnehmen, wie oben im Zusammenhang mit 1 beschrieben. Das Verfahren 600 kann ferner auf Ausführungsformen anwendbar sein, bei denen die Kugeln 142 gemäß einer herkömmlichen Struktur verteilt sind und die Umverteilungsschicht 134 umgesetzt ist, um es den PTH-Durchkontaktierungen 132 zu ermöglichen, die das Übersprechen verringernde Struktur einzunehmen, wie oben im Zusammenhang mit den 1 und 5A-5B beschrieben.
  • Für den Durchschnittsfachmann versteht sich, dass die hier beschriebenen Verfahren ausgeführt werden können, um Durchkontaktierungen neben der oben erörterten Gehäuseschicht in einer beliebigen technisch machbaren Art von Schicht zu positionieren, die mit einer integrierten Schaltung assoziiert sein kann. Beispielsweise kann die PTH-Durchkontaktierungsstruktur 300 bei der Positionierung von Durchkontaktierungen einer Leiterplatte (Printed Circuit Board, PCB) in einer PCB-Schicht umgesetzt werden. Weiterhin können die oben im Zusammenhang mit den 5A-5B beschriebenen Umverteilungsverfahren auch im Rahmen anderer Aspekte der Halbleiterherstellung, wie z. B. PCB-Herstellung, ausgeführt werden. Beispielsweise kann eine PCB-Durchkontaktierungsstruktur, die eine der oben erörterten PTH-Durchkontaktierungsstrukturen widerspiegelt, eine elektrische Verbindung mit einer BGA bereitstellen. Die PCB könnte eine Umverteilungsschicht umfassen, die zu der in 1 dargestellten Umverteilungsschicht 134 analog ist und auf einer Oberseite der PCB angeordnet ist. Allgemein gilt, dass die hier offenbarten Verfahren auf eine jede Art von Halbleiterschicht, integriertem Schaltungselement, Kommunikationsverbindung usw. anwendbar sind, bei der ein Übersprechen auftreten kann.
  • Zusammengenommen umfasst ein integriertes Schaltungssystem (IC-System) eine mit einem IC-Gehäuse verbundene IC. Das IC-Gehäuse ist wiederum mit einer Kugelgitteranordnung verbunden. Die IC ist mit der Kugelgitteranordnung über eine Mehrzahl von Substratdurchkontaktierungen elektrisch verbunden, die sich durch das Substrat erstrecken. Jede Substratdurchkontaktierung umfasst ein Leitelement, das einem differenziellen Signalpaar zugeordnet ist. Die Leitelemente in einem jeweiligen differenziellen Signalpaar sind in dem Substrat an bestimmten Positionen in Bezug auf andere Leitelemente in anderen differenziellen Signalpaaren angeordnet, um ein Übersprechen zwischen diesen differenziellen Signalpaaren zu verringern.
  • Wenigstens ein Vorteil des hier beschriebenen Verfahrens besteht darin, dass die Leitelemente in dem Gehäuse zueinander dicht gepackt sein können, ohne ein übermäßiges Übersprechen zu erzeugen. Somit kann das Gehäuse eine große Anzahl differenzieller Signalpaare unterstützen, sodass Hochdurchsatzdatenkommunikation möglich ist.
  • Die Beschreibungen der verschiedenen Ausführungsformen wurden der Veranschaulichung halber aufgeführt, sollen jedoch nicht abschließend oder auf die offenbarten Ausführungsformen begrenzt sein. Für den Durchschnittsfachmann liegen viele Modifikationen und Variationen auf der Hand, ohne vom Umfang und Geist der beschriebenen Ausführungsformen abzuweichen.
  • Die Aspekte der vorliegenden Ausführungsformen können als System, Verfahren oder Computerprogrammprodukt ausgeführt sein. Demnach können die Aspekte der vorliegenden Offenbarung die Form einer gänzlich aus Hardware bestehenden Ausführungsform, einer gänzlich aus Software bestehenden Ausführungsform (einschließlich Firmware, systemeigener Software, Mikrocode usw.) oder einer Ausführungsform, in der Software- und Hardwareaspekte kombiniert sind, annehmen, die hier alle allgemein als „Schaltung“, „Modul“ oder „System“ bezeichnet werden können. Des Weiteren können die Aspekte der vorliegenden Offenbarung die Form eines Computerprogrammprodukts annehmen, das in einem oder mehreren computerlesbaren Medien mit darauf ausgebildetem computerlesbarem Programmcode ausgeführt ist.
  • Es kann eine beliebige Kombination aus einem oder mehreren computerlesbaren Medien eingesetzt werden. Bei dem computerlesbaren Medium kann es sich um ein computerlesbares Signalmedium oder ein computerlesbares Speichermedium handeln. Ein computerlesbares Speichermedium kann beispielsweise u. a. ein System, eine Einrichtung oder eine Vorrichtung sein, das bzw. die nach einem elektronischen, magnetischen, optischen, elektromagnetischen, infrarotbasierten oder halbleiterbasierten Prinzip oder einer beliebigen Kombination aus dem Vorgenannten funktioniert. Zu konkreteren Beispielen (unvollständige Liste) für das computerlesbare Speichermedium würden die folgenden gehören: eine elektrische Verbindung mit einem oder mehreren Drähten, eine tragbare Computerdiskette, ein Festplattenlaufwerk, ein Direktzugriffsspeicher (Random Access Memory, RAM), ein Festwertspeicher (Read-Only Memory, ROM), ein löschbarer programmierbarer Festwertspeicher (Erasable Programmable Read-Only Memory, EPROM, oder Flash-Speicher), ein Lichtwellenleiter, ein tragbarer Compact-Disc-Festwertspeicher (CD-ROM), eine optische Speichervorrichtung, eine magnetische Speichervorrichtung oder eine beliebige geeignete Kombination der Vorgenannten. Im Rahmen dieser Schrift kann ein computerlesbares Speichermedium ein jedes greifbares Medium sein, auf dem ein Programm zur Verwendung durch oder in Verbindung mit einem System, einer Einrichtung oder einer Vorrichtung zur Ausführung von Anweisungen enthalten oder gespeichert sein kann.
  • Die Aspekte der vorliegenden Offenbarung werden obenstehend mit Bezug auf Ablaufdarstellungen und/oder Blockdiagramme von Verfahren, Einrichtungen (Systemen) und Computerprogrammprodukten gemäß Ausführungsformen der Offenbarung beschrieben. Es versteht sich, dass jeder Block in den Ablaufdarstellungen und/oder Blockdiagrammen und Kombinationen aus Blöcken in den Ablaufdarstellungen und/oder Blockdiagrammen durch Computerprogrammanweisungen umgesetzt werden können. Diese Computerprogrammanweisungen können einem Prozessor eines Universalcomputers, eines Spezialcomputers oder einer anderen programmierbaren Datenverarbeitungseinrichtung bereitgestellt werden, um eine Maschine zu erzeugen, sodass die Anweisungen, die durch den Prozessor des Computers oder der anderen programmierbaren Datenverarbeitungseinrichtung ausgeführt werden, die Umsetzung der in dem Block oder den Blöcken des Ablaufschemas und/oder Blockdiagramms angegebenen Funktionen/Vorgänge ermöglichen. Bei derartigen Prozessoren kann es sich u. a. um Universalprozessoren, Spezialprozessoren, anwendungsspezifische Prozessoren oder feldprogrammierbare handeln.
  • Die Ablauf- und Blockdiagramme in den Figuren veranschaulichen die Architektur, die Funktionalität und den Betrieb möglicher Ausführungen von Systemen, Verfahren und Computerprogrammprodukten gemäß unterschiedlichen Ausführungsformen der vorliegenden Offenbarung. In dieser Hinsicht kann jeder Block in den Ablauf- oder Blockdiagrammen ein Modul, ein Segment oder einen Codeabschnitt wiedergeben, das bzw. der eine oder mehrere ausführbare Anweisungen zur Umsetzung der spezifischen Logikfunktion(en) umfasst. Ferner ist zu beachten, dass die in dem Block angegebenen Funktionen in einigen alternativen Ausführungen in einer anderen Reihenfolge als jener in den Figuren erfolgen können. Beispielsweise können zwei aufeinanderfolgend dargestellte Blöcke tatsächlich im Wesentlichen zeitgleich ausgeführt werden oder können die Blöcke zuweilen je nach der betreffenden Funktionalität in umgekehrter Reihenfolge ausgeführt werden. Weiterhin ist zu beachten, dass jeder Block der Blockdiagramme und/oder der Ablaufdarstellung und Kombinationen aus Blöcken in den Blockdiagrammen und/oder der Ablaufdarstellung durch spezielle hardwarebasierte Systeme, welche die angegebenen Funktionen oder Vorgänge durchführen, oder Kombinationen aus spezieller Hardware und Computeranweisungen ausgeführt werden können.

Claims (12)

  1. Integrierte Schaltungsschicht (500), umfassend eine Mehrzahl von Durchkontaktierungen (132, 300, 350): ein erstes Leitelement (P1), das in einer ersten Durchkontaktierung enthalten ist; ein zweites Leitelement (P2), das in einer zweiten Durchkontaktierung enthalten ist, wobei die erste Durchkontaktierung in einem ersten Abstand von der zweiten Durchkontaktierung angeordnet ist; ein drittes Leitelement (N1), das in einer dritten Durchkontaktierung enthalten ist, wobei die dritte Durchkontaktierung in einem zweiten Abstand von der zweiten Durchkontaktierung angeordnet ist und der erste Abstand und der zweite Abstand im Wesentlichen gleich sind; und ein viertes Leitelement (N2), das in einer vierten Durchkontaktierung enthalten ist, wobei die vierte Durchkontaktierung in einem dritten Abstand von der ersten Durchkontaktierung und in einem vierten Abstand von der dritten Durchkontaktierung angeordnet ist und wobei der dritte Abstand und der vierte Abstand im Wesentlichen gleich sind; und eine Umverteilungsschicht (134), wobei das erste Leitelement (P1) und das dritte Leitelement (N1) ein erstes differenzielles Signalpaar umfassen und das zweite Leitelement (P2) und das vierte Leitelement (N2) ein zweites differenzielles Signalpaar umfassen, wobei das erste Leitelement (P1) mit einer ersten Kugel (S), das zweite Leitelement (P2) mit einer zweiten Kugel (S), das dritte Leitelement (N1) mit einer dritten Kugel (S) und das vierte Leitelement (N2) mit einer vierten Kugel (S) elektrisch verbunden ist, wobei die erste, zweite, dritte und vierte Kugel (S) in einer Kugelgitteranordnung enthalten sind, wobei sich eine Richtung vom ersten Leitelement (P1) zum dritten Leitelement (N1) von einer Richtung von der ersten Kugel (S) zur dritten Kugel (S) unterscheidet, wobei sich eine Richtung vom zweiten Leitelement (P2) zum vierten Leitelement (N2) von einer Richtung von der zweiten Kugel (S) zur vierten Kugel (S) unterscheidet, wobei die Umverteilungsschicht (134) verschiedene Umverteilungswege bereitstellt, die jede der Kugeln (S) mit einem anderen Leitelement in einer Durchkontaktierung verbindet.
  2. Integrierte Schaltungsschicht (500) nach Anspruch 1, wobei der dritte Abstand und der vierte Abstand größer als der erste Abstand und der zweite Abstand sind.
  3. Integrierte Schaltungsschicht (500) nach Anspruch 1, ferner umfassend: ein fünftes Leitelement, das in einer fünften Durchkontaktierung enthalten ist, wobei die fünfte Durchkontaktierung in einem fünften Abstand von der dritten Durchkontaktierung angeordnet ist und die fünfte Durchkontaktierung in einem sechsten Abstand von der vierten Durchkontaktierung angeordnet ist und der fünfte Abstand und der sechste Abstand im Wesentlichen gleich sind; ein sechstes Leitelement, das in einer sechsten Durchkontaktierung enthalten ist, wobei die sechste Durchkontaktierung in einem siebten Abstand von der dritten Durchkontaktierung angeordnet ist, die sechste Durchkontaktierung in einem achten Abstand von der vierten Durchkontaktierung angeordnet ist und der siebte Abstand und der achte Abstand im Wesentlichen gleich sind.
  4. Integrierte Schaltungsschicht (500) nach Anspruch 3, wobei der erste Abstand, der zweite Abstand, der fünfte Abstand und der sechste Abstand im Wesentlichen gleich sind und der dritte Abstand, der vierte Abstand, der siebte Abstand und der achte Abstand im Wesentlichen gleich sind.
  5. Integrierte Schaltungsschicht (500) nach Anspruch 3, wobei der erste Abstand, der zweite Abstand, der fünfte Abstand und der sechste Abstand kleiner als der dritte Abstand, der vierte Abstand, der siebte Abstand und der achte Abstand sind.
  6. Integriertes Schaltungssystem, umfassend: eine integrierte Schaltung; und ein integriertes Schaltungsgehäuse umfassend eine Mehrzahl von Durchkontaktierungen (132, 300, 350), das mit der integrierten Schaltung verbunden ist und Folgendes einschließt: ein erstes Leitelement (P1), das in einer ersten Durchkontaktierung enthalten ist, ein zweites Leitelement (P2), das in einer zweiten Durchkontaktierung enthalten ist, wobei die erste Durchkontaktierung in einem ersten Abstand von der zweiten Durchkontaktierung angeordnet ist, ein drittes Leitelement (N1), das in einer dritten Durchkontaktierung enthalten ist, wobei die dritte Durchkontaktierung in einem zweiten Abstand von der zweiten Durchkontaktierung angeordnet ist und der erste Abstand und der zweite Abstand im Wesentlichen gleich sind, ein viertes Leitelement (N2), das in einer vierten Durchkontaktierung enthalten ist, wobei die vierte Durchkontaktierung in einem dritten Abstand von der ersten Durchkontaktierung und in einem vierten Abstand von der dritten Durchkontaktierung angeordnet ist und wobei der dritte Abstand und der vierte Abstand im Wesentlichen gleich sind, und eine Umverteilungsschicht (134), wobei das erste Leitelement (P1) und das dritte Leitelement (N1) ein erstes differenzielles Signalpaar umfassen und das zweite Leitelement (P2) und das vierte Leitelement (N2) ein zweites differenzielles Signalpaar umfassen, wobei das erste Leitelement (P1) mit einer ersten Kugel (S), das zweite Leitelement (P2) mit einer zweiten Kugel (S), das dritte Leitelement (N1) mit einer dritten Kugel (S) und das vierte Leitelement (N2) mit einer vierten Kugel (S) elektrisch verbunden ist, wobei die erste, zweite, dritte und vierte Kugel (S) in einer Kugelgitteranordnung enthalten sind, wobei sich eine Richtung vom ersten Leitelement (P1) zum dritten Leitelement (N1) von einer Richtung von der ersten Kugel (S) zur dritten Kugel (S) unterscheidet, wobei sich eine Richtung vom zweiten Leitelement (P2) zum vierten Leitelement (N2) von einer Richtung von der zweiten Kugel (S) zur vierten Kugel (S) unterscheidet, wobei die Umverteilungsschicht (134) verschiedene Umverteilungswege bereitstellt, die jede der Kugeln (S) mit einem anderen Leitelement in einer Durchkontaktierung verbindet.
  7. Integriertes Schaltungssystem nach Anspruch 6, wobei der dritte Abstand und der vierte Abstand größer als der erste Abstand und der zweite Abstand sind.
  8. Integriertes Schaltungssystem nach Anspruch 6, wobei das integrierte Schaltungsgehäuse ferner Folgendes umfasst: ein fünftes Leitelement, das in einer fünften Durchkontaktierung enthalten ist, wobei die fünfte Durchkontaktierung in einem fünften Abstand von der dritten Durchkontaktierung angeordnet ist und die fünfte Durchkontaktierung in einem sechsten Abstand von der vierten Durchkontaktierung angeordnet ist und der fünfte Abstand und der sechste Abstand im Wesentlichen gleich sind; ein sechstes Leitelement, das in einer sechsten Durchkontaktierung enthalten ist, wobei die sechste Durchkontaktierung in einem siebten Abstand von der fünften Durchkontaktierung angeordnet ist, die sechste Durchkontaktierung in einem achten Abstand von der vierten Durchkontaktierung angeordnet ist und der siebte Abstand und der achte Abstand im Wesentlichen gleich sind.
  9. Integriertes Schaltungssystem nach Anspruch 8, wobei der erste Abstand, der zweite Abstand, der fünfte Abstand und der sechste Abstand im Wesentlichen gleich sind und der dritte Abstand, der vierte Abstand, der siebte Abstand und der achte Abstand im Wesentlichen gleich sind.
  10. Integriertes Schaltungssystem nach Anspruch 8, wobei der erste Abstand, der zweite Abstand, der fünfte Abstand und der sechste Abstand kleiner als der dritte Abstand, der vierte Abstand, der siebte Abstand und der achte Abstand sind.
  11. Verfahren zur Herstellung eines integrierten Schaltungsgehäuses, welches eine Mehrzahl von Durchkontaktierungen (132) umfasst, wobei das Verfahren Folgendes umfasst: Positionieren eines ersten Leitelements (P1) in einer ersten Durchkontaktierung; Positionieren eines zweiten Leitelements (P2) in einer zweiten Durchkontaktierung, wobei die erste Durchkontaktierung in einem ersten Abstand von der zweiten Durchkontaktierung angeordnet ist; Positionieren eines dritten Leitelements (N1) in einer dritten Durchkontaktierung, wobei die dritte Durchkontaktierung in einem zweiten Abstand von der zweiten Durchkontaktierung angeordnet ist und der erste Abstand und der zweite Abstand im Wesentlichen gleich sind; Positionieren eines vierten Leitelements (N2) in einer vierten Durchkontaktierung, wobei die vierte Durchkontaktierung in einem dritten Abstand von der ersten Durchkontaktierung und in einem vierten Abstand von der dritten Durchkontaktierung angeordnet ist und wobei der dritte Abstand und der vierte Abstand im Wesentlichen gleich sind; und Bereitstellen einer Umverteilungsschicht (134), wobei das erste Leitelement (P1) und das dritte Leitelement (N1) ein erstes differenzielles Signalpaar umfassen und das zweite Leitelement (P2) und das vierte Leitelement (N2) ein zweites differenzielles Signalpaar umfassen, wobei das erste Leitelement (P1) mit einer ersten Kugel (S), das zweite Leitelement (P2) mit einer zweiten Kugel (S), das dritte Leitelement (N1) mit einer dritten Kugel (S) und das vierte Leitelement (N2) mit einer vierten Kugel (S) elektrisch verbunden wird, wobei die erste, zweite, dritte und vierte Kugel (S) in einer Kugelgitteranordnung enthalten sind, wobei sich eine Richtung vom ersten Leitelement (P1) zum dritten Leitelement (N1) von einer Richtung von der ersten Kugel (S) zur dritten Kugel (S) unterscheidet, wobei sich eine Richtung vom zweiten Leitelement (P2) zum vierten Leitelement (N2) von einer Richtung von der zweiten Kugel (S) zur vierten Kugel (S) unterscheidet, wobei die Umverteilungsschicht (134) verschiedene Umverteilungswege bereitstellt, die jede der Kugeln (S) mit einem anderen Leitelement in einer Durchkontaktierung verbindet.
  12. Verfahren nach Anspruch 10, wobei der dritte Abstand und der vierte Abstand größer als der erste Abstand und der zweite Abstand sind.
DE102016213044.7A 2015-07-23 2016-07-18 Durchkontaktierungsstruktur zur Verringerung des Übersprechens zwischen differenziellen Signalpaaren, integrierte Schaltungsschicht, integriertes Schaltungssystem und Verfahren zu deren Herstellung Active DE102016213044B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/807,823 2015-07-23
US14/807,823 US10032710B2 (en) 2015-07-23 2015-07-23 Via pattern to reduce crosstalk between differential signal pairs

Publications (2)

Publication Number Publication Date
DE102016213044A1 DE102016213044A1 (de) 2017-01-26
DE102016213044B4 true DE102016213044B4 (de) 2021-07-29

Family

ID=57738995

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016213044.7A Active DE102016213044B4 (de) 2015-07-23 2016-07-18 Durchkontaktierungsstruktur zur Verringerung des Übersprechens zwischen differenziellen Signalpaaren, integrierte Schaltungsschicht, integriertes Schaltungssystem und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (1) US10032710B2 (de)
DE (1) DE102016213044B4 (de)
TW (1) TWI658556B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110958757B (zh) * 2018-09-26 2023-01-20 中兴通讯股份有限公司 电路板及信号串扰抑制方法、存储介质、电子装置
US11063629B1 (en) * 2020-10-14 2021-07-13 Nvidia Corporation Techniques for detecting wireless communications interference from a wired communications channel
CN115132694A (zh) * 2021-03-26 2022-09-30 华为技术有限公司 一种封装基板、半导体器件及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110007487A1 (en) 2009-07-07 2011-01-13 Hitachi, Ltd. Lsi package, printed board and electronic device
US20120187564A1 (en) 2011-01-26 2012-07-26 Hitachi, Ltd. Semiconductor device and semiconductor device package
US8294259B2 (en) 2010-02-09 2012-10-23 Altera Corporation Interconnect pattern for transceiver package

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486405B2 (en) * 2000-12-01 2002-11-26 Hon Hai Precision Ind. Co., Ltd. Arrangement of differential pair for eliminating crosstalk in high speed application
US6479319B1 (en) * 2001-04-20 2002-11-12 Lsi Logic Corporation Contact escape pattern
US7566960B1 (en) * 2003-10-31 2009-07-28 Xilinx, Inc. Interposing structure
TWI306009B (en) * 2003-11-11 2009-02-01 Hon Hai Prec Ind Co Ltd Arrangement of differential pairs for eliminating crosstalk in high speed digital circuit
JP4761524B2 (ja) * 2004-09-28 2011-08-31 キヤノン株式会社 プリント配線板及びプリント回路板
US8338948B2 (en) * 2010-06-30 2012-12-25 International Business Machines Corporation Ball grid array with improved single-ended and differential signal performance
US9089060B1 (en) * 2010-10-19 2015-07-21 Marvell Israel (M.I.S.L.) Ltd. Ball-out for differential signals
US8863071B2 (en) * 2011-09-13 2014-10-14 Alcatel Lucent De-pop on-device decoupling for BGA
US9240387B2 (en) * 2011-10-12 2016-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level chip scale package with re-workable underfill
US9362218B2 (en) * 2013-08-16 2016-06-07 Qualcomm Incorporated Integrated passive device (IPD) on substrate
US9543243B2 (en) * 2014-11-07 2017-01-10 Oracle International Corporation Low-noise arrangement for very-large-scale integration differential input/output structures
US9269659B1 (en) * 2015-01-08 2016-02-23 Freescale Semiconductor, Inc. Interposer with overmolded vias

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110007487A1 (en) 2009-07-07 2011-01-13 Hitachi, Ltd. Lsi package, printed board and electronic device
US8294259B2 (en) 2010-02-09 2012-10-23 Altera Corporation Interconnect pattern for transceiver package
US20120187564A1 (en) 2011-01-26 2012-07-26 Hitachi, Ltd. Semiconductor device and semiconductor device package

Also Published As

Publication number Publication date
US10032710B2 (en) 2018-07-24
TW201712833A (zh) 2017-04-01
TWI658556B (zh) 2019-05-01
US20170025345A1 (en) 2017-01-26
DE102016213044A1 (de) 2017-01-26

Similar Documents

Publication Publication Date Title
DE112006000862B4 (de) Induktor
DE112013000602B4 (de) Interposer sowie Verfahren zum Fertigen eines solchen
DE112015001105B4 (de) Verbesserung einer Signalintegrität einer Multimediaverbindung
DE102016213044B4 (de) Durchkontaktierungsstruktur zur Verringerung des Übersprechens zwischen differenziellen Signalpaaren, integrierte Schaltungsschicht, integriertes Schaltungssystem und Verfahren zu deren Herstellung
DE102016103820B4 (de) Halbleitervorrichtung, Layoutsystem und Standardzellbibliothek
DE112012002406T5 (de) Dehnbare Schaltungsanordnungen
DE112011101471T5 (de) Leiterplatte mit durch leitfähige Durchkontaktierungen verbundenen Schichten
DE102009030524A1 (de) Baugruppe und Verfahren für eine integrierte Schaltung mit mehreren Chiplagen
DE112013003928T5 (de) Elektrischer Verbinder und leitfähige Anschlussbaugruppe damit
DE102007008322A1 (de) Computersystem mit anpaßbaren Platinen
DE112010004254B4 (de) Mikroelektronische Baugruppe
DE102015111191B4 (de) Elektronische Baugruppe mit eingeengter Durchkontaktierung, die eine Deckschicht enthält; Verfahren zur Herstellung derselben
DE112015007234T5 (de) Vertikale masseebenenisolierung, masseleiter-koaxialisolierung und impedanzabstimmung von durch gehäusevorrichtungen geführten horizontalen datensignalübertragungsleitungen
DE112016006064B4 (de) Vorrichtung mit abgeschirmter Bündelverbindung und Verfahren zu deren Herstellung und System diese aufweisend
DE102014019385A1 (de) Schaltungskomponenten-Brückenvorrichtung
DE112016000586B4 (de) Schaltungsanordnung
DE112008001049B4 (de) Verbindersystem für eine elektronische Vorrichtung
DE102016111337B4 (de) Verfahren zur Steigerung der Entkoppelungs-Kapazität in einer mikroelektronischen Schaltung
DE102013213363A1 (de) Ball Grid Array (BGA) und Leiterplatten (PCB)-Via-Raster zum Reduzieren von Differentialmodus-Übersprechen zwischen differentiellen Sende- und Empfangs-Signalpaaren
DE60119377T2 (de) Sockel und bauelement mit einer verbindungsschiene in den starkstrom- und erdleitungen zur erhöhung der stromtragfähigkeit, die eine höhere ic-stromversorgung ermöglicht
DE112017007883B4 (de) Supraleitende Kopplungseinheit in planarer Quanteneinheit, Verfahren und Supraleiter-Fertigungssystem zur Herstellung derselben
DE102006000715B4 (de) Speichersystem
DE112006001554B4 (de) Manhattan-Routenführung mit minimalem Abstand zu Zielpunkten
DE102004037826B4 (de) Halbleitervorrichtung mit miteinander verbundenen Halbleiterbauelementen
DE202014008844U1 (de) Elektrisches Interface

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final