JPH0143345B2 - - Google Patents
Info
- Publication number
- JPH0143345B2 JPH0143345B2 JP59060658A JP6065884A JPH0143345B2 JP H0143345 B2 JPH0143345 B2 JP H0143345B2 JP 59060658 A JP59060658 A JP 59060658A JP 6065884 A JP6065884 A JP 6065884A JP H0143345 B2 JPH0143345 B2 JP H0143345B2
- Authority
- JP
- Japan
- Prior art keywords
- logic
- gate
- module
- diagram
- rectangle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 claims description 82
- 238000000034 method Methods 0.000 claims description 26
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、階層化図面を用いたデイジタル論理
装置の自動設計システムにおいて、上位階層機能
レベル論理図を下位階層のゲートレベル論理図に
展開する際の論理ゲートシンボル（論理シンボ
ル）の配置方法に関する。
装置の自動設計システムにおいて、上位階層機能
レベル論理図を下位階層のゲートレベル論理図に
展開する際の論理ゲートシンボル（論理シンボ
ル）の配置方法に関する。
従来、デイジタル論理装置の自動設計システム
において、ゲートレベルの論理図を作図する際、
ゲート等をあらわす論理シンボルをどのように配
置するかについて種々の方法が提案されている。
その一つとして、１階層のゲートレベル論理を元
に、各論理の機能的まとまりを考慮することな
く、シート分割し、論理シンボルを配置する方法
が知られている。しかし、このような論理シンボ
ルの配置方法は、論理の機能的まとまりや、論理
の流れを考慮しないで論理シンボルを配置するた
め、たとえば同じ機能的まとまりの論理が異なる
ページに亘つて配置される等、論理の流れを追う
場合に図面が見にくいという欠点があつた。ま
た、階層化図面を用いた設計手法として、ブロツ
クで表現された上位階層図面から図面の区切り
（１ページ）を保存し、１階層下のマクロ回路レ
ベル（ゲートレベル）に展開し、論理シンボルを
配置する方法も知らている。しかしながら、この
方法もマクロ回路レベルという１階層下のレベル
へ展開した後に論理シンボルを配置するため、論
理の流れを考慮してマクロ回路を並べ直すという
処理が必要となるという欠点があつた。また、ブ
ロツクで表現された上位階層図面とマクロ回路の
対応付けが一意的でないため相互参照に時間がか
かるという欠点もあつた。
において、ゲートレベルの論理図を作図する際、
ゲート等をあらわす論理シンボルをどのように配
置するかについて種々の方法が提案されている。
その一つとして、１階層のゲートレベル論理を元
に、各論理の機能的まとまりを考慮することな
く、シート分割し、論理シンボルを配置する方法
が知られている。しかし、このような論理シンボ
ルの配置方法は、論理の機能的まとまりや、論理
の流れを考慮しないで論理シンボルを配置するた
め、たとえば同じ機能的まとまりの論理が異なる
ページに亘つて配置される等、論理の流れを追う
場合に図面が見にくいという欠点があつた。ま
た、階層化図面を用いた設計手法として、ブロツ
クで表現された上位階層図面から図面の区切り
（１ページ）を保存し、１階層下のマクロ回路レ
ベル（ゲートレベル）に展開し、論理シンボルを
配置する方法も知らている。しかしながら、この
方法もマクロ回路レベルという１階層下のレベル
へ展開した後に論理シンボルを配置するため、論
理の流れを考慮してマクロ回路を並べ直すという
処理が必要となるという欠点があつた。また、ブ
ロツクで表現された上位階層図面とマクロ回路の
対応付けが一意的でないため相互参照に時間がか
かるという欠点もあつた。
本発明の目的は、階層化図面を用いたデイジタ
ル論理装置の自動設計システムにおいて、上位階
層の機能論理図を下位階層のゲートレベル論理図
に展開する際、上位階層論理の機能的まとまりや
論理の流れをできるだけ保存しながら展開する論
理シンボル配置方法を提供することにある。
ル論理装置の自動設計システムにおいて、上位階
層の機能論理図を下位階層のゲートレベル論理図
に展開する際、上位階層論理の機能的まとまりや
論理の流れをできるだけ保存しながら展開する論
理シンボル配置方法を提供することにある。
本発明は、論理回路を複数の機能的論理集合の
モジユールで表現した機能論理図を、その下位レ
ベルの論理ゲートシンボル（論理シンボルとい
う）で表現したゲートレベル論理図に展開して論
理回路図を作成する際、各モジユール内の各論理
シンボルの相対位置と大きさを予め決めておくと
共に、ゲートレベル論理図上での各モジユール占
有領域を、前記各論理シンボルの相対位置と大き
さから該当モジユールの全論理シンボルを包含す
る所定形状（例えば矩形）として求め、該所定形
状のモジユール占有領域を前記機能論理図上での
モジユール配置順序（例えば出現順序）と関係を
もたせて前記ゲートレベル論理図上に配置し、該
配置したモジユール占有領域の位置と前記モジユ
ール内の各論理シンボルの相対位置とから、前記
ゲートレベル論理図上の各論理シンボルの絶対位
置を求め、該絶対位置に論理シンボルを配置する
ことを特徴とするものである。
モジユールで表現した機能論理図を、その下位レ
ベルの論理ゲートシンボル（論理シンボルとい
う）で表現したゲートレベル論理図に展開して論
理回路図を作成する際、各モジユール内の各論理
シンボルの相対位置と大きさを予め決めておくと
共に、ゲートレベル論理図上での各モジユール占
有領域を、前記各論理シンボルの相対位置と大き
さから該当モジユールの全論理シンボルを包含す
る所定形状（例えば矩形）として求め、該所定形
状のモジユール占有領域を前記機能論理図上での
モジユール配置順序（例えば出現順序）と関係を
もたせて前記ゲートレベル論理図上に配置し、該
配置したモジユール占有領域の位置と前記モジユ
ール内の各論理シンボルの相対位置とから、前記
ゲートレベル論理図上の各論理シンボルの絶対位
置を求め、該絶対位置に論理シンボルを配置する
ことを特徴とするものである。
以下、本発明の一実施例を図面に基づいて説明
する。
する。
第１図は、本発明の一実施例のシステム構成を
示すブロツク図である。図中、１１は上位階層の
機能レベル論理図を格納したフイルムであり、１
２は前記機能レベル論理図から展開した下位階層
のゲートレベル論理図を格納するフアイルであ
る。１３はCPU１４の処理に必要なプログラム、
例えばフアイル１１，１２に格納された論理図を
入力装置１５の表示部１５ａに表示したり、入力
装置１５で訂正された論理図をフアイル１１，１
２に格納したりする読み書き処理プログラム１３
ａや、機能レベル論理図をゲートレベル論理図に
展開し、フアイル１２に格納する展開処理プログ
ラム１３ｂ等が格納されたROMである。入力装
置１５からの指令により、CPU１４は、フアイ
ル１１あるいはフアイル１２に格納された論理図
をプリンタ１６を介してプリントアウトし、ハー
ドコピーとして論理図面１８を出力することもで
きる。なお、１９は後述するゲートシンボル（論
理シンボル）の相対座標１９ａや矩形の水平方向
の最大値１９ｂ等を格納するRAM、２０は後述
する部品サイズの一覧表を格納するフアイルであ
る。
示すブロツク図である。図中、１１は上位階層の
機能レベル論理図を格納したフイルムであり、１
２は前記機能レベル論理図から展開した下位階層
のゲートレベル論理図を格納するフアイルであ
る。１３はCPU１４の処理に必要なプログラム、
例えばフアイル１１，１２に格納された論理図を
入力装置１５の表示部１５ａに表示したり、入力
装置１５で訂正された論理図をフアイル１１，１
２に格納したりする読み書き処理プログラム１３
ａや、機能レベル論理図をゲートレベル論理図に
展開し、フアイル１２に格納する展開処理プログ
ラム１３ｂ等が格納されたROMである。入力装
置１５からの指令により、CPU１４は、フアイ
ル１１あるいはフアイル１２に格納された論理図
をプリンタ１６を介してプリントアウトし、ハー
ドコピーとして論理図面１８を出力することもで
きる。なお、１９は後述するゲートシンボル（論
理シンボル）の相対座標１９ａや矩形の水平方向
の最大値１９ｂ等を格納するRAM、２０は後述
する部品サイズの一覧表を格納するフアイルであ
る。
第２図は、論理装置の機能設計段階での設計情
報を表わす機能論理図である。該機能論理図は人
手を介して作図され、フアイル１１に格納されて
いる。図示するように機能論理図は、格子状に区
切られており、水平方向をｘ方向、垂直方向をｙ
方向として直交座標が与えられている。１〜ｎ、
１′〜m′はそれぞれ機能論理図に与えられたｘ座
標、ｙ座標である。また、図中１０１，１０２，
１０３，１０４は機能論理の集合を表わすモジユ
ール、１０５は前記モジユール１０１〜１０４間
を接続する接続線である。
報を表わす機能論理図である。該機能論理図は人
手を介して作図され、フアイル１１に格納されて
いる。図示するように機能論理図は、格子状に区
切られており、水平方向をｘ方向、垂直方向をｙ
方向として直交座標が与えられている。１〜ｎ、
１′〜m′はそれぞれ機能論理図に与えられたｘ座
標、ｙ座標である。また、図中１０１，１０２，
１０３，１０４は機能論理の集合を表わすモジユ
ール、１０５は前記モジユール１０１〜１０４間
を接続する接続線である。
第３図は、前記機能論理図上の１モジユール１
０２のゲートレベル論理の展開結果を、ゲートレ
ベル論理図上に配置したもので、フアイル１２に
格納される。図示するようにゲートレベル論理図
は、格子状に区切られており、水平方向をｘ方
向、垂直方向をｙ方向として直交座標が与えられ
ている。第３図において１〜Ｐ、１′〜Q′は、そ
れぞれゲートレベル論理図に与えられたｘ座標、
ｙ座標である。また、図中２０１，２０２，２０
３はゲート、２０４は前記ゲート２０１〜２０３
間を接続する接続線である。ゲートレベル論理図
での各ゲートのモジユール内相対座標は、予め人
手等で決めておき、ライブラリ化しておくか、ま
たはモジユールをゲートレベルに展開する都度、
相対座標を決定する手段を別途準備して、RAM
１９に格納する。
０２のゲートレベル論理の展開結果を、ゲートレ
ベル論理図上に配置したもので、フアイル１２に
格納される。図示するようにゲートレベル論理図
は、格子状に区切られており、水平方向をｘ方
向、垂直方向をｙ方向として直交座標が与えられ
ている。第３図において１〜Ｐ、１′〜Q′は、そ
れぞれゲートレベル論理図に与えられたｘ座標、
ｙ座標である。また、図中２０１，２０２，２０
３はゲート、２０４は前記ゲート２０１〜２０３
間を接続する接続線である。ゲートレベル論理図
での各ゲートのモジユール内相対座標は、予め人
手等で決めておき、ライブラリ化しておくか、ま
たはモジユールをゲートレベルに展開する都度、
相対座標を決定する手段を別途準備して、RAM
１９に格納する。
第４図はゲートレベル論理図でのゲートシンボ
ルサイズの定義方法を示す図である。ゲート２０
２のゲートシンボルは、縦横Δx×Δyのサイズで
定義される。
ルサイズの定義方法を示す図である。ゲート２０
２のゲートシンボルは、縦横Δx×Δyのサイズで
定義される。
第５図は、前記シンボルサイズの定義方法で定
義された部品サイズを、部品タイプ毎に一覧表に
したものである。実装系毎にライブラリ化しフア
イル２０に格納しておき、部品タイプをキーとし
た索引を可能としておく。
義された部品サイズを、部品タイプ毎に一覧表に
したものである。実装系毎にライブラリ化しフア
イル２０に格納しておき、部品タイプをキーとし
た索引を可能としておく。
次に、第２図に示す如き機能論理図をゲートレ
ベル論理図に展開する手順を(1)〜(4)のステツプに
分けて説明する。
ベル論理図に展開する手順を(1)〜(4)のステツプに
分けて説明する。
(1) まず、ゲートレベル論理図上に配置する際の
モジユールの順番を、機能論理図のモジユール
出現順序に従い決定する。すなわち、機能論理
図上のモジユールの起点座標に着目し、ページ
の小から大、同一ページ内ではｘ座標の小から
大、同一ｘ座標内ではｙ座標の小から大に配置
順位を与える。
モジユールの順番を、機能論理図のモジユール
出現順序に従い決定する。すなわち、機能論理
図上のモジユールの起点座標に着目し、ページ
の小から大、同一ページ内ではｘ座標の小から
大、同一ｘ座標内ではｙ座標の小から大に配置
順位を与える。
第６図は、第２図の機能論理図の略図であ
り、波線５０１はモジユールの読み取り順序を
示している。モジユールの配置順序はモジユー
ル１０１，１０２，１０３，１０４の順にな
る。
り、波線５０１はモジユールの読み取り順序を
示している。モジユールの配置順序はモジユー
ル１０１，１０２，１０３，１０４の順にな
る。
(2) 上記(1)で決定したモジユールの配置順に従つ
てモジユール１０１〜１０４を取り出し、ゲー
トレベル論理図上に該モジユール１０１〜１０
４を配置する際、各モジユールの占める矩形の
大きさを求める。
てモジユール１０１〜１０４を取り出し、ゲー
トレベル論理図上に該モジユール１０１〜１０
４を配置する際、各モジユールの占める矩形の
大きさを求める。
まず、モジユールに含まれる全ゲートのシン
ボルサイズΔxi、Δyi：（ｉ＝１〜ｎ）を部品
タイプをキーに第５図のシンボルサイズ一覧
表より索引する。例えば、第３図のゲート２
０２の部品タイプがIC01の場合、シンボル
サイズΔx，Δyは部品タイプIC01をキーに第
５図のシンボルサイズ一覧表を索引すれば、
それぞれ１，１として求められる。
ボルサイズΔxi、Δyi：（ｉ＝１〜ｎ）を部品
タイプをキーに第５図のシンボルサイズ一覧
表より索引する。例えば、第３図のゲート２
０２の部品タイプがIC01の場合、シンボル
サイズΔx，Δyは部品タイプIC01をキーに第
５図のシンボルサイズ一覧表を索引すれば、
それぞれ１，１として求められる。
前記で求めた全ゲートのシンボルサイズ
Δxi、Δyiと、予め決めておいたゲートのモ
ジユール内相対座標（xi、yi）（例えば第３
図のゲート２０１，２０２，２０３の座標は
それぞれ（３、1′）、（３、3′）（５、2′）であ
る。）より、モジユールの全ゲートを囲むに
足る最小矩形のｘ、ｙ方向の長さΔx、Δy
（第７図参照）を下記の式で計算する。
Δxi、Δyiと、予め決めておいたゲートのモ
ジユール内相対座標（xi、yi）（例えば第３
図のゲート２０１，２０２，２０３の座標は
それぞれ（３、1′）、（３、3′）（５、2′）であ
る。）より、モジユールの全ゲートを囲むに
足る最小矩形のｘ、ｙ方向の長さΔx、Δy
（第７図参照）を下記の式で計算する。
ΔX＝max（xi＋Δxi｜１ｉｎ）
−min（xi｜１ｉｎ）
ΔY＝max（yi＋Δyi｜１ｉｎ）
−min（yi｜１ｉｎ）
ここで、シンボルサイズΔxとΔyがゲート
レゲル論理図の単位格子巾の整数倍でないと
きは、ΔX、ΔYを単位格子巾の整数倍にな
らない。このときはΔX、ΔYを単位格子巾
になるよう値を切り上げ補正する。
レゲル論理図の単位格子巾の整数倍でないと
きは、ΔX、ΔYを単位格子巾の整数倍にな
らない。このときはΔX、ΔYを単位格子巾
になるよう値を切り上げ補正する。
前記で求めた最小矩形の左右および下に、
第７図に示すように信号名表示スペース６０
１，６０２およびゲート間接続線表示スペー
ス６０３を１座標分の幅で確保する。
第７図に示すように信号名表示スペース６０
１，６０２およびゲート間接続線表示スペー
ス６０３を１座標分の幅で確保する。
前記で求めた最小矩形と、前記で追加し
たスペースを合わせ、第７図に示すように、
太線で囲んだエリアをモジユールを表わす矩
形とする。また、各ゲートの矩形内相対位置
（x′i、y′i）を第８図に示すようにテーブルに
してRAM１９に記憶しておく。
たスペースを合わせ、第７図に示すように、
太線で囲んだエリアをモジユールを表わす矩
形とする。また、各ゲートの矩形内相対位置
（x′i、y′i）を第８図に示すようにテーブルに
してRAM１９に記憶しておく。
(3) 上記(1)により決定した配置順序に従い上記(2)
で決めた大きさの矩形をゲートレベル論理上に
配置する。第９図Ａ，Ｂは、配置方法を示す図
である。配置領域の管理は、水平軸Xpおよび
垂直軸Yp（両軸を合せて、以下十字枝と称す
る）を用いて制御する。
で決めた大きさの矩形をゲートレベル論理上に
配置する。第９図Ａ，Ｂは、配置方法を示す図
である。配置領域の管理は、水平軸Xpおよび
垂直軸Yp（両軸を合せて、以下十字枝と称す
る）を用いて制御する。
第９図のＡのａに示すように、十字枝を始点
に設定する。
に設定する。
最初のモジユール１０１の矩形８０１を十字
枝の右下に置き、水平軸Xpを第９図Ａのｂ
に示すように矩形８０１の下に置く。
枝の右下に置き、水平軸Xpを第９図Ａのｂ
に示すように矩形８０１の下に置く。
次のモジユール１０２の矩形８０２を十字枝
の右下に置き、水平軸xpを矩形８０２の下に
置く。前記、の処理を行う過程で矩形８
０１および８０２のｘ方向の長さの最大値を
RAM１９に記憶しておく。
の右下に置き、水平軸xpを矩形８０２の下に
置く。前記、の処理を行う過程で矩形８
０１および８０２のｘ方向の長さの最大値を
RAM１９に記憶しておく。
次のモジユール１０３の矩形８０３を第９図
Ａのｃの水平軸Xpの下に置こうと試みる。
しかし、ｙ方向に矩形８０３が入らないた
め、水平軸を第８図Ａのｄのように始点まで
上げ、垂直軸Ypを前記の処理で記憶して
おいた矩形８０１，８０２のｘ方向の長さの
最大値分だけｘ方向に移動する。
Ａのｃの水平軸Xpの下に置こうと試みる。
しかし、ｙ方向に矩形８０３が入らないた
め、水平軸を第８図Ａのｄのように始点まで
上げ、垂直軸Ypを前記の処理で記憶して
おいた矩形８０１，８０２のｘ方向の長さの
最大値分だけｘ方向に移動する。
次に第９図のＢのｅに示すように、矩形８０
３を十字枝の右下に配置し、水平軸Xpを矩
形８０３の下に移動する。
３を十字枝の右下に配置し、水平軸Xpを矩
形８０３の下に移動する。
次のモジユール１０４の矩形８０４を水平軸
X0の下に置こうと試みる。しかしｙ方向に
矩形８０４が入らない。また、垂直軸Ypに
矩形８０３のｘ方向に移動しても、矩形８０
４は十字枝の右下に入らない。そこで、十字
枝を第９図Ｂのｆに示すように次のページの
ゲートレベル論理図の始点に設定する。
X0の下に置こうと試みる。しかしｙ方向に
矩形８０４が入らない。また、垂直軸Ypに
矩形８０３のｘ方向に移動しても、矩形８０
４は十字枝の右下に入らない。そこで、十字
枝を第９図Ｂのｆに示すように次のページの
ゲートレベル論理図の始点に設定する。
次に矩形８０４を第９図Ｂのｇの示すように
十字枝の右下に置き、水平軸Xpを矩形８０
４の下に移動する。
十字枝の右下に置き、水平軸Xpを矩形８０
４の下に移動する。
機能論理図上の全モジユールを〜の手
段を繰り返し用いて、ゲートレベル論理図上
に配置する。
段を繰り返し用いて、ゲートレベル論理図上
に配置する。
(4) 前記(2)で決定したゲートの矩形内相対座標
と、(3)で決定した矩形のゲートレベル図上座標
より、ゲートのゲートレベル論理図上の座標を
決定する。第１０図は第２図のモジユール１０
１，１０２，１０３の矩形８０１，８０２，８
０３を前記(3)の処理手順に従い配置した結果で
あり、第９図Ｂのｇのゲートレベル論理図の１
ページ目に対応する。
と、(3)で決定した矩形のゲートレベル図上座標
より、ゲートのゲートレベル論理図上の座標を
決定する。第１０図は第２図のモジユール１０
１，１０２，１０３の矩形８０１，８０２，８
０３を前記(3)の処理手順に従い配置した結果で
あり、第９図Ｂのｇのゲートレベル論理図の１
ページ目に対応する。
第１１図はモジユール１０２を表わす矩形８
０２である。
０２である。
第１０図に示すようにモジユール１０２を示
す矩形８０２のゲートレベル論理図上の座標を
xp、ypとし、矩形８０２の左上点を原点（０、
０）とする矩形内相対座標をxi、yiとすれば、
ゲートのゲートレベル論理上の座標x′i、y′iは、
下記の式で計算される。
す矩形８０２のゲートレベル論理図上の座標を
xp、ypとし、矩形８０２の左上点を原点（０、
０）とする矩形内相対座標をxi、yiとすれば、
ゲートのゲートレベル論理上の座標x′i、y′iは、
下記の式で計算される。
x′i＝xp＋xi（１ｉｎ） ……(1)
y′i＝yp＋yi（１ｉｎ） ……(2)
ここで座標xp、ypは、前記処理(2)で決定さ
れ、矩形内相対座標xi、yiは前記(2)の処理で第
８図に示すテーブルに格納される。
れ、矩形内相対座標xi、yiは前記(2)の処理で第
８図に示すテーブルに格納される。
上記(1)、(2)式を機能論理図上の全モジユールに
含まれるゲートに適用することにより、全ゲート
のゲートレベル論理図上の座標が決定できる。
含まれるゲートに適用することにより、全ゲート
のゲートレベル論理図上の座標が決定できる。
上記(1)〜(4)の処理は、ROM１３に格納された
展開処理プログラム１３ａで行われる。第１２図
は、展開処理プログラム１３ａの処理の流れを示
すフローチヤートである。まず、水平軸Xpおよ
び垂直軸Ypからなる十字枝をゲートレベル論理
図上に配置する（ステツプ31）。次にゲートレベ
ル論理図に配置する際のモジユールの順番を決定
する（ステツプ32）。全モジユールの配置が終了
しているか否かを判断し（ステツプ33）、フアイ
ル２０に格納された部品サイズ一覧表および
RAM１９に格納された相対座標１９ａからモジ
ユールのゲートレベル論理図上での矩形の大きさ
を求める（ステツプ34）。ステツプ34で求めた矩
形を十字枝の右下に置けるか否かを調べ（ステツ
プ35）、もし置けるなら矩形を十字枝の右下に置
き（ステツプ39）、水平軸Xpを該矩形の下に置く
（ステツプ４０）。この操作を繰り返し、ステツプ
35において、矩形を十字枝の右下に置けなくなつ
たら、配置した矩形のｘ方向の長さの最大値を
RAM１９に最大値ｘとして記憶し、水平軸Xpを
始点まで上げ、垂直軸YpをRAM１９に記憶した
ｘ方向の最大値の矩形の右へ移動する（ステツプ
36）。矩形を十字枝の右下に置けるす否かを判断
し（ステツプ37）、もし置くことができたらステ
ツプ39に移る。ステツプ37で矩形を十字枝右下に
置けない場合、改頁して十字枝を始点に設定し
（ステツプ38）、ステツプ39に移り、上記処理をく
り返す。ステツプ33で全モジユールの配置が終了
したら、各モジユール内のゲートの絶対座標を求
めて（ステツプ41）、ゲートを配置して（ステツ
プ42）属開処理を終了する。
展開処理プログラム１３ａで行われる。第１２図
は、展開処理プログラム１３ａの処理の流れを示
すフローチヤートである。まず、水平軸Xpおよ
び垂直軸Ypからなる十字枝をゲートレベル論理
図上に配置する（ステツプ31）。次にゲートレベ
ル論理図に配置する際のモジユールの順番を決定
する（ステツプ32）。全モジユールの配置が終了
しているか否かを判断し（ステツプ33）、フアイ
ル２０に格納された部品サイズ一覧表および
RAM１９に格納された相対座標１９ａからモジ
ユールのゲートレベル論理図上での矩形の大きさ
を求める（ステツプ34）。ステツプ34で求めた矩
形を十字枝の右下に置けるか否かを調べ（ステツ
プ35）、もし置けるなら矩形を十字枝の右下に置
き（ステツプ39）、水平軸Xpを該矩形の下に置く
（ステツプ４０）。この操作を繰り返し、ステツプ
35において、矩形を十字枝の右下に置けなくなつ
たら、配置した矩形のｘ方向の長さの最大値を
RAM１９に最大値ｘとして記憶し、水平軸Xpを
始点まで上げ、垂直軸YpをRAM１９に記憶した
ｘ方向の最大値の矩形の右へ移動する（ステツプ
36）。矩形を十字枝の右下に置けるす否かを判断
し（ステツプ37）、もし置くことができたらステ
ツプ39に移る。ステツプ37で矩形を十字枝右下に
置けない場合、改頁して十字枝を始点に設定し
（ステツプ38）、ステツプ39に移り、上記処理をく
り返す。ステツプ33で全モジユールの配置が終了
したら、各モジユール内のゲートの絶対座標を求
めて（ステツプ41）、ゲートを配置して（ステツ
プ42）属開処理を終了する。
以上説明したように、本発明によれば、下位階
層論理図への論理シンボルの配置を、上位階層機
能論理図のモジユール単位に所定の順序で、予め
決められた論理シンボル間の相対位置を保持しな
がら行うので、上位階層機能論理図と下位階層論
理図との対応がとりやすく、かつ論理を機能的に
まとめて見ることの可能な下位階層論理図を作成
することができるという優れた効果が得られる。
層論理図への論理シンボルの配置を、上位階層機
能論理図のモジユール単位に所定の順序で、予め
決められた論理シンボル間の相対位置を保持しな
がら行うので、上位階層機能論理図と下位階層論
理図との対応がとりやすく、かつ論理を機能的に
まとめて見ることの可能な下位階層論理図を作成
することができるという優れた効果が得られる。
第１図は本発明の一実施例のシステム構成を示
ブロツク図、第２図は上位階層機能レベル論理図
を示す図、第３図は第２図上の１モジユールのゲ
ートレベル論理図を示す図、第４図はゲートシン
ボルサイズの定義方法を示す図、第５図はゲート
シンボルサイズの一覧表を示す図、第６図はモジ
ユール配置順序を決定する方法を示す図、第７図
は矩形サイズを示す図、第８図はゲートシンボル
の矩形内相対位置を示す図、第９図Ａ，Ｂは矩形
の配置方法を説明する図、第１０図はゲートレベ
ル論理図上の矩形の座標を示す図、第１１図はゲ
ートシンボルの矩形内相対座標を示す図、第１２
図は機能レベル論理図からゲートレベル論理図に
展開する展開処理の流れ図である。 １１，１２，２０……フアイル、１３……
ROM、１４……CPU、１５……入力装置、１６
……プリンタ、１８……図面、１０１〜１０４…
…モジユール、１０５……モジユール間接続線、
２０１〜２０３……ゲート、５０１……モジユー
ル展開順序を示す波線、６０１，６０２……信号
名表示スペース、６０３……ゲート間接接続線表
示スペース、８０１，８０４……矩形。
ブロツク図、第２図は上位階層機能レベル論理図
を示す図、第３図は第２図上の１モジユールのゲ
ートレベル論理図を示す図、第４図はゲートシン
ボルサイズの定義方法を示す図、第５図はゲート
シンボルサイズの一覧表を示す図、第６図はモジ
ユール配置順序を決定する方法を示す図、第７図
は矩形サイズを示す図、第８図はゲートシンボル
の矩形内相対位置を示す図、第９図Ａ，Ｂは矩形
の配置方法を説明する図、第１０図はゲートレベ
ル論理図上の矩形の座標を示す図、第１１図はゲ
ートシンボルの矩形内相対座標を示す図、第１２
図は機能レベル論理図からゲートレベル論理図に
展開する展開処理の流れ図である。 １１，１２，２０……フアイル、１３……
ROM、１４……CPU、１５……入力装置、１６
……プリンタ、１８……図面、１０１〜１０４…
…モジユール、１０５……モジユール間接続線、
２０１〜２０３……ゲート、５０１……モジユー
ル展開順序を示す波線、６０１，６０２……信号
名表示スペース、６０３……ゲート間接接続線表
示スペース、８０１，８０４……矩形。
Claims (1)
- １ 論理回路を複数の機能的論理集合のモジユー
ルで表現した機能論理図を、その下位レベルの論
理ゲートシンボル（以下、論理シンボルという）
で表現したゲートレベル論理図に展開して論理回
路図を作成する論理回路図自動設計システムにお
いて、各モジユール内の各論理シンボルの相対位
置と大きさを予めテーブルに保持しておくと共
に、ゲートレベル論理図上での各モジユール占有
領域を、前記各論理シンボルの相対位置と大きさ
から該当モジユールの全論理シンボルを包含する
所定形状として求め、該所定形状の各モジユール
占有領域を前記機能論理図上でのモジユール配置
順序と関係をもたせて前記ゲートレベル論理図上
に配置し、該配置したモジユール占有領域の位置
と前記モジユール内の各論理シンボルの相対位置
とから、前記ゲートレベル論理図上の各論理シン
ボルの絶対位置を求め、該絶対位置に論理シンボ
ルを配置することを特徴とする論理回路図の論理
シンボル配置方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59060658A JPS60205672A (ja) | 1984-03-30 | 1984-03-30 | 論理回路図の論理シンボル配置方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59060658A JPS60205672A (ja) | 1984-03-30 | 1984-03-30 | 論理回路図の論理シンボル配置方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60205672A JPS60205672A (ja) | 1985-10-17 |
| JPH0143345B2 true JPH0143345B2 (ja) | 1989-09-20 |
Family
ID=13148653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59060658A Granted JPS60205672A (ja) | 1984-03-30 | 1984-03-30 | 論理回路図の論理シンボル配置方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60205672A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62217369A (ja) * | 1986-03-19 | 1987-09-24 | Fujitsu Ltd | 回路図自動作成方法 |
| JPH0786883B2 (ja) * | 1988-09-09 | 1995-09-20 | 松下電器産業株式会社 | 網図または諭理回路図自動生成方法およびそのシステム |
| JP2612967B2 (ja) * | 1991-01-18 | 1997-05-21 | 松下電器産業株式会社 | 網図自動生成方法及びそのシステム |
-
1984
- 1984-03-30 JP JP59060658A patent/JPS60205672A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60205672A (ja) | 1985-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE60116769T2 (de) | Verfahren und system zur hierarchischen metallenden-, einschliessungs- und belichtungsprüfung | |
| JPH0793358B2 (ja) | ブロック配置処理方式 | |
| JPH0143345B2 (ja) | ||
| US5161114A (en) | Method of manufacturing a reticule | |
| US6496968B1 (en) | Hierarchical wiring method for a semiconductor integrated circuit | |
| JPH10256386A (ja) | マスクパターンデータの作成方法 | |
| JPH056412A (ja) | 対話配線方式 | |
| JP2828372B2 (ja) | マスク用データ作成方法 | |
| JP2953051B2 (ja) | 導体パターン相互間のクリアランスをチェックする方法 | |
| JPS6193695A (ja) | 格子状配線パタ−ン作成方法 | |
| JP2001298092A (ja) | 機能ブロック端子の分割方法とこの方法を記録した記録媒体及びこの方法による自動配線処理装置 | |
| JP2535823B2 (ja) | 階層的パタ―ンレイアウト方法 | |
| JPH05233735A (ja) | 図面編集装置 | |
| JPH08255255A (ja) | 文書情報レイアウト装置および文書情報表示装置 | |
| JPH08161359A (ja) | 寸法線自動編集方法 | |
| JP2539049B2 (ja) | 諭理シミュレ―ション装置 | |
| JP2870585B2 (ja) | ハードウェアシミュレータ | |
| JP2002049653A (ja) | パターンデータ修正方法及び装置 | |
| JP3990552B2 (ja) | フォワードアノテーション方法 | |
| JP3012437B2 (ja) | 自動配置方法 | |
| JPH0358278A (ja) | 計算機による回路設計支援システム | |
| JP3095307B2 (ja) | 電気部品自動配置装置及び電気部品の自動配置方法 | |
| Sahara et al. | An interactive layout system of analog printed wiring boards | |
| JPH04178777A (ja) | 図形データの処理方法 | |
| JPH05108760A (ja) | 半導体装置のレイアウト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |