JP3012437B2 - 自動配置方法 - Google Patents
自動配置方法Info
- Publication number
- JP3012437B2 JP3012437B2 JP5219356A JP21935693A JP3012437B2 JP 3012437 B2 JP3012437 B2 JP 3012437B2 JP 5219356 A JP5219356 A JP 5219356A JP 21935693 A JP21935693 A JP 21935693A JP 3012437 B2 JP3012437 B2 JP 3012437B2
- Authority
- JP
- Japan
- Prior art keywords
- logic
- circuit diagram
- interval
- logic element
- logic elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は自動配置方法に関し、特
にレイアウトデータにおける論理素子形状の近接配置指
定に関する。
にレイアウトデータにおける論理素子形状の近接配置指
定に関する。
【０００２】
【従来の技術】従来の自動配置方法では、図５に示すよ
うに、各論理素子に近接配置指定を行なうステップＳＰ
９と、回路図データに近接配置情報を付加するステップ
ＳＰ１０とを有している。
うに、各論理素子に近接配置指定を行なうステップＳＰ
９と、回路図データに近接配置情報を付加するステップ
ＳＰ１０とを有している。
【０００３】図５中の回路図データ１０５の具体的回路
例を示す図６を参照すると、このデータはインバータの
論理素子１，フリップフロップの論理素子２，３，４，
ＡＮＤゲートの論理素子５，６，ＮＯＲゲートの論理素
子７からなる構成を示している。
例を示す図６を参照すると、このデータはインバータの
論理素子１，フリップフロップの論理素子２，３，４，
ＡＮＤゲートの論理素子５，６，ＮＯＲゲートの論理素
子７からなる構成を示している。
【０００４】例えば、図６のような回路図データ１０５
を入力した場合、素子１，素子２，素子３，素子４をそ
れぞれ近接配置指定Ａを与え、素子５，素子６，素子７
に対して近接配置指定Ｂを与える時、各論理素子に近接
配置指定を行なうステップでは、始めに回路図データ１
０５を読み込み（ステップ１００）、次に素子１，素子
２，素子３，素子４の論理素子を指定し、その指定に合
わせて近接配置指定Ａを指定し、素子５，素子６，素子
７の指定に合わせて近接配置指定Ｂが指定された近接配
置の論理素子名とグループ名のデータ１０６のファイル
を読み込む（ステップ１０１）。
を入力した場合、素子１，素子２，素子３，素子４をそ
れぞれ近接配置指定Ａを与え、素子５，素子６，素子７
に対して近接配置指定Ｂを与える時、各論理素子に近接
配置指定を行なうステップでは、始めに回路図データ１
０５を読み込み（ステップ１００）、次に素子１，素子
２，素子３，素子４の論理素子を指定し、その指定に合
わせて近接配置指定Ａを指定し、素子５，素子６，素子
７の指定に合わせて近接配置指定Ｂが指定された近接配
置の論理素子名とグループ名のデータ１０６のファイル
を読み込む（ステップ１０１）。
【０００５】次に、前段のステップを得られた情報をも
とに、各論理素子に近接配置情報を付加し（ステップ１
０２）、回路図データの各論理素子に対して近接配置情
報を付加し（ステップ１０３）、回路図データファイル
１０７に出力する。
とに、各論理素子に近接配置情報を付加し（ステップ１
０２）、回路図データの各論理素子に対して近接配置情
報を付加し（ステップ１０３）、回路図データファイル
１０７に出力する。
【０００６】次に、前段のステップで出力された回路図
データファイル１０７にもとずいて、論理素子毎のレイ
アウト図形を自動配置処理（ステップ１０９）する。
データファイル１０７にもとずいて、論理素子毎のレイ
アウト図形を自動配置処理（ステップ１０９）する。
【０００７】ここで、ステップ１００，１０１は、各論
理素子に近接配置指定を行なうステップＳＰ９である。
またステップ１０２，１０３は、回路図データ１０７に
近接配置情報を付加するステップＳＰ１０である。
理素子に近接配置指定を行なうステップＳＰ９である。
またステップ１０２，１０３は、回路図データ１０７に
近接配置情報を付加するステップＳＰ１０である。
【０００８】
【発明が解決しようとする課題】この従来の自動配置方
法では、論理素子毎に近接配置指定をそれぞれ外部情報
として指定する必要があり、この指定を省略して自動配
置を行なた場合、論理素子間が極端に離れてしまう状態
になってしまうことが発生していた。
法では、論理素子毎に近接配置指定をそれぞれ外部情報
として指定する必要があり、この指定を省略して自動配
置を行なた場合、論理素子間が極端に離れてしまう状態
になってしまうことが発生していた。
【０００９】又、論理素子毎に近接配置指定を行なわな
ければならない為、自動配置に必要な近接配置の論理素
子名とグループ名のデータファイルを作成する時間が大
きくなってしまうという問題点があった。
ければならない為、自動配置に必要な近接配置の論理素
子名とグループ名のデータファイルを作成する時間が大
きくなってしまうという問題点があった。
【００１０】本発明では、このような問題点が解決さ
れ、近接配置指定を回路図データの論理素子配置間隔か
ら抽出し、自動的に優先順位を付けて回路図データ内に
近接配置情報を付加する方法を備えている。
れ、近接配置指定を回路図データの論理素子配置間隔か
ら抽出し、自動的に優先順位を付けて回路図データ内に
近接配置情報を付加する方法を備えている。
【００１１】
【課題を解決するための手段】本発明の自動配置方法
は、レイアウトデータにおける論理素子形状の近接配置
指定を回路図データから抽出する時の論理素子間隔を指
定するステップと、前記論理素子の優先順位指定を行な
うステップと、前記回路図データから各論理素子間の間
隔を抽出するステップと、抽出された論理素子間の間隔
よりこの間隔の短い順番にデータの並び換え，各論理素
子に対して近接配置指定を付加するステップとを備えて
いることを特徴とする。
は、レイアウトデータにおける論理素子形状の近接配置
指定を回路図データから抽出する時の論理素子間隔を指
定するステップと、前記論理素子の優先順位指定を行な
うステップと、前記回路図データから各論理素子間の間
隔を抽出するステップと、抽出された論理素子間の間隔
よりこの間隔の短い順番にデータの並び換え，各論理素
子に対して近接配置指定を付加するステップとを備えて
いることを特徴とする。
【００１２】
【実施例】図１，図２は本発明の第１の実施例の流れを
順に示したフロー図である。図１中のＡ，Ｂは図２中の
Ａ，Ｂとそれぞれ結線され、図１と図２とを組み合わせ
て、全体の流れとなる。
順に示したフロー図である。図１中のＡ，Ｂは図２中の
Ａ，Ｂとそれぞれ結線され、図１と図２とを組み合わせ
て、全体の流れとなる。
【００１３】図１乃至図４において、この実施例は、始
めに図１の回路図データ２１３を読み込む（ステップ２
００）。このステップ２００では論理素子の端子に接続
された配線名と、回路図データに配置された論理素子の
配置座標，論理素子に付加された論理素子名等を抽出す
る。
めに図１の回路図データ２１３を読み込む（ステップ２
００）。このステップ２００では論理素子の端子に接続
された配線名と、回路図データに配置された論理素子の
配置座標，論理素子に付加された論理素子名等を抽出す
る。
【００１４】次に、近接配置指定とする論理素子間隔の
最大間隔寸法が記述されたファイル２１４を読み込み
（ステップ２０１）、論理素子間隔が同一間隔の時の優
先順位指定ファイル２１５を読み込む（ステップ２０
２）。
最大間隔寸法が記述されたファイル２１４を読み込み
（ステップ２０１）、論理素子間隔が同一間隔の時の優
先順位指定ファイル２１５を読み込む（ステップ２０
２）。
【００１５】次に対象となる論理素子に対して、同一の
配線名を持つ論理素子を抽出し（ステップ２０４）、抽
出された論理素子との配置間隔を抽出する（ステップ２
０５）。
配線名を持つ論理素子を抽出し（ステップ２０４）、抽
出された論理素子との配置間隔を抽出する（ステップ２
０５）。
【００１６】次に、抽出された配置間隔が、近接配置指
定とする論理素子間隔の最大間隔寸法より大きな間隔の
場合は、近接配置指定がないものとして論理素子の抽出
を行なわず、最大間隔寸法以内にあるものは、近接配置
指定が必要な論理素子として判断する（ステップ２０
６）。
定とする論理素子間隔の最大間隔寸法より大きな間隔の
場合は、近接配置指定がないものとして論理素子の抽出
を行なわず、最大間隔寸法以内にあるものは、近接配置
指定が必要な論理素子として判断する（ステップ２０
６）。
【００１７】近接配置指定が必要として抽出された論理
素子については、論理素子同士の配線間隔の短い順に並
び換えを行なう（図２のステップ２０７）。
素子については、論理素子同士の配線間隔の短い順に並
び換えを行なう（図２のステップ２０７）。
【００１８】次に、配線間隔の短い順に並び換えを行な
った時に、同一の配線間隔のものがあるか否かを判断す
る（ステップ２０８）。
った時に、同一の配線間隔のものがあるか否かを判断す
る（ステップ２０８）。
【００１９】同一のものが存在した場合、対象となる論
理素子に対して抽出された論理素子が入力側にあるか、
出力側にあるかを判断し、優先順位ファイル２１５より
指定された優先指定にもとづき、入力側又は出力側の関
係にある論理素子を並び換える（ステップ２０９）。
尚、同一の配線間隔ではない場合は、ステップ２０９の
処理は行なわない。
理素子に対して抽出された論理素子が入力側にあるか、
出力側にあるかを判断し、優先順位ファイル２１５より
指定された優先指定にもとづき、入力側又は出力側の関
係にある論理素子を並び換える（ステップ２０９）。
尚、同一の配線間隔ではない場合は、ステップ２０９の
処理は行なわない。
【００２０】次に、配置間隔の短い順に並び換えられた
論理素子の順番に、近接配置指定と優先値を与える（ス
テップ２１０）。
論理素子の順番に、近接配置指定と優先値を与える（ス
テップ２１０）。
【００２１】以上ステップ２０４からステップ２１０の
処理を全論理素子を対象論理素子として繰り返し行なう
（ステップ２０３）。
処理を全論理素子を対象論理素子として繰り返し行なう
（ステップ２０３）。
【００２２】全論理素子に対して処理が終了したら、回
路図データの各論理素子に近接配置指定と優先値の情報
を付加し、回路図データファイル２１６に格納する（ス
テップ２１１）。
路図データの各論理素子に近接配置指定と優先値の情報
を付加し、回路図データファイル２１６に格納する（ス
テップ２１１）。
【００２３】次に、この格納された回路図データファイ
ル２１６をもとに論理素子毎のレイアウト図形を自動配
置処理する（ステップ２１２）。
ル２１６をもとに論理素子毎のレイアウト図形を自動配
置処理する（ステップ２１２）。
【００２４】尚、ステップ２０１は、論理素子形状の近
接配置指定を回路図データから抽出する時の論理素子間
隔を指定するステップＳＰ１である。ステップ２０２
は、論理素子の優先順位指定を行なうステップＳＰ２で
ある。
接配置指定を回路図データから抽出する時の論理素子間
隔を指定するステップＳＰ１である。ステップ２０２
は、論理素子の優先順位指定を行なうステップＳＰ２で
ある。
【００２５】ステップ２０３乃至２０６は、回路図デー
タから各論理素子間の間隔を抽出するステップＳＰ３で
ある。
タから各論理素子間の間隔を抽出するステップＳＰ３で
ある。
【００２６】ステップ２０７乃至２１２は、抽出された
論理素子間の間隔より、間隔の短い順番にデータの並び
換え、各論理素子に対して近接配置指定を付加するステ
ップＳＰ４である。
論理素子間の間隔より、間隔の短い順番にデータの並び
換え、各論理素子に対して近接配置指定を付加するステ
ップＳＰ４である。
【００２７】本発明の第２の実施例のフローを示す図
３，図４を参照すると、この実施例は、始めに回路図デ
ータ２１３を読み込む（ステップ２００）。このステッ
プ２００では論理素子の端子に接続された配線名と、回
路図データに配置された論理素子の配置座標，論理素子
に付加された論理素子名，回路図の階層名等を抽出す
る。
３，図４を参照すると、この実施例は、始めに回路図デ
ータ２１３を読み込む（ステップ２００）。このステッ
プ２００では論理素子の端子に接続された配線名と、回
路図データに配置された論理素子の配置座標，論理素子
に付加された論理素子名，回路図の階層名等を抽出す
る。
【００２８】次に、近接配置指定とする論理素子間隔の
最大間隔寸法が記述されたファイル２１４を読み込み
（ステップ２０１）、論理素子間隔が同一間隔の時の優
先順位指定ファイル２１５を読み込む（ステップ２０
２）。
最大間隔寸法が記述されたファイル２１４を読み込み
（ステップ２０１）、論理素子間隔が同一間隔の時の優
先順位指定ファイル２１５を読み込む（ステップ２０
２）。
【００２９】次に、対象となる論理素子に対して、同一
の配線名を持つ論理素子を抽出する（ステップ２０
４）。
の配線名を持つ論理素子を抽出する（ステップ２０
４）。
【００３０】次に、抽出された論理素子の中で、階層名
が異なっていないかどうかを判断し（ステップ２１
７）、同一の場合は、同一階層のデータとして階層の定
義を行なう（ステップ２１８）。又、異なっている場合
は、階層を渡る近接配置を防ぐ為、対象の論理素子に対
する近接配置指定対象外として処理する。
が異なっていないかどうかを判断し（ステップ２１
７）、同一の場合は、同一階層のデータとして階層の定
義を行なう（ステップ２１８）。又、異なっている場合
は、階層を渡る近接配置を防ぐ為、対象の論理素子に対
する近接配置指定対象外として処理する。
【００３１】次に、ステップ２１８で処理された論理素
子との配置間隔を抽出する（ステップ２０５）。
子との配置間隔を抽出する（ステップ２０５）。
【００３２】抽出された配置間隔が、近接配置指定とす
る論理素子間隔の最大間隔寸法より大きな間隔の場合
は、近接配置指定がないものとして論理素子の抽出を行
なわず、最大間隔寸法以内にあるものは、近接配置指定
が必要な論理素子として判断する（ステップ２０６）。
る論理素子間隔の最大間隔寸法より大きな間隔の場合
は、近接配置指定がないものとして論理素子の抽出を行
なわず、最大間隔寸法以内にあるものは、近接配置指定
が必要な論理素子として判断する（ステップ２０６）。
【００３３】近接配置指定が必要として抽出された論理
素子については、論理素子同士の配線間隔の短い順に並
び換えを行なう（図４のステップ２０７）。
素子については、論理素子同士の配線間隔の短い順に並
び換えを行なう（図４のステップ２０７）。
【００３４】次に、配線間隔の短い順に並び換えを行な
った時に、同一の配線間隔のものがあるか否かを判断し
（ステップ２０８）、同一のものが存在した場合、対象
となる論理素子に対して抽出された論理素子が入力側に
あるか、出力側にあるかの判断し、優先順位ファイル２
１５より指定された優先順位にもとずき、入力側又は出
力側の関係にある論理素子を並び換える（ステップ２０
９）。
った時に、同一の配線間隔のものがあるか否かを判断し
（ステップ２０８）、同一のものが存在した場合、対象
となる論理素子に対して抽出された論理素子が入力側に
あるか、出力側にあるかの判断し、優先順位ファイル２
１５より指定された優先順位にもとずき、入力側又は出
力側の関係にある論理素子を並び換える（ステップ２０
９）。
【００３５】尚、同一の配線間隔ではない場合は、ステ
ップ２０９の処理は行なれない。
ップ２０９の処理は行なれない。
【００３６】次に、配置間隔の短い順に並び換えられた
論理素子の順番に、近接配置指定と優先値を与える（ス
テップ２１０）。
論理素子の順番に、近接配置指定と優先値を与える（ス
テップ２１０）。
【００３７】以上ステップ２０９からステップ２１０の
処理を全論理素子を対象論理素子として繰り返し行なう
（ステップ２０３）。
処理を全論理素子を対象論理素子として繰り返し行なう
（ステップ２０３）。
【００３８】全論理素子に対して処理が終了したら、回
路図データの各論理素子に近接配置指定と優先値の情報
を付加し、回路図データファイル２１６に格納する（ス
テップ２１１）。
路図データの各論理素子に近接配置指定と優先値の情報
を付加し、回路図データファイル２１６に格納する（ス
テップ２１１）。
【００３９】次に、この格納された回路図データファイ
ル２１６をもとに論理素子毎のレイアウト図形を自動配
置処理する（ステップ２１２）。
ル２１６をもとに論理素子毎のレイアウト図形を自動配
置処理する（ステップ２１２）。
【００４０】尚、図３中のＣ，Ｄは図４中のＣ，Ｄとそ
れぞれ結線される。
れぞれ結線される。
【００４１】ステップ２０１は、論理素子形状の近接配
置指定を回路図データから抽出する時の論理素子間隔を
指定するステップＳＰ５である。ステップ２０２は、論
理素子の優先順位指定を行なうステップＳＰ６である。
置指定を回路図データから抽出する時の論理素子間隔を
指定するステップＳＰ５である。ステップ２０２は、論
理素子の優先順位指定を行なうステップＳＰ６である。
【００４２】ステップ２０３乃至２０６は、回路図デー
タから各論理素子間の間隔を抽出するステップＳＰ７で
ある。
タから各論理素子間の間隔を抽出するステップＳＰ７で
ある。
【００４３】図４のステップ２０７乃至２１２は、抽出
された論理素子間の間隔より、間隔の短い順番にデータ
の並び換え、各論理素子に対して近接配置指定を付加す
るステップＳＰ８である。
された論理素子間の間隔より、間隔の短い順番にデータ
の並び換え、各論理素子に対して近接配置指定を付加す
るステップＳＰ８である。
【００４４】
【発明の効果】以上説明したように、本発明は、回路図
データに配置された論理ゲートの位置より各論理素子間
の近接配置指定を抽出して、回路データ中に近接配置指
定情報を付加するようにしたので、自動配置システムの
外部情報として近接配置指定を用意することがなく、近
接配置指定情報を作成する時間が不要となり、また自動
的に近接配置指定が付加される為、自動配置を行なった
場合、レイアウトデータにおける論理素子間が極端に離
れて配置される状態を防ぐことが出来る。
データに配置された論理ゲートの位置より各論理素子間
の近接配置指定を抽出して、回路データ中に近接配置指
定情報を付加するようにしたので、自動配置システムの
外部情報として近接配置指定を用意することがなく、近
接配置指定情報を作成する時間が不要となり、また自動
的に近接配置指定が付加される為、自動配置を行なった
場合、レイアウトデータにおける論理素子間が極端に離
れて配置される状態を防ぐことが出来る。
【図１】本発明の第１の実施例の第１の部分のフロー図
である。
である。
【図２】第１の部分に続く第２の部分のフロー図であ
る。
る。
【図３】本発明の第２の実施例の第１の部分のフロー図
である。
である。
【図４】第２の実施例の第１の部分に続く第２の部分を
示すフロー図である。
示すフロー図である。
【図５】従来の自動配置方法を示すフロー図である。
【図６】回路図データの回路図である。
１，２，３，４，５，６，７ 論理素子 Ａ，Ｂ 近接配置指定部分 ＳＰ１〜ＳＰ１０ ステップ １０５，１０７ 回路図データ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−261783（ＪＰ，Ａ) 特開 平３−225470（ＪＰ，Ａ) 特開 平４−288676（ＪＰ，Ａ) 特開 平４−321181（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 17/50
Claims (1)
- 【請求項１】 レイアウトデータにおける論理素子形状
の近接配置指定を回路図データから抽出する時の論理素
子間隔を指定するステップと、前記論理素子の優先順位
指定を行なうステップと、前記回路図データから各論理
素子間の間隔を抽出するステップと、抽出された論理素
子間の間隔よりこの間隔の短い順番にデータの並び換
え，各論理素子に対して近接配置指定を付加するステッ
プとを備えていることを特徴とする自動配置方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5219356A JP3012437B2 (ja) | 1993-09-03 | 1993-09-03 | 自動配置方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5219356A JP3012437B2 (ja) | 1993-09-03 | 1993-09-03 | 自動配置方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0773214A JPH0773214A (ja) | 1995-03-17 |
| JP3012437B2 true JP3012437B2 (ja) | 2000-02-21 |
Family
ID=16734156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5219356A Expired - Lifetime JP3012437B2 (ja) | 1993-09-03 | 1993-09-03 | 自動配置方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3012437B2 (ja) |
-
1993
- 1993-09-03 JP JP5219356A patent/JP3012437B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0773214A (ja) | 1995-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63245940A (ja) | ブロック配置処理方式 | |
| US5764534A (en) | Method for providing placement information during design entry | |
| JP3012437B2 (ja) | 自動配置方法 | |
| JP2817517B2 (ja) | Ｌｓｉの配置配線システム | |
| JPH02140952A (ja) | 集積回路の電源配線方法 | |
| JP2828372B2 (ja) | マスク用データ作成方法 | |
| JP2580982B2 (ja) | Ｌｓｉ電源配線レイアウトシステム | |
| JP2956271B2 (ja) | 集積回路設計方法 | |
| JPH0143345B2 (ja) | ||
| JP2666733B2 (ja) | 高速図形処理装置 | |
| JPS62273751A (ja) | 集積回路 | |
| JP3130891B2 (ja) | 配線方法 | |
| JP2844945B2 (ja) | 集積回路のレイアウト設計方式 | |
| JP4119504B2 (ja) | 配線禁止領域設定方法 | |
| US6957401B2 (en) | Integrated circuit (IC) having IC floorplan silhouette-like power supply net, and sea of supply (SoS) electronic design automation (EDA) tool for designing same | |
| JP2850945B2 (ja) | 半導体集積回路及びそのレイアウト手法 | |
| JP2822677B2 (ja) | 電子回路設計装置 | |
| JPH02298048A (ja) | 自動レイアウトシステム | |
| JP3046126B2 (ja) | プログラムモジュールの呼び出し方式 | |
| JP2001357091A (ja) | リピータブロックをｈｄｌにて自動的に生成し、領域制約のあるチップ設計に組み込む方法 | |
| JP2608166B2 (ja) | マルチチップデータの処理方法 | |
| JPH0578062B2 (ja) | ||
| JPH0773225A (ja) | 論理分割方式 | |
| JPH0334349A (ja) | 集積回路レイアウト設計方式 | |
| JPH10134092A (ja) | 半導体回路の回路入力方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991124 |