JPH03282781A - 自動レイアウトシステム - Google Patents
自動レイアウトシステムInfo
- Publication number
- JPH03282781A JPH03282781A JP2083518A JP8351890A JPH03282781A JP H03282781 A JPH03282781 A JP H03282781A JP 2083518 A JP2083518 A JP 2083518A JP 8351890 A JP8351890 A JP 8351890A JP H03282781 A JPH03282781 A JP H03282781A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- power
- power supply
- layout
- net
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 8
- 101100489717 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND2 gene Proteins 0.000 description 5
- 208000035795 Hypocalcemic vitamin D-dependent rickets Diseases 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 208000033584 type 1 vitamin D-dependent rickets Diseases 0.000 description 2
- 238000012795 verification Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は自動レイアウトシステムに関し、特にＬＳＩの
自動設計のための自動レイアウトシステムに関する。
自動設計のための自動レイアウトシステムに関する。
従来の自動レイアウトシステムは第６図に示すような流
れに従って行なわれていた。すなわち、第７図（ａ）に
示すような電源情報かないネットリス１〜と、第７図（
ｂ）に示すようなレイアウトライブラリにより、まず第
７図（ｃ）のように全体の配置を決定し、次に、第７図
（ｄ）に示すように各素子のＶという名のピンには全て
同一のＶＤＤの電源ネットに接続され、Ｇという名のピ
ンには全てＧ Ｎ Ｄの電源ネットに接続されていた。
れに従って行なわれていた。すなわち、第７図（ａ）に
示すような電源情報かないネットリス１〜と、第７図（
ｂ）に示すようなレイアウトライブラリにより、まず第
７図（ｃ）のように全体の配置を決定し、次に、第７図
（ｄ）に示すように各素子のＶという名のピンには全て
同一のＶＤＤの電源ネットに接続され、Ｇという名のピ
ンには全てＧ Ｎ Ｄの電源ネットに接続されていた。
上述した、従来の自動レイアウトシステムでは、例えは
、素子Ａ１と素子Ａ２にはＶＤＤＩという名の電源と、
ＧＮＤ １という名のグランドを、索子Ｂ ］、にはＶ
ＤＤ２という名の電源と、ＧＮＤ２という名のクランド
を供給しようとしても、同じ名前を持つピンをすべて一
本のネットで配線するので、レイアウトライブラリ上の
ピン名を変更しない限り、複数の電源を持つ回路を処理
てきないという欠点があった。
、素子Ａ１と素子Ａ２にはＶＤＤＩという名の電源と、
ＧＮＤ １という名のグランドを、索子Ｂ ］、にはＶ
ＤＤ２という名の電源と、ＧＮＤ２という名のクランド
を供給しようとしても、同じ名前を持つピンをすべて一
本のネットで配線するので、レイアウトライブラリ上の
ピン名を変更しない限り、複数の電源を持つ回路を処理
てきないという欠点があった。
そこで電源基、ピン名の仕様を自動レイアウトシステム
の仕様に合わせて作成する必要が生しるが自動レイアウ
トシステムの利用者が任意の名称を付加することが禁止
されている。そのため、シミュレータやレイアウト検証
ツール等の他ＣＡＤシステムと組み合わせて使用する場
合、電源基。
の仕様に合わせて作成する必要が生しるが自動レイアウ
トシステムの利用者が任意の名称を付加することが禁止
されている。そのため、シミュレータやレイアウト検証
ツール等の他ＣＡＤシステムと組み合わせて使用する場
合、電源基。
ピン名の仕様が相反すると、変換プログラムが必要にな
るといった欠点があった。
るといった欠点があった。
本発明の目的は、レイアウトライブラリ上のピン名を変
更することなしに、複数の電源を用いた回路の自動レイ
アウトが可能な自動レイアウトシステムを提供するごと
にある。
更することなしに、複数の電源を用いた回路の自動レイ
アウトが可能な自動レイアウトシステムを提供するごと
にある。
本発明の自動レイアウトシステムは、素子ごとの電源ネ
ットのデータと前記素子ごとに供給される電源の種類及
び電源ピン名に応答してネットリストを発生する手段と
、前記ネットリストとレイアウトライブラリに応答して
自動的に配置および配線をする手段とを有することを特
徴とする。
ットのデータと前記素子ごとに供給される電源の種類及
び電源ピン名に応答してネットリストを発生する手段と
、前記ネットリストとレイアウトライブラリに応答して
自動的に配置および配線をする手段とを有することを特
徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例を説明するための流れ図
である。まず、第２図（ｂ）に示すような電源情報のな
いネットリストに第２図（ｃ）に示すようなそれぞれの
素子における電源情報、つまり本実施例においては、イ
ンバータＡｌ、Ａ２と、ＮＡＮＤゲートＢ１に対する個
別の情報を付加する。このように素子側に電源情報を付
加した後に第２図（ａ）に示すようなレイアウトライブ
ラリに応答した配置を決定するごとになる。
である。まず、第２図（ｂ）に示すような電源情報のな
いネットリストに第２図（ｃ）に示すようなそれぞれの
素子における電源情報、つまり本実施例においては、イ
ンバータＡｌ、Ａ２と、ＮＡＮＤゲートＢ１に対する個
別の情報を付加する。このように素子側に電源情報を付
加した後に第２図（ａ）に示すようなレイアウトライブ
ラリに応答した配置を決定するごとになる。
従って、配線の際には第３図に示すように、インバータ
Ａｌ、Ａ２のＶＤＤのピンにはＶＤＤｌを、ＧＮＤのピ
ンにはＧＮＤＩを接続させ、ＮＡＮＤゲートＢ１のＶＤ
ＤのピンにはＶＤＤ２を、ＧＮＤのピンにはＧＮＤ２を
接続するごとになる。すなわち、それぞれの素子のピン
名は変更せずに、複数の電源を持つ回路のレイアウトを
処理することができる。
Ａｌ、Ａ２のＶＤＤのピンにはＶＤＤｌを、ＧＮＤのピ
ンにはＧＮＤＩを接続させ、ＮＡＮＤゲートＢ１のＶＤ
ＤのピンにはＶＤＤ２を、ＧＮＤのピンにはＧＮＤ２を
接続するごとになる。すなわち、それぞれの素子のピン
名は変更せずに、複数の電源を持つ回路のレイアウトを
処理することができる。
第４図は、本発明の第２の実施例を説明するためのパッ
ドが存在する構成を有する図である。このように回路に
パッドが存在する場合は、第５図（ａ＞に示すようなレ
イアウトとなるため、電源情報として、電源・グランド
ピン、電源・グランドピン１〜の他に、電源・グランド
パッドの情報が必要となる。そこで、第５図（ｂ）、（
ｃ）に示すようなネットリストおよび電源情報の付加規
則を第１の実施例と同様なフローに従って処理する−と
により、パッドが存在する回路に対しても適用可能とな
る。
ドが存在する構成を有する図である。このように回路に
パッドが存在する場合は、第５図（ａ＞に示すようなレ
イアウトとなるため、電源情報として、電源・グランド
ピン、電源・グランドピン１〜の他に、電源・グランド
パッドの情報が必要となる。そこで、第５図（ｂ）、（
ｃ）に示すようなネットリストおよび電源情報の付加規
則を第１の実施例と同様なフローに従って処理する−と
により、パッドが存在する回路に対しても適用可能とな
る。
以上説明したように本発明は、自動レイアウトシステム
の入力データであるネットリストに対し、会話的または
一括で与えられた指定に従って、各素子に対する電源情
報を付加するごとにより、他電源が扱えしかも複数の電
源を必要とする回路の自動レイアウトか゛、レイアウト
ライブラリーＦのピン名を変更することなしに行えると
いう効果がある。
の入力データであるネットリストに対し、会話的または
一括で与えられた指定に従って、各素子に対する電源情
報を付加するごとにより、他電源が扱えしかも複数の電
源を必要とする回路の自動レイアウトか゛、レイアウト
ライブラリーＦのピン名を変更することなしに行えると
いう効果がある。
また、電源基、ピン名に任意の名称を設定できるため、
他ＣＡＤシステムとの整合性もとりやすいという利点か
ある。
他ＣＡＤシステムとの整合性もとりやすいという利点か
ある。
第１図は本発明の第１の実施例を説明するための流れ図
、第２図（ａ）乃至（Ｃ）はそれぞれ本発明の第１の実
施例を説明するための論理回路図とそのネッ１へリスト
を示す図および電源情報の付加規則を示す図、第３図は
第２図（ａ）の回路の配置配線を行った結果を示す図、
第４図は本発明の第２の実施例を説明するための論理回
路図、第５図（ａ）乃至（ｃ）はそれぞれ本発明の第２
の実施例を説明するための論理回路図とそのネットリス
トを示す図および電源情報の付加規則を示す図、第６図
は従来例を説明するための流れ図、第７図（ａ）乃至（
ｄ）は第６図の処理に対応した回路図である。 １１・・・電源ＶＤＤ２の入力端子、１２・・・電源Ｖ
ＤＤ２のネット、１．３−・電源ｖＤＤ１の入力端子、
１４・・・電源ＶＤＤＩのネット、１５・・グランドＧ
ＮＤＩの入力端子、１６・・グランドＧ Ｎ Ｄ １の
ネット、１７・・・グランドＧＮＤ２の入力端子、１８
・クランドＧＮＤ２のネット、１つ・・・素子の電源ピ
ン、２０・・・素子のグランドピン、２３・・・電源Ｖ
ＤＤＩのネット、２４・・・電源ＶＤＤ２のネット、２
５・・・グランドＧＮＤ ］のネット、２６・・・グラ
ンドＧＮＤ２のネット、２７・・・インバータ、２８・
・入力パッド、２つ・・・出力パッド、３１・・電源パ
ッド、３２・・・クランドパット、３３・・電源ネット
、３４・・・グランドネット、３５・・・電源ピン、３
６・・グランドピン。
、第２図（ａ）乃至（Ｃ）はそれぞれ本発明の第１の実
施例を説明するための論理回路図とそのネッ１へリスト
を示す図および電源情報の付加規則を示す図、第３図は
第２図（ａ）の回路の配置配線を行った結果を示す図、
第４図は本発明の第２の実施例を説明するための論理回
路図、第５図（ａ）乃至（ｃ）はそれぞれ本発明の第２
の実施例を説明するための論理回路図とそのネットリス
トを示す図および電源情報の付加規則を示す図、第６図
は従来例を説明するための流れ図、第７図（ａ）乃至（
ｄ）は第６図の処理に対応した回路図である。 １１・・・電源ＶＤＤ２の入力端子、１２・・・電源Ｖ
ＤＤ２のネット、１．３−・電源ｖＤＤ１の入力端子、
１４・・・電源ＶＤＤＩのネット、１５・・グランドＧ
ＮＤＩの入力端子、１６・・グランドＧ Ｎ Ｄ １の
ネット、１７・・・グランドＧＮＤ２の入力端子、１８
・クランドＧＮＤ２のネット、１つ・・・素子の電源ピ
ン、２０・・・素子のグランドピン、２３・・・電源Ｖ
ＤＤＩのネット、２４・・・電源ＶＤＤ２のネット、２
５・・・グランドＧＮＤ ］のネット、２６・・・グラ
ンドＧＮＤ２のネット、２７・・・インバータ、２８・
・入力パッド、２つ・・・出力パッド、３１・・電源パ
ッド、３２・・・クランドパット、３３・・電源ネット
、３４・・・グランドネット、３５・・・電源ピン、３
６・・グランドピン。
Claims (1)
- 【特許請求の範囲】 １、素子ごとの電源ネットのデータと前記素子ごとに供
給される電源の種類及び電源ピン名に応答してネットリ
ストを発生する手段と、前記ネットリストとレイアウト
ライブラリに応答して自動的に配置および配線をする手
段とを有することを特徴とする自動レイアウトシステム
。 ２、請求項１記載の自動レイアウトシステムにおいて、
電源パッドのデータを付加して前記ネットリストを発生
することを特徴とする自動レイアウトシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2083518A JPH03282781A (ja) | 1990-03-30 | 1990-03-30 | 自動レイアウトシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2083518A JPH03282781A (ja) | 1990-03-30 | 1990-03-30 | 自動レイアウトシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03282781A true JPH03282781A (ja) | 1991-12-12 |
Family
ID=13804708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2083518A Pending JPH03282781A (ja) | 1990-03-30 | 1990-03-30 | 自動レイアウトシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03282781A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100486274B1 (ko) * | 2002-10-24 | 2005-04-29 | 삼성전자주식회사 | 집적회로 장치 설계용 네트리스트 작성 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54148490A (en) * | 1978-05-15 | 1979-11-20 | Hitachi Ltd | Manufacture of integrated circuit |
| JPS63303469A (ja) * | 1987-06-03 | 1988-12-12 | Mitsubishi Electric Corp | 多電源論理回路設計用ｃａｄ方式 |
| JPS6482177A (en) * | 1987-09-24 | 1989-03-28 | Nec Corp | Deciding method for connecting section of power supply wiring |
-
1990
- 1990-03-30 JP JP2083518A patent/JPH03282781A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54148490A (en) * | 1978-05-15 | 1979-11-20 | Hitachi Ltd | Manufacture of integrated circuit |
| JPS63303469A (ja) * | 1987-06-03 | 1988-12-12 | Mitsubishi Electric Corp | 多電源論理回路設計用ｃａｄ方式 |
| JPS6482177A (en) * | 1987-09-24 | 1989-03-28 | Nec Corp | Deciding method for connecting section of power supply wiring |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100486274B1 (ko) * | 2002-10-24 | 2005-04-29 | 삼성전자주식회사 | 집적회로 장치 설계용 네트리스트 작성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4960724A (en) | Method for deleting unused gates and method for manufacturing master-slice semiconductor integrated circuit device using the deleting method | |
| JPS6025463A (ja) | 実時間診断手段を具えるマクロセルアレイ | |
| JPH02222217A (ja) | プログラマブル論理回路 | |
| KR0138946B1 (ko) | 데이타경로 회로 레이아웃 생성 시스템 | |
| Ramanathan et al. | Clock distribution in general VLSI circuits | |
| US6516449B2 (en) | Methodology to create integrated circuit designs by replication maintaining isomorphic input output and fault behavior | |
| JPH03282781A (ja) | 自動レイアウトシステム | |
| Hill et al. | Preliminary description of Tabula Rasa, an electrically reconfigurable hardware engine | |
| KR20040036283A (ko) | 집적회로 장치 설계용 네트리스트 작성 방법 | |
| Ramón et al. | VLSI Design with Alliance Free CAD Tools: an Implementation Example | |
| US6653858B2 (en) | Bypass capacitance localization | |
| JPH03175720A (ja) | 半導体集積回路 | |
| JP2001249954A (ja) | 電気電子回路の結線図作成装置 | |
| US6721931B2 (en) | System and method for simplifying clock construction and analysis | |
| JPS62219300A (ja) | 半導体集積回路 | |
| Feller et al. | Standard cell approach for generating custom CMOS/SOS devices using a fully automatic layout program | |
| JPH0120538B2 (ja) | ||
| De Man | Microsystems: a challenge for CAD development | |
| JPS62279657A (ja) | 大規模ゲ−トアレイ | |
| JPH0471072A (ja) | アナログ／ディジタル混載集積回路のシミュレーション方法 | |
| JPH0221634A (ja) | 半導体集積回路のマスクレイアウト方法 | |
| Mak et al. | On Constrained Pin-Mapping for FPGA–PCB Codesign | |
| Saeed Hazkial Gerges | Development of an FPGA-based controller PCB used in the control system of a modular multiport power converter | |
| JPH03219367A (ja) | Ｐｌｄ論理シミュレータ | |
| JPH04153779A (ja) | ゲートアレイ設計用ｃａｄ装置 |