JPS63303469A - 多電源論理回路設計用cad方式 - Google Patents
多電源論理回路設計用cad方式Info
- Publication number
- JPS63303469A JPS63303469A JP62139177A JP13917787A JPS63303469A JP S63303469 A JPS63303469 A JP S63303469A JP 62139177 A JP62139177 A JP 62139177A JP 13917787 A JP13917787 A JP 13917787A JP S63303469 A JPS63303469 A JP S63303469A
- Authority
- JP
- Japan
- Prior art keywords
- power source
- logic
- power supply
- logic circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 12
- 238000010248 power generation Methods 0.000 description 7
- 230000010365 information processing Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はCADを利用した設計に関し、特に複数の電源
を使用した論理設計に関するものである。
を使用した論理設計に関するものである。
第6図(a)、 (b)は従来の多電源論理回路設計用
CAD方式により設計された回路図である。第6図にお
いて、1は外部の回路から供給される外部電源、2は外
部電源1と電源を制御する制御信号aとから内部電源3
を発生する内部電源発生回路、4は内部電源発生回路2
から電源を供給することを示す論理回路、5a、5bは
外部の回路から電源を供給することを示す論理シンボル
である。
CAD方式により設計された回路図である。第6図にお
いて、1は外部の回路から供給される外部電源、2は外
部電源1と電源を制御する制御信号aとから内部電源3
を発生する内部電源発生回路、4は内部電源発生回路2
から電源を供給することを示す論理回路、5a、5bは
外部の回路から電源を供給することを示す論理シンボル
である。
第5図は第6図で示した回路のCAD方式のフローチャ
ートである。第5図において、6は論理回路図入力ステ
ップ、7はステップ6で入力した論理回路からCADプ
ログラム用のネットリストを作成するステップ、8はC
ADプログラムを実行するステップである。
ートである。第5図において、6は論理回路図入力ステ
ップ、7はステップ6で入力した論理回路からCADプ
ログラム用のネットリストを作成するステップ、8はC
ADプログラムを実行するステップである。
第4図はステップ7のフローチャートである。
第4図において、10は作画データの読込みステップ、
11は作画データが電源データかどうかを判定するステ
ップ、12は電源の出力ノードの有無を判定するステッ
プ、13は外部電源の処理ステップ、14は内部電源の
処理ステップ、15は電源データ以外の作画データの接
続情報の処理ステップ、16は作画データが終了したか
どうかを判定するステップ、17はファイルを出力する
ステップである。 ゛ 次に動作について説明する。論理回路図入力ステップ6
で論理回路図を入力する。電源は、外部から供給する外
部電源lと、内部電源発生回路2から供給する内部電源
3とを区別するため、異なる信号名を指定する。内部電
源発生回路2から電源を供給される論理回路4は、論理
回路を構成するトランジスタの回路(トランジスタレベ
ル)で入力し、内部電源3を指定する。
11は作画データが電源データかどうかを判定するステ
ップ、12は電源の出力ノードの有無を判定するステッ
プ、13は外部電源の処理ステップ、14は内部電源の
処理ステップ、15は電源データ以外の作画データの接
続情報の処理ステップ、16は作画データが終了したか
どうかを判定するステップ、17はファイルを出力する
ステップである。 ゛ 次に動作について説明する。論理回路図入力ステップ6
で論理回路図を入力する。電源は、外部から供給する外
部電源lと、内部電源発生回路2から供給する内部電源
3とを区別するため、異なる信号名を指定する。内部電
源発生回路2から電源を供給される論理回路4は、論理
回路を構成するトランジスタの回路(トランジスタレベ
ル)で入力し、内部電源3を指定する。
論理回路図入力ステップ6での処理終了後、ネットリス
ト作成ステップ7を実行し、ネットリストを作成する。
ト作成ステップ7を実行し、ネットリストを作成する。
ネットリスト作成ステップ7では、最初に作画データの
読込みステップlOで作画データを読み、ステップ11
で作画データが電源データか他のデータかを判定する。
読込みステップlOで作画データを読み、ステップ11
で作画データが電源データか他のデータかを判定する。
電源データの場合、ステップ12で出力ノードがあるか
ないかの判定を行ない、出力ノードがある場合、内部電
源の処理ステップ14を行なう。ステップ16で作画デ
ータが終了かどうかを判定し、終了であればステップ1
7でファイルの出力を行ない、ネットリスト作成ステッ
プ7を終了する。ステップ16で作画データが終了でな
い場合は、作画データの読込みステップ10に行き、作
画データの終了まで繰り返す。ステップ12で出力ノー
ドがない場合は、ステップ13で外部電源の処理を行な
う。
ないかの判定を行ない、出力ノードがある場合、内部電
源の処理ステップ14を行なう。ステップ16で作画デ
ータが終了かどうかを判定し、終了であればステップ1
7でファイルの出力を行ない、ネットリスト作成ステッ
プ7を終了する。ステップ16で作画データが終了でな
い場合は、作画データの読込みステップ10に行き、作
画データの終了まで繰り返す。ステップ12で出力ノー
ドがない場合は、ステップ13で外部電源の処理を行な
う。
ステップ11で作画データが電源のデータでない場合、
ステップ15でそのデータの接続情報の処理を行ない、
接続関係を調べる。ネットリスト作成ステップ7終了後
、作成されたネットリストでステップ8のCADプログ
ラムを実行する。
ステップ15でそのデータの接続情報の処理を行ない、
接続関係を調べる。ネットリスト作成ステップ7終了後
、作成されたネットリストでステップ8のCADプログ
ラムを実行する。
従来の多電源論理回路設計用CAD方式は以上のように
構成されているので、内部電源から電源を供給される論
理シンボルはトランジスタレベルで入力しなければなら
ず、論理回路の作成に時間がかかり、また素子数が増加
し、回路が複雑になるなどの問題があった。
構成されているので、内部電源から電源を供給される論
理シンボルはトランジスタレベルで入力しなければなら
ず、論理回路の作成に時間がかかり、また素子数が増加
し、回路が複雑になるなどの問題があった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、論理回路の作成時間を短縮し、
論理回路を簡単にできる多電源論理回路設計用CAD方
式を得ることにある。
の目的とするところは、論理回路の作成時間を短縮し、
論理回路を簡単にできる多電源論理回路設計用CAD方
式を得ることにある。
このような目的を達成するために本発明は、論理シンボ
ルに電源情報を与え、電源の識別を可能にするようにし
たものである。
ルに電源情報を与え、電源の識別を可能にするようにし
たものである。
本発明による多電源論理回路設計用CAD方式において
は、論理シンボルの電源の指定を論理回路図人力ステッ
プで行ない、ネットリスト作成ステップで電源の識別を
行なう。
は、論理シンボルの電源の指定を論理回路図人力ステッ
プで行ない、ネットリスト作成ステップで電源の識別を
行なう。
以下、本発明に係わる多電源論理回路設計用CAD方弐
の一実施例を第1図〜第3図を用いて説明する。第3図
は本実施例により設計された回路図である。第3図にお
いて、1は外部の回路から供給される外部電源、2は外
部電源1と制御信号aとにより内部型fi3aを発生す
る内部電源発生回路、4aは内部電源発生回路2から電
源を供給することを意味する論理シンボル、5c、5d
は外部の回路から電源を供給することを示す論理シンボ
ルである。
の一実施例を第1図〜第3図を用いて説明する。第3図
は本実施例により設計された回路図である。第3図にお
いて、1は外部の回路から供給される外部電源、2は外
部電源1と制御信号aとにより内部型fi3aを発生す
る内部電源発生回路、4aは内部電源発生回路2から電
源を供給することを意味する論理シンボル、5c、5d
は外部の回路から電源を供給することを示す論理シンボ
ルである。
第2図は第3図で示した回路のCAD方弐のフローチャ
ートである。第2図において、6aは論理回路図人力ス
テップ、7aはステップ6aで入力した論理回路からC
ADプログラム用のネットリストを作成するステップ、
8はCADプログラムの実行ステップである。
ートである。第2図において、6aは論理回路図人力ス
テップ、7aはステップ6aで入力した論理回路からC
ADプログラム用のネットリストを作成するステップ、
8はCADプログラムの実行ステップである。
第1図はステップ7aのフローチャートである。
第1図において、IOは作画データの読込みステップ、
11は作画データが電源データがどうかを判定するステ
ップ、12は電源の出力ノードの判定ステップ、13は
外部電源の処理ステップ、14は内部電源の処理ステッ
プ、15aは電源データ以外の作画データの接続情報の
処理に電源情報の処理を追加したステップ、16は作画
データの終了の判定ステップ、17はファイルを出力す
るステップである。
11は作画データが電源データがどうかを判定するステ
ップ、12は電源の出力ノードの判定ステップ、13は
外部電源の処理ステップ、14は内部電源の処理ステッ
プ、15aは電源データ以外の作画データの接続情報の
処理に電源情報の処理を追加したステップ、16は作画
データの終了の判定ステップ、17はファイルを出力す
るステップである。
次に動作について説明する。論理回路国人カステ、プロ
aで論理回路図を入力する場合、論理シンボルの電源情
報に電源名を指定する。論理シンボル5c、5dは外部
の電源を指定した論理シンボルで、論理シンボル4aは
内部電源発生回路2の電源を指定した論理シンボルであ
る。論理回路図入力ステップ6a終了後、ネットリスト
作成ステ、プ7aを実行し、ネットリストを作成する。
aで論理回路図を入力する場合、論理シンボルの電源情
報に電源名を指定する。論理シンボル5c、5dは外部
の電源を指定した論理シンボルで、論理シンボル4aは
内部電源発生回路2の電源を指定した論理シンボルであ
る。論理回路図入力ステップ6a終了後、ネットリスト
作成ステ、プ7aを実行し、ネットリストを作成する。
ネットリスト作成ステップでは、作画データの読込みス
テップ10で作画データを読み、ステップ11で作画デ
ータの判定を行なう。作画データが電源のデータの場合
、ステップ12で出力ノードがあるかないかの判定を行
ない、出力ノードがあれば内部電源の処理ステップ14
を行なう。ステップ12で出力ノードがない場合、外部
電源の処理ステップ13を行なう。ステップ11で作画
データが電源のデータでない場合、ステップ15aを実
行し、接続情報の処理を行ない、論理回路図入力ステッ
プ6aで設定した電源情報により、そのデータの電源が
内部電源か外部電源かを識別する。ステップ16で作画
データが終了かどうかを判定し、終了でなければ作画デ
ータの読込みステップ10に行き、作画データが終了す
るまで繰り返す。終了であれば、ステップ17でファイ
ルの出力を行ない、−ネットリスト作成ステップ7aを
終了し、作成されたネットリストでステップ8のCAD
プログラムを実行する。
テップ10で作画データを読み、ステップ11で作画デ
ータの判定を行なう。作画データが電源のデータの場合
、ステップ12で出力ノードがあるかないかの判定を行
ない、出力ノードがあれば内部電源の処理ステップ14
を行なう。ステップ12で出力ノードがない場合、外部
電源の処理ステップ13を行なう。ステップ11で作画
データが電源のデータでない場合、ステップ15aを実
行し、接続情報の処理を行ない、論理回路図入力ステッ
プ6aで設定した電源情報により、そのデータの電源が
内部電源か外部電源かを識別する。ステップ16で作画
データが終了かどうかを判定し、終了でなければ作画デ
ータの読込みステップ10に行き、作画データが終了す
るまで繰り返す。終了であれば、ステップ17でファイ
ルの出力を行ない、−ネットリスト作成ステップ7aを
終了し、作成されたネットリストでステップ8のCAD
プログラムを実行する。
なお上記実施例では、ステップ12で出力ノードにより
内部電源と外部電源の区別を行なったが、異なる電源記
号を作成し、判定してもよい。
内部電源と外部電源の区別を行なったが、異なる電源記
号を作成し、判定してもよい。
またステップ15aは、接続情報の処理と電源情報の処
理を同一ステップで示したが、2つのステップに分けて
処理を行なってもよい。
理を同一ステップで示したが、2つのステップに分けて
処理を行なってもよい。
さらに、外部電源基をあらかじめ決めておき、各論理シ
ンボルの電源情報の既定値をこの値に設定し、指定する
処理を省略することができる。
ンボルの電源情報の既定値をこの値に設定し、指定する
処理を省略することができる。
さらに、上記実施例では電源の場合について示したが、
論゛理回路の接地(グランド)の場合でも同様の効果を
奏する。
論゛理回路の接地(グランド)の場合でも同様の効果を
奏する。
さらに、論理シンボルに電源用とグランド用の情報を与
えれば、両方とも識別が可能である。
えれば、両方とも識別が可能である。
以上説明したように本発明は、論理シンボルに電源の情
報を与えることにより、内部電源で駆動する回路を論理
シンボルで作成することができ、正確で簡単な論理回路
を作成できる効果がある。
報を与えることにより、内部電源で駆動する回路を論理
シンボルで作成することができ、正確で簡単な論理回路
を作成できる効果がある。
第1図は本発明に係わる多電源論理回路設計用CAD方
式の一実施例におけるネットリスト作成を説明するため
のフローチャート、第2図は本発明の一実施例を説明す
るためのフローチャート、第3図は本発明の一実施例に
よる論理回路を示す回路図、第4図は従来の多電′rA
論理回路設計用CAD方式におけるネットリスト作成を
説明するためのフローチャート、第5図は従来の多電源
論理回路設計用CAD方式を説明するためのフローチャ
ート、第6図は従来の多電源論理回路設計用CAD方式
による論理回路を示す回路図である。
式の一実施例におけるネットリスト作成を説明するため
のフローチャート、第2図は本発明の一実施例を説明す
るためのフローチャート、第3図は本発明の一実施例に
よる論理回路を示す回路図、第4図は従来の多電′rA
論理回路設計用CAD方式におけるネットリスト作成を
説明するためのフローチャート、第5図は従来の多電源
論理回路設計用CAD方式を説明するためのフローチャ
ート、第6図は従来の多電源論理回路設計用CAD方式
による論理回路を示す回路図である。
Claims (1)
- 論理シンボルに電源情報を与え、電源の識別を可能にし
たことを特徴とする多電源論理回路設計用CAD方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62139177A JPS63303469A (ja) | 1987-06-03 | 1987-06-03 | 多電源論理回路設計用cad方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62139177A JPS63303469A (ja) | 1987-06-03 | 1987-06-03 | 多電源論理回路設計用cad方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63303469A true JPS63303469A (ja) | 1988-12-12 |
Family
ID=15239364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62139177A Pending JPS63303469A (ja) | 1987-06-03 | 1987-06-03 | 多電源論理回路設計用cad方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63303469A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03282781A (ja) * | 1990-03-30 | 1991-12-12 | Nec Corp | 自動レイアウトシステム |
-
1987
- 1987-06-03 JP JP62139177A patent/JPS63303469A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03282781A (ja) * | 1990-03-30 | 1991-12-12 | Nec Corp | 自動レイアウトシステム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8001509B2 (en) | Method for programming a mask-programmable logic device and device so programmed | |
US6173245B1 (en) | Programmable logic array device design using parameterized logic modules | |
US6484292B1 (en) | Incremental logic synthesis system for revisions of logic circuit designs | |
JPH10171848A (ja) | アーキテクチャシステムを設計する方法 | |
JPS63303469A (ja) | 多電源論理回路設計用cad方式 | |
JPH07334532A (ja) | 配線容量値抽出装置 | |
JP3124318B2 (ja) | 論理回路設計装置 | |
JPH04246778A (ja) | 半導体集積回路の配置方式 | |
JPH09251483A (ja) | セルライブラリ作成方法 | |
CN118153509A (zh) | 一种实现fpga的布局布线的方法及装置 | |
JP2583631B2 (ja) | 回路モデル生成方法 | |
JPH01290064A (ja) | 論理シミュレーション初期値設定コマンド自動生成装置 | |
JP3048046B2 (ja) | 半導体集積回路の配線方法 | |
JPH01205332A (ja) | リンケージエディタ方式 | |
JP2924241B2 (ja) | 電子回路のシミュレーション方法 | |
JP2825372B2 (ja) | ハードウェア構造表示装置 | |
JPH0210430A (ja) | オンラインプログラム生成方式 | |
JPH0498531A (ja) | ブロック図処理機能付きプログラム自動生成装置 | |
JPH04165470A (ja) | Lsiのレイアウト設計方式 | |
JPH10162036A (ja) | ネットリスト解析方法 | |
JPH07302275A (ja) | 回路シミュレーションシステム | |
JPS63120370A (ja) | デ−タ処理装置 | |
JPH0735828A (ja) | テストパターン作成装置及びテストパターン作成方法 | |
JPH05235167A (ja) | 自動配線方式 | |
JPH05210709A (ja) | クロック配線設計方式 |