DE10138142B4

DE10138142B4 - Verfahren zur Analyse einer integrierten elektrischen Schaltung

Info

Publication number: DE10138142B4
Application number: DE10138142A
Authority: DE
Inventors: Peter Baader; Ludwig Burkhard
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 2001-08-09
Filing date: 2001-08-09
Publication date: 2006-08-31
Anticipated expiration: 2021-08-10
Also published as: US20030030445A1; DE10138142A1; US6892364B2

Abstract

Verfahren zur Analyse einer integrierten elektrischen Schaltung (1, 13; 15), die ein oder mehrere Schaltungsnetze mit jeweils einer Vielzahl von Schaltungselementen (2–11; 16–26) aufweist, wobei die Schaltungselemente (2–11; 16–26) durch Form- und Eigenschaftsinformationen sowie durch Informationen über deren absolute und/oder relative Lage innerhalb des Schaltungsnetzes bestimmt sind,
wobei die Form- und Eigenschaftsinformationen sowie die Informationen über die absolute und/oder relative Lage der Schaltungselemente (2–11; 16–26) in wenigstens einer Datei oder in wenigstens einem Teil einer Datei in einer Speichereinheit eines Computersystems vorliegen,
und wobei ferner die Schaltungselemente (2–11; 16–26) einer integrierten elektrischen Schaltung (1, 13; 15) in einem Produktionsprozeß durch eine Vielzahl von aufeinanderfolgenden Produktionsschritten nacheinander erzeugt werden,
wobei das Verfahren das Durchführen der folgenden Schritte mit einem Computerprogramm vorsieht:
a) Auswahl eines Schaltungsnetzteiles oder eines Schaltungsnetzes aus einer Speichereinheit,
b) Erzeugen eines Abbilds des in Schritt a) gewählten Schaltungsnetzes bzw. des in Schritt a)...

Description

Die Erfindung betrifft ein Verfahren zur Analyse einer integrierten elektrischen Schaltung, die ein oder mehrere Schaltungsnetze mit jeweils einer Vielzahl von Schaltungselementen aufweist. Bei diesem Verfahren werden integrierte elektrische Schaltungen auf Fehler untersucht, die durch den Fertigungsprozeß oder durch den Aufbau der integrierten elektrischen Schaltung bedingt sind.

Im Stand der Technik sind Verfahren zum Auffinden von durch den Fertigungsprozeß bedingten Fehlern bekannt, bei denen integrierte elektrische Schaltungen mit proprietären herstellerspezifischen "Design-Rule-Check"-Regeln bzw. "DRC"-Regeln überprüft werden. Weiterhin sind Verfahren bekannt, bei denen vom Designer einer elektrischen Schaltung strukturelle Schutzstrukturen intuitiv eingebaut werden und insbesondere Transistoren, falls notwendig entsprechend mit "Tie-Down"-Dioden ergänzt werden.

Bei diesen Verfahren ist von Nachteil, daß formal korrekte integrierte elektrische Schaltungen, die durch einzelne Fertigungsschritte und/oder durch die Abfolge von Fertigungsschritten im Produktionsprozeß fehlerhafte Schaltungselemente, wie insbesondere fehlerhafte Transistoren aufweisen, nur unzureichend entdeckt werden.

Bei den bekannten Verfahren der Überprüfung von integrierten elektrischen Schaltungen mit "DRC"-Regeln ist weiterhin von Nachteil, daß diese mit sehr hohen Laufzeiten verbunden sind oder bei hoher Komplexität der zu prüfenden integrierten elektrischen Schaltung nicht angewandt werden können. Des weiteren handelt es sich dabei um proprietäre herstellerspezifische Methoden, die nur in dem betreffenden System angewandt werden können.

Bei der manuellen Ergänzung der integrierten elektrischen Schaltungen mit Schutzstrukturen gegen durch den Fertigungsprozeß bedingte Fehler ist von Nachteil, daß sich diese Verfahren als nicht zuverlässig genug erweisen und daß unweigerlich Fehler übersehen werden. Weiterhin gestalten sich solche Verfahren als sehr zeitaufwendig.

Des weiteren sind Verfahren insbesondere Prüfprogramme zur Entdeckung von hochohmigen Schaltungselementen bekannt, die mit mehreren Schaltungsnetzen verbunden sind. Diese Verfahren überprüfen die integrierten elektrischen Schaltungen durch Einfügen von "Softconnects" auf fehlerhafte Schaltungselemente.

Bei diesen Verfahren ist von Nachteil, daß eine zusätzliche "Connectivity" bzw. Leitfähigkeit in die betreffenden integrierten elektrischen Schaltungen eingefügt wird und nicht auf der ursprünglichen "Connectivity" gearbeitet wird.

Aus dem Dokument: HEINEKEN, H.T., KHARE, J., u.a.: CAD at the Design-Manufacturing Interface; DAC 97, S. 321–326, ist eine computergestützte Designanalyseumgebung bekannt, mit der die Effizienz der Abschätzung der Herstellbarkeit von neuen Halbleiterbausteinen verbessert werden kann. Dabei wird von den von einem Benutzer vorgegebenen Layoutstrukturen ausgegangen und basierend auf diesen Layoutstrukturen ein Abbild der entworfenen integrierten elektrischen Schaltung auf dem Computersystem erzeugt. Dabei werden einzelne Extraktionskommados durchgeführt, bei denen die vorgegebenen Layoutstrukturen anhand von bestimmten geometrischen Bedingungen überprüft werden.

Die Veröffentlichung MALY, W.; OUYANG, C.; GHOSH, S.; MATURI, S.: Detection of an antenna effect in VLSI designs; In: Defect and Fault Tolerance in VLSI Systems, 1996. Proceedings., 1996 IEEE; International Symposium on, 1996 ; S. 86–94, offenbart ein Extraktionsverfahren, mit dem es möglich ist, sogenannte "Antenna"-Bedingungen in Designstrukturen zu entdecken. Dabei werden Standard-Designregelüberprüfungen und Schaltkreisektraktionsprozeduren verwendet. Auch bei diesem Verfahren werden, ausgehend von vorgegebenen Layoutstrukturen, einzelne Extraktionskommados durchgeführt, bei denen die vorgegebenen Layoutstrukturen anhand von bestimmten geometrischen Bedingungen überprüft werden.

Aus dem Dokument GURUSWAMY, M., MAZIASZ, R.L., u.a: CELLERITY: A Fully Automatic Layout Synthesis System for Standard Cell Libraries; DAC 97, S. 327–332, ist ein vollautomatisches System zur Synthese bzw. zur Zusammenfügung von Layouts von Standardzellen bekannt. Bei diesem System handelt es sich um ein Entwurfssystem, das bei der Konstruktion eines Halbleiter chips zur Anwendung kommt. Bei diesem Entwurfssystem wird ein Layout eines Halbleiterchips generiert, wobei Prozesstechnologien, eine Vielzahl von Layoutmodellen, die zur Verfügung stehende Fläche, die Leistung und die Ausbeute berücksichtigt werden.

"Avant!'s Hercules verification design tool wins sign-off status for use in IBM ASIC designs. In: News Release, 15 June 1998 im Internet:
URL:http://www.prnewswire.co.uk/cgi/news/release?id=43326>. (Aufgefunden am 27.06.2005)" zeigt ein Computerprogramm, das zur Verifikation von ASICs, insbesondere zum Ausführen von LVS (Layout versus schematic) Fehlervergleichen verwendet wird, und dazu eine automatische hierarchische Optimierung verwendet. Dabei wird allerdings nicht erwähnt, wie eine solche hierarchische Optimierung erfolgt und wie groß die Geschwindigkeitsvorteile gegenüber anderen Verfahren sind.

Aufgabe der Erfindung ist es, eine Simulation bzw. eine Modellierung von integrierten elektrischen Schaltungen auf einem Computersystem zu ermöglichen, die bereits als Abbild in einem Speicherbereich des Computers vorliegen und dabei beim Entwurf aufgetretene Fehler aufzudecken, wobei die Laufzeit für das Entdecken von Fehlern gesenkt werden soll.

Diese Aufgabe wird durch den Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den jeweiligen Unteransprüchen.

Gemäß der Erfindung weist eine integrierte elektrische Schaltung ein oder mehrere Schaltungsnetze mit jeweils einer Vielzahl von Schaltungselementen auf. Die Schaltungselemente sind durch Form- und Eigenschaftsinformationen bestimmt. Eine vollständige integrierte elektrische Schaltung ist durch die in ihr enthaltenen Schaltungselemente sowie durch die Informationen über deren absolute und/oder über deren relative Lage charakterisiert.

Diese Informationen sind in wenigstens einer Datei oder wenigstens in einem Teil einer Datei auf einer Speichereinheit eines Computersystems angeordnet. Dabei ist vorzugsweise je eine Datei für jedes Schaltungselement vorgesehen. Des weiteren ist vorteilhafterweise je eine Datei mit Informationen für jedes Schaltungsnetz bzw. für jede elektrische Schaltung vorgesehen.

Die Schaltungselemente einer integrierten elektrischen Schaltung werden durch eine Vielzahl von aufeinanderfolgenden Produktionsschritten nacheinander erzeugt. Die Schaltungselemente liegen auf jeweils einer Ebene bzw. Schicht der integrierten elektrischen Schaltung vor, wobei sich integrierte elektrische Schaltung auf mehrere Ebenen bzw. Schichten erstecken.

Bei dem erfindungsgemäßen Verfahren wird in einem ersten Schritt ein Schaltungsnetz oder ein Teil eines Schaltungsnetzes ausgewählt. Alle Schaltungsnetze einer integrierten elektrischen Schaltung werden durch das erfindungsgemäße Verfahren nacheinander überprüft.

Dabei wird jeweils von einem hierarchisch höchsten Schaltungsnetz ausgegangen. Aus den auf der Speichereinheit vorliegenden Informationen wird anschließend ein Abbild dieses Schaltungsnetzes bzw. dieses Teils des Schaltungsnetzes auf dem Computersystem erzeugt. Daraufhin erfolgt die Auswahl eines Produktionsschritts oder mehrerer bestimmter Produktionsschritte des Produktionsprozesses und dementsprechend bestimmter Schichten bzw. Ebenen der integrierten elektrischen Schaltung durch einen Benutzer oder durch das Computerprogramm.

Danach wird ein neues Abbild aus dem vorhandenen Abbild erzeugt, indem Informationen über diejenigen Schaltungselemente weggelassen werden, die in dem gewählten Fertigungsschritt bzw. in den gewählten Fertigungsschritten erzeugt werden. In einem weiteren Schritt werden die so erzeugten Abbilder der Schaltungsnetze auf Korrektheit anhand von vorgegebenen Testregeln überprüft und diejenigen Abbilder gemerkt, bei denen ein Fehler festgestellt wird. Die Testregeln weisen Informationen über bestimmte Schaltungselemente oder über eine oder mehrere Kombinationen von Schaltungselementen auf, mit denen das erzeugte Abbild des Schaltungsnetzes verglichen wird.

Wenn durch den Vergleich des Abbilds des Schaltungsnetzes mit diesen Testregeln ein Fehler festgestellt wird, so erfolgt die Ausgabe des fehlerhaften Schaltungsnetzes sowie von weiteren darüber hinausgehenden Informationen.

Ein Grundgedanke der Erfindung besteht darin, eine Simulation bzw. Modellierung von formal korrekten integrierten elektrischen Schaltungen auf einem Computersystem zu ermöglichen, wobei Fehler, die durch einzelne Produktionsschritte sowie durch die Abfolge von Produktionsschritten bedingt sind, identifiziert werden. Durch das erfindungsgemäße Verfahren wird eine herstellerunabhängige Modellierung und Überprüfung von integrierten elektrischen Schaltung zu jedem beliebigen Fertigungsschritt ermöglicht. Somit wird eine strukturelle Analyse der betreffenden integrierten elektrischen Schaltung bereitgestellt.

Ein weiterer Grundgedanke der Erfindung besteht darin, eine Simulation bzw. Modellierung von fehlerhaften Schaltungselementen aufweisenden integrierten elektrischen Schaltungen auf einem Computersystem bereitzustellen, wobei diese fehlerhaften Schaltungselemente innerhalb der integrierten elektrischen Schaltungen eindeutig identifiziert werden. Durch das erfindungsgemäße Verfahren wird eine herstellerunabhängige Modellierung und Überprüfung von integrierten elektrischen Schaltung auf fehlerhafte Schaltungselemente und/oder Ebenen bzw. Schichten ermöglicht, wobei beliebige Ebenen bzw. Schichten der integrierten elektrischen Schaltungen eliminiert werden können. Dadurch ist eine strukturelle Analyse der betreffenden integrierten elektrischen Schaltung möglich.

Das erfindungsgemäße Verfahren setzt auf einer "Layout Versus Schematic-cleanen" Extraktion bzw. auf einer "LVS-cleanen" Extraktion auf. Es wird somit exakt das extrahierte Schaltungsnetz geprüft, wie es durch den Technologie-Runset erzeugt wurde. Des weiteren ist das Verfahren herstellerunabhängig und kann prinzipiell auf jeder Extraktion aufgesetzt werden, wenn eine Schnittstelle zu den extrahierten auf der Speichereinheit des Computersystems abgelegten Informationen zu den integrierten elektrischen Schaltungen sowie zu den einzelnen Schaltungselementen gegeben ist. Unter Extraktion wird in diesem Fall das Erzeugen eines Abbilds einer integrierten elektrischen Schaltung auf dem Computersystem aus gespeicherten Informationen verstanden.

Das erfindungsgemäße Verfahren arbeitet voll hierarchisch. Durch eine flexible Runset-Steuerung kann jedes extrahierte Schaltungsnetz beliebig modelliert werden. Subtraktiv können beliebige Ebenen bzw. Schichten sowie Polygone bzw. Schaltungselemente entfernt werden und so die elektrische und physikalische Modellierung bestimmter Zustände erreicht werden.

Nach einer Runset-Änderung kann ohne Wiederholung der Extraktion auf derselben Datenbasis eine wiederholte Überprüfung vorgenommen werden.

In der Praxis liegen häufig integrierte elektrische Schaltungen vor, die formal korrekt aufgebaut sind, deren Funktion jedoch nicht exakt mit der Spezifikation übereinstimmt. Dies ist häufig durch Fehler während des Produktionsprozesses bedingt. Diese Fehler sind mit den bekannten Verfahren besonders schwierig zu identifizieren. Gemäß der Erfindung ist nun ein Verfahren verfügbar, mit dem sehr vorteilhaft und sehr zuverlässig solche Fehler im Produktionsprozeß durch Simulation auf einem Computersystem erkannt und verbessert werden können.

Weiterhin sind aus der Praxis integrierte elektrische Schaltungen bekannt, die fehlerhafte und von der Spezifikation abweichende Schaltungselemente aufweisen. Diese oft nicht allzu großen Abweichungen einzelner Schaltungselemente gegenüber der Spezifikation sind mit den bekannten Verfahren besonders schwierig zu identifizieren. Gemäß der Erfindung ist nun ein Verfahren verfügbar, mit dem sehr vorteilhaft und sehr zuver lässig solche fehlerhaften Schaltungselemente durch Simulation auf einem Computersystem erkannt und verbessert werden können.

Gemäß einer Ausführungsform der Erfindung werden der Schritt des Erzeugens eines oder mehrerer Abbilder durch Weglassen der Informationen über in einem gleichen Produktionsschritt oder in mehreren aufeinanderfolgenden Produktionsschritten erzeugte Schaltungselemente, der Schritt des Überprüfens der so erzeugten Abbilder auf Korrektheit sowie der Schritt des Merkens aller fehlerhaften Schaltungsnetze und der Ausgabe der so erhaltenen Informationen für fehlerfreie Abbilder der Schaltungsnetze wiederholt. Diese rekursive Wiederholung wird sooft ausgeführt, bis entweder ein Fehler gefunden wird oder bis die unterste Hierarchiestufe erreicht ist.

Beim Erzeugen eines Abbilds eines neuen zusammenhängenden Schaltungsnetzes oder mehrerer Abbilder von neuen voneinander getrennten Schaltungsnetzen auf dem Computersystem wird von dem jeweils zuletzt erzeugten Abbild des Schaltungsnetzes bzw. von dem jeweils zuletzt erzeugten Teil eines Schaltungsnetzes ausgegangen. Die neuen Abbilder von Schaltungsnetzen werden aus dem bestehenden Abbild jeweils durch das Weglassen von Schaltungselementen gebildet, die in dem bzw. den jeweils nächsten oder in dem bzw. den jeweils vorhergehenden Fertigungsschritten erzeugt werden. Im Falle, daß durch das Entfernen von Schaltungselementen das Abbild des Schaltungsnetzes nicht mehr zusammenhängend ausgebildet ist, werden für die entstehenden getrennten Bereiche der Abbilder der Schaltungsnetze die oben genannten Verfahrensschritte separat durchlaufen.

Durch diese Ausführungsform der Erfindung ist eine automatisierte Analyse von integrierten elektrischen Schaltungen möglich, bei der die Fertigungsschritte gemäß ihrer zeitlichen Abfolge modelliert werden. Dabei ist es auch denkbar, daß durch einen Benutzer eine andere Abfolge der Fertigungsschritte vorgesehen wird. Mittels dieser Ausführungsform der Erfindung wird eine integrierte elektrische Schaltung ausgehend von dem hierarchisch höchsten Schaltungsnetz bis auf die unterste Hierarchiestufe überprüft. Diese Überprüfung gibt ein besonders umfassendes und besonders zuverlässiges Ergebnis über die Funktionsfähigkeit der geprüften integrierten elektrischen Schaltung.

Gemäß einer weiteren Ausführungsform der Erfindung werden Abbilder von fehlerhaften Schaltungsnetzen anhand von vorgegebenen Korrekturregeln automatisch verbessert. Solche Korrekturregeln können als Form- und Eigenschaftsinformationen über einzelne Schaltungselemente sowie über Kombinationen von Schaltungselementen vorliegen. Dementsprechend wird besonders vorteilhaft eine automatische Korrektur von fehlerhaften Teilen der integrierten elektrischen Schaltung ermöglicht.

Gemäß einer weiteren Ausführungsform der Erfindung beinhalten die Testregeln die Überprüfung des jeweiligen Abbilds der integrierten elektrischen Schaltung auf das Vorhandensein einer "Tie-Down"-Diode. Dabei wird die genaue Position gemeldet, an der die "Tie-Down"-Diode fehlt. Bei der Überprüfung auf das Vorhandensein einer "Tie-Down"-Diode wird die während der Fertigung auftretende elektrische Ladung über die "Tie-Down"-Diode geerdet. So wird verhindert, daß Gates von Transistoren in den jeweiligen Schaltungsnetzen zerstört werden.

Beim Herstellungsprozeß von integrierten elektrischen Schaltungen tritt nämlich das Problem auf, daß bestimmte Schichten insbesondere metallische Schichten, elektrisch aufgeladen werden. Wenn Schaltungselemente solcher metallischen Schichten direkt oder über ein oder mehrere weitere metallische Schaltungselemente mit dem Gate eines Transistors verbunden sind, ohne daß eine "Tie-Down"-Diode vorhanden ist, so erfolgt häufig ein Stromfluß zwischen den jeweiligen metallischen Schaltungselementen und dem Gate des Transistors. Dies kann den Transistor zerstören und somit die gesamte integrierte elektrische Schaltung unbrauchbar machen.

Weiterhin sind Abbilder der integrierten elektrischen Schaltungen durch "Antenna-Checks" bzw. "Antenna"-Überprüfungen auf durch den Produktionsprozeß bedingte Fehler überprüfbar.

Hierbei wird überprüft, ob bestimmte vorgegebene Flächenverhältnisse zwischen einzelnen Polygonflächen insbesondere zwischen der Fläche der Transistorgates und zwischen der Fläche der Metallpolygone, die mit den betreffenden Transistorgates verbunden sind, erfüllt sind.

Wenn die Fläche des betreffenden Metallpolygons relativ klein ausgebildet ist gegenüber der Fläche des mit dem Metallpolygon verbundenen Transistorgate, so tritt keine Zerstörung des Transistors auf. In diesem Fall werden das jeweils betreffende Metallpolygon und das Transistorgate als fehlerfrei überprüft. Bei Abweichungen der Polygone von den vorgegebenen Flächenverhältnissen werden diese Polygone als fehlerhaft festgestellt.

Durch diese Ausführungsform der Erfindung sind durch den Produktionsprozeß bedingte Fehler von integrierten elektrischen Schaltungen einfach und zuverlässig auffindbar.

Gemäß einer weiteren Ausführungsform der Erfindung wird im Falle, daß ein Abbild eines fehlerhaften Schaltungsnetzes gemerkt wurde, das keine "Tie-Down"-Diode aufweist, diese "Tie-Down"-Diode im Abbild des betreffenden Schaltungsnetzes automatisch ergänzt. Dabei wird entweder das metallische Schaltungselement, das auf der hierarchisch höchsten Ebene vorliegt oder dasjenige metallische Schaltungselement, das einen direkten Kontakt mit dem betreffenden Gate des Transistors aufweist, mit einer "Tie-Down"-Diode verbunden.

Des weiteren sind Fehler in den integrierten elektrischen Schaltungen automatisch korrigierbar, die durch "Antenna-Checks" bzw. "Antenna"-Überprüfungen festgestellt und lokalisiert wurden.

Somit wird besonders vorteilhafterweise eine automatisierte Korrektur von fehlerhaften Teilen der integrierten elektrischen Schaltung bereitgestellt.

Die Datenstruktur der integrierten elektrischen Schaltung ist vorzugsweise voll hierarchisch angelegt.

Gemäß einer weiteren Ausführungsform der Erfindung prüfen die Testregeln zur Überprüfung der erzeugten Abbilder der Schaltungsnetze auf Korrektheit, ob das erzeugte Abbild des neuen Schaltungsnetzes zusammenhängend ausgebildet ist oder ob das erzeugte Abbild in mehrere voneinander getrennte Schaltungsnetze zerfallen ist.

Falls mehrere Abbilder von neuen voneinander getrennten Schaltungsnetzen erzeugt wurden, liefert die Überprüfung ein fehlerhaftes Ergebnis. Falls das erzeugte Abbild ein neues zusammenhängendes Schaltungsnetz aufweist, so ergibt die Überprüfung ein korrektes Ergebnis.

Somit sind diejenigen Schaltungselemente bzw. Polygone ermittelbar, über die verschiedene Bereiche von Schaltungsnetzen ausschließlich verbunden sind. Diese Schaltungselemente, die eine alleinige Verbindung zwischen verschiedenen Bereichen von Schaltungsnetzen darstellen, sind für das reibungslose Funktionieren der gesamten integrierten elektrischen Schaltung besonders kritisch.

Durch diese Ausführungsform der Erfindung können solche Schaltungselemente besonders einfach und besonders zuverlässig identifiziert werden.

Gemäß einer weiteren Ausführungsform der Erfindung ist für den Fall, daß genau ein Abbild eines neuen zusammenhängenden Schaltungsnetzes auf dem Computersystem erzeugt wird, die Wiederholung des Schritts des Erzeugens eines oder mehrerer Abbilder von Schaltungsnetzen auf dem Computersystem, des Schritts der Überprüfung der erzeugten Abbilder auf Korrektheit anhand von vorgegebenen Testregeln und des Schritts des Merkens aller Abbilder der Schaltungsnetze, bei denen ein Fehler festgestellt wird sowie der Ausgabe der so erhaltenen Informationen, vorgesehen.

Diese Wiederholung erfolgt solange, bis entweder mehrere Abbilder von separaten Schaltungsnetzen erzeugt werden und das untersuchte Schaltungsnetz somit zerfallen ist oder bis keine weiteren Schaltungselemente ausgewählt werden und somit keine neuen Abbilder von Schaltungsnetzen auf dem Computersystem erzeugt werden.

Dabei sind die Schaltungselemente, die jeweils bei einer Wiederholung der oben aufgeführten Verfahrensschritte weggelassen werden, durch einen Benutzer oder durch ein Computerprogramm auswählbar. Hierbei sind vorzugsweise vollständige Schichten bzw. Ebenen der zu überprüfenden integrierten elektrischen Schaltung auswählbar, die nacheinander aus dem jeweiligen Abbild des Schaltungsnetzes eliminiert werden.

Somit kann besonders benutzerfreundlich und besonders einfach eine Simulation von Schaltungsnetzen erfolgen, bei der nacheinander systematisch Schaltungselemente weggelassen werden.

Gemäß einer weiteren Ausführungsform der Erfindung werden in dem Fall, daß mehrere Abbilder von neuen voneinander getrennten Schaltungsnetzen erzeugt wurden und das Schaltungsnetz somit zerfallen ist, diejenigen Schaltungselemente, deren Informationen zuletzt weggelassen wurden, automatisch korrigiert.

Dabei sind Korrekturregeln vorgesehen, die als Form- und Eigenschaftsinformationen über einzelne Schaltungselemente sowie über Kombinationen von Schaltungselementen vorliegen können. Durch solche Korrekturregeln werden Schaltungselemente, bei denen das Weglassen von Informationen zum Zerfall des Schaltungsnetzes führt, automatisch ersetzt.

Gemäß einer weiteren Ausführungsform der Erfindung erfolgt das Erzeugen eines oder mehrerer Abbilder von Schaltungsnetzen auf dem Computersystem ausgehend von dem erzeugten Abbild des Schaltungsnetzes bzw. von dem erzeugten Teil des Schaltungsnetzes, indem Informationen über Schaltungselemente weggelassen werden, die einen großen elektrischen Widerstand aufweisen bzw. hochohmig ausgebildet sind. Diese Schaltungselemente werden vorzugsweise in einem gleichen Produktionsschritt oder in einer Abfolge von mehreren Produktionsschritten des Produktionsprozesses erzeugt.

Durch diese Ausführungsform der Erfindung können fehlerhafte Schaltungselemente in einer integrierten elektrischen Schaltung gefunden werden, die einen größeren als den spezifizierten Widerstand aufweisen. Solche mit in der Praxis angewandten Methoden schwerlich auffindbare Schaltungselemente sind häufig dafür verantwortlich, daß bestimmte Teile von integrierten elektrischen Schaltungen, wie insbesondere Transistoren, nicht wie gewünscht funktionieren. Die besonders kritische Situation, daß verschiedene Bereiche von integrierten elektrischen Schaltungen ausschließlich über Schaltungselemente verbunden sind, die fehlerhafte elektrische Widerstände aufweisen, kann durch die vorliegende Ausführungsform der Erfindung besonders günstig festgestellt werden.

Gemäß einer weiteren Ausführungsform der Erfindung erfolgt eine automatische Korrektur dieser gefundenen hochohmigen Schaltungselemente. Bei dieser automatischen Korrektur werden diese Schaltungselemente durch andere Schaltungselemente ersetzt, die einen jeweils geringeren elektrischen Widerstand aufweisen.

Diese automatische Korrekturmöglichkeit von Schaltungselementen, die einen zu hohen elektrischen Widerstand aufweisen und die eine alleinige Verbindung zwischen unterschiedlichen Bereichen von Schaltungsnetzen darstellen, stellt eine besonders vorteilhafte Weiterbildung des erfindungsgemäßen Verfahrens dar.

Gemäß einer weiteren Ausführungsform der Erfindung ist das Erzeugen eines oder mehrerer Abbilder von Schaltungsnetzen ausgehend von dem erzeugten Abbild des Schaltungsnetzes bzw. von dem erzeugten Teil des Schaltungsnetzes auf dem Computersystem vorgesehen. Dabei werden Informationen über Schaltungselemente weggelassen, die Polysilizium aufweisen und die in einem gleichen Produktionsschritt oder in mehreren aufeinanderfolgenden Produktionsschritten erzeugt werden.

Dementsprechend können besonders vorteilhaft Schaltungselemente identifiziert werden, die eine alleinige Verbindung zwischen verschiedenen Bereichen von Schaltungsnetzen darstellen und die hochohmiges Polysilizium aufweisen. Bei der Extraktion von Schaltungsnetzen erfolgt keine Differenzierung hinsichtlich der unterschiedlich stark ausgebildeten Leitfähigkeit von Schaltungselementen. So erfolgt keine Fehlerausgabe, wenn anstelle eines sehr gut leitenden Schaltungselements aus Metall ein Schaltungselement aus Polysilizium, das weniger gut leitet, vorgesehen wird.

Durch diese Ausführungsform der Erfindung können Schaltungselemente aus Polysilizium, die fälschlicherweise an Positionen innerhalb der integrierten elektrischen Schaltung angeordnet sind, die für Schaltungselemente aus Metall vorgesehen sind, besonders zuverlässig aufgefunden werden.

Gemäß einer weiteren Ausführungsform der Erfindung werden diese gefundenen Schaltungselemente aus Polysilizium durch Metall aufweisende Schaltungselemente ersetzt. Dementsprechend erfolgt eine besonders vorteilhafte automatische Verbesserung von fehlerhaften Schaltungselementen.

Die Erfindung ist auch in einem Computerprogramm zur Ausführung eines Verfahrens zur Analyse einer integrierten elektrischen Schaltung verwirklicht. Das Computerprogramm ist dabei so ausgebildet, daß nach Auswahl einer integrierten elektrischen Schaltung bzw. eines Teils einer integrierten elektrischen Schaltung ein Verfahren gemäß einem der Ansprüche ausführbar ist. Dabei ist als Ergebnis des Verfahrens eine Information über die Korrektheit bzw. über die Fehler der integrierten elektrischen Schaltung bzw. eines Teils der integrierten elektrischen Schaltung ausgebbar.

Durch das erfindungsgemäß verbesserte Computerprogramm ergeben sich eine einfache und effektive Überprüfung von integrierten elektrischen Schaltungen und eine Laufzeitverbesserung gegenüber den bekannten Verfahren zur Analyse von integrierten elektrischen Schaltungen.

Die Erfindung betrifft außerdem ein Computerprogramm, das auf einem Speichermedium enthalten ist, das in einem Computerspeicher abgelegt ist, das in einem Direktzugriffsspeicher enthalten ist oder das auf einem elektrischen Trägersignal übertragen wird.

Weiterhin betrifft die Erfindung einen Datenträger mit einem solchen Computerprogramm sowie ein Verfahren, bei dem ein solches Computerprogramm aus einem elektronischen Datennetz, wie beispielsweise aus dem Internet, auf einen an das Datennetz angeschlossenen Computer heruntergeladen wird.

Das erfindungsgemäße Verfahren ist in dem Computerprogramm "HERC" implementiert. Es ist lauffähig auf den Datenbanken der Extraktionstools "Salve" von "Infineon" und "Vampire/Assura" von "Cadence". Eine Schnittstelle zum "annotated GDS" ist realisierbar. Bei dem "annotated GDS" handelt es sich um eine Datei, die Geometrieinformationen zu den einzelnen Polygonen bzw. Schaltungselementen sowie zu Schaltungsnetzen von integrierten elektrischen Schaltungen aufweist.

Mit dieser Erfindung sind Signalknoten zu jedem beliebigen Fertigungsschritt modellierbar. Diese können einer anschließenden strukturellen Analyse unterzogen werden.

Insbesondere leitfähige Komponenten sind für das erfindungsgemäße Verfahren einsetzbar. Der genaue Ablauf des erfindungsgemäßen Verfahrens kann durch einen "Runset" vom Benutzer spezifiziert werden.

Das erfindungsgemäße Verfahren zum Auffinden mehrerer Abbilder von voneinander getrennten Schaltungsnetzen auf dem Computersystems arbeitet "Bottom-Up" auf der vollhierarchischen Struktur der Schaltungsnetze. Das erfindungsgemäße Verfahren wird demnach auf einer üblichen "Layout Versus Schematic-cleanen" Extraktion aufgesetzt, d.h. exakt auf dem Abbild der integrierten elektrischen Schaltung, wie es von der Technologie beschrieben ist.

Bei der hierarchischen Erzeugung von Abbildern von Schaltungsnetzen auf dem Computersystem kann so vorgegangen werden, daß alle Schaltungselemente vereinigt werden, die mit demselben Schaltungselement in einem Abbild eines Schaltungsnetzes verbunden sind. Dieser Schritt geschieht "bottom-up" und ermittelt die minimale Anzahl von Schaltungselementen.

Zusammenfassend liegt die Idee der Erfindung darin, die "Connectivity" bzw. Leitfähigkeit einer normal extrahierten integrierten elektrischen Schaltung zu untersuchen. Dabei wird so vorgegangen, daß über hochohmige Schaltungselemente bzw. Ebenen verbundene Schaltungsnetze dadurch gesucht werden, daß diese Schaltungselemente bzw. Netze nachträglich als isolierend betrachtet werden. Dabei wird untersucht, ob ein Schaltungsnetz unter diesen Bedingungen in getrennte Schaltungsnetze zerfällt.

Die Erfindung ist in den Zeichnungen anhand von zwei Ausführungsbeispielen näher veranschaulicht.
1 zeigt eine schematische dreidimensionale Darstellung einer ersten integrierten elektrischen Schaltung 1 gemäß einem ersten Ausführungsbeispiel,
2 zeigt eine schematische zweidimensionale Darstellung einer Draufsicht auf die in 1 gezeigte erste integrierte elektrische Schaltung 1 gemäß dem ersten Ausführungsbeispiel,
3 zeigt eine schematische Darstellung einer ersten Polygondatenstruktur 12 der in 1 und in 2 gezeigten ersten integrierten elektrischen Schaltung 1 gemäß dem ersten Ausführungsbeispiel,
4 zeigt eine schematische zweidimensionale Darstellung einer Draufsicht auf eine zweite integrierte elek trische Schaltung 13 gemäß dem ersten Ausführungsbeispiel,
5 zeigt eine schematische Darstellung einer zweiten Polygondatenstruktur 14 der in 4 gezeigten zweiten integrierten elektrischen Schaltung 13 gemäß dem ersten Ausführungsbeispiel,
6 zeigt eine schematische zweidimensionale Darstellung einer Draufsicht auf eine dritte integrierte elektrische Schaltung 15 gemäß einem zweiten Ausführungsbeispiel,
7 zeigt eine schematische zweidimensionale Darstellung einer Draufsicht auf das erste Versorgungsspannungsnetz 27 der in 6 dargestellten dritten integrierten elektrischen Schaltung 15 gemäß dem zweiten Ausführungsbeispiel,
8 zeigt eine schematische Darstellung einer dritten Polygondatenstruktur 28 des in 7 gezeigten ersten Versorgungsspannungsnetzes 27 der dritten integrierten elektrischen Schaltung 15 gemäß dem zweiten Ausführungsbeispiel,
9 zeigt eine schematische zweidimensionale Darstellung einer Draufsicht auf ein zweites Versorgungsspannungsnetz 29 der dritten integrierten elektrischen Schaltung 15 gemäß dem zweiten Ausführungsbeispiel,
10 zeigt eine schematische Darstellung einer vierten Polygondatenstruktur 30 des in 9 gezeigten zweiten Versorgungsspannungsnetzes 29 gemäß dem zweiten Ausführungsbeispiel.
1 zeigt eine schematische dreidimensionale Darstellung einer ersten integrierten elektrischen Schaltung 1 gemäß einem ersten Ausführungsbeispiel.
Bei der in 1 gezeigten Darstellung der ersten integrierten elektrischen Schaltung 1 handelt es sich um eine auf einem Computersystem simulierte Abbildung einer real vorliegenden integrierten elektrischen Schaltung.
Die erste integrierte elektrische Schaltung 1 gliedert sich in ein erstes Diffusionsschichtpolygon 2, in ein zweites Diffusionsschichtpolygon 3, in ein drittes Diffusionsschichtpolygon 4, in ein erstes Polysiliziumschichtpolygon 5, in ein zweites Polysiliziumschichtpolygon 6, in ein erstes Transistorgate 7, in ein zweites Transistorgate 8, in ein erstes Metallschichtpolygon 9, in ein zweites Metallschichtpolygon 10 sowie in ein drittes Metallschichtpolygon 11.
Die in dem vorliegenden ersten Ausführungsbeispiel gezeigte erste integrierte elektrische Schaltung 1 stellt aus Anschauungsgründen eine gegenüber einer realen integrierten elektrischen Schaltung wesentlich vereinfachte Schaltung dar.
Die erste integrierte elektrische Schaltung 1 umfaßt eine Diffusionsschicht, eine Polysiliziumschicht, eine erste Metallschicht und eine zweite Metallschicht. Diese Schichten liegen übereinander in mehreren Ebenen angeordnet vor. Im vorliegenden Ausführungsbeispiel ist die Diffusionsschicht zuunterst angeordnet. Auf der Ebene über der Diffusionsschicht befindet sich die Polysiliziumschicht. Auf der nächst höheren Ebenen ist die erste Metallschicht vorgesehen. Auf der obersten Ebene der vier erfindungsgemäßen Ebenen ist die zweite Metallschicht angeordnet.
Die Polygone der gleichen Schicht werden jeweils in demselben Fertigungsschritt hergestellt. Die einzelnen Schichten werden nacheinander produziert, wobei die Reihenfolge der Produktion wie folgt vorgesehen ist: Diffusionsschicht, Polysiliziumschicht, erste Metallschicht, zweite Metallschicht.
Das erste Diffusionsschichtpolygon 2, das zweite Diffusionsschichtpolygon 3 und das dritte Diffusionsschichtpolygon 4 liegen auf der Diffusionsschicht vor. Das erste Polysiliziumschichtpolygon 5 und das zweite Polysiliziumschichtpolygon 6 liegen auf der Polysiliziumschicht vor. Ein quadratischer Bereich des ersten Polysiliziumschichtpolygons 5 liegt auf dem ersten Diffusionsschichtpolygon 2 plan auf. Die quadratische Kontaktflächenschicht zwischen dem ersten Diffusionsschichtpolygon 2 und dem ersten Polysiliziumschichtpolygon 5 bildet das erste Transistorgate 7. Ein ebenfalls quadratischer Bereich des zweiten Polysiliziumschichtpolygon 6 liegt plan auf dem dritten Diffusionsschichtpolygon 4 auf. Die quadratische Kontaktflächenschicht zwischen dem dritten Diffusionsschichtpolygon 4 und dem zweiten Polysiliziumschichtpolygon 6 bildet das zweite Transistorgate 8.
Das erste Metallschichtpolygon 9 sowie das zweite Metallschichtpolygon 10 sind auf einer ersten Metallebene angeordnet. Das erste Metallschichtpolygon 9 ist über einen Kontakt mit dem ersten Polysiliziumschichtpolygon 5 verbunden. Das zweite Metallschichtpolygon 10 ist durch einen Kontakt mit dem zweiten Diffusionsschichtpolygon 3 und durch einen weiteren Kontakt mit dem zweiten Polysiliziumschichtpolygon 6 verbunden. Die Verbindung des zweiten Metallschichtpolygons 10 mit dem zweiten Diffusionsschichtpolygon 3 stellt eine sogenannte "Tie-Down"-Diode dar. Das dritte Metallschichtpolygon 11 ist auf der zweiten Metallebene angeordnet. Das dritte Metallschichtpolygon 11 ist durch jeweils einen Kontakt mit dem ersten Metallschichtpolygon 9 und mit dem zweiten Metallschichtpolygon 10 verbunden.
Erfindungsgemäß sind Informationen über die Form und die Größe der einzelnen Polygone bzw. Schaltungselemente in Form von numerischen Daten auf einer hier nicht gezeigten Speichereinheit eines Computersystems abgelegt. Diese Informationen sind vorzugsweise in jeweils separaten Dateien gespeichert.
Informationen über eine oder mehrere Schaltungsnetze aufweisende integrierte elektrische Schaltungen sind ebenfalls in Dateien auf der Speichereinheit des Computersystems abgelegt. Diese Informationen beinhalten die in der betreffenden integrierten elektrischen Schaltung enthaltenen Schaltungselemente sowie Angaben über deren absolute und/oder relative Lage innerhalb der integrierten elektrischen Schaltung.
Im vorliegenden Ausführungsbeispiel sind die Form- und Größeninformationen zu dem ersten Diffusionsschichtpolygon 2, zu dem zweiten Diffusionsschichtpolygon 3, zu dem dritten Diffusionsschichtpolygon 4, zu dem ersten Polysiliziumschichtpolygon 5, zu dem zweiten Polysiliziumschichtpolygon 6, zu dem ersten Transistorgate 7, zu dem zweiten Transistorgate 8 zu dem ersten Metallschichtpolygon 9, zu dem zweiten Metallschichtpolygon 10 und zu dem dritten Metallschichtpolygon 11 in jeweils separaten Dateien auf dem hier nicht gezeigten Computersystem gespeichert.
Die Angaben, die den Aufbau der ersten integrierten elektrischen Schaltung 1 durch die enthaltenen Polygone sowie durch deren absolute und relative Lage beschreiben, sind im vorliegenden Ausführungsbeispiel in einer separaten Datei auf dem Computersystem gespeichert.
Die Polygone der ersten integrierten elektrischen Schaltung 1 werden in einem Produktionsprozeß durch eine Vielzahl von aufeinanderfolgenden Produktionsschritten nacheinander gefertigt. Die Information, in welchen Fertigungsschritten die einzelnen Polygone hergestellt werden sowie die Information über die chronologische Abfertigung der Fertigungsschritte sind ebenfalls in der Speichereinheit des Computersystems abgelegt.
Die Darstellung der ersten integrierten elektrischen Schaltung 1 in 1 stellt ein Abbild der realen integrierten elektrischen Schaltung nach komplettem Durchlauf sämtlicher Fertigungsschritte des Produktionsprozesses dar. Es handelt sich somit um das Abbild einer fertigen und formal funktionsfähigen integrierten elektrischen Schaltung.
2 zeigt eine schematische zweidimensionale Darstellung einer Draufsicht auf die in 1 gezeigte erste integrierte elektrische Schaltung 1 gemäß dem ersten Ausführungsbeispiel.
Die Polygone der ersten integrierten elektrischen Schaltung 1 sowie deren Anordnung innerhalb der ersten integrierten elektrischen Schaltung 1 entsprechen der Beschreibung in 1. In der in 2 dargestellten Draufsicht auf die erste integrierte elektrische Schaltung 1 sind das erste Transistorgate 7 und das zweite Transistorgate 8 schraffiert dargestellt. Die Kontakte zwischen dem Polysiliziumschichtpolygon 5, dem ersten Metallschichtpolygon 9, dem dritten Metallschichtpolygon 11, dem zweiten Metallschichtpolygon 10, dem zweiten Diffusions schichtpolygon 3 sowie dem zweiten Polysiliziumschichtpolygon 6 sind durch kleine Quadrate gekennzeichnet.
Die Darstellung der ersten integrierten elektrischen Schaltung 1 in 2 stellt ein Abbild der realen integrierten elektrischen Schaltung nach komplettem Durchlauf sämtlicher Fertigungsschritte des Produktionsprozesses dar. Es handelt sich somit um das Abbild einer fertigen und formal funktionsfähigen integrierten elektrischen Schaltung.
3 zeigt eine schematische Darstellung einer ersten Polygondatenstruktur 12 der in 1 und in 2 gezeigten ersten integrierten elektrischen Schaltung 1 gemäß dem ersten Ausführungsbeispiel.
Die Darstellung von Informationen der ersten Polygondatenstruktur 12 gliedert sich in eine Darstellung von Iformationen des zweiten Diffusionsschichtpolygons 3 der Diffusionsschicht, des ersten Polysiliziumschichtpolygons 5 und des zweiten Polysiliziumschichtpolygons 6 der Polysiliziumschicht, des ersten Metallschichtpolygons 9 und des zweiten Metallschichtpolygons 10 der ersten Metallschicht sowie des dritten Metallschichtpolygons 11 der zweiten Metallschicht auf.
In der in 3 gezeigten Darstellung der ersten Polygondatenstruktur 12 sind die Informationen der miteinander verbundenen Polygone strukturiert und einfach lesbar angeordnet. In 3 werden zur Darstellung von Informationen zu den einzelnen Polygonen Rechtecke verwendet, die jeweils genau einem Polygon der ersten integrierten elektrischen Schaltung 1 entsprechen.
Dabei gliedert sich jedes Rechteck in eine Markierung, die besagt, ob das betreffende Polygon vorhanden ist, logisch entfernt wurde oder einem anderem Polygon zugeordnet ist, in eine abgekürzte Bezeichnung des betreffenden Polygons sowie in eine Zahl, die besagt, auf welcher Ebene der ersten integrierten elektrischen Schaltung 1 das betreffende Polygon vorliegt.
Weiterhin weist die Darstellung der ersten Polygondatenstruktur 12 eine Vielzahl von kreisförmigen Symbolen auf, welche die Kontakte darstellen, mit denen die Polygone untereinander verbunden sind. Des weiteren weist die Darstellung der ersten Polygondatenstruktur 12 eine Vielzahl von Pfeilen auf, welche die Verbindung der Polygone untereinander darstellen.
Gemäß dem ersten Ausführungsbeispiel entspricht das erste Rechteck dem ersten Polysiliziumschichtpolygon 5. Die Markierung "0" des ersten Polysiliziumschichtpolygons 5 besagt, daß dieses Polygon in der ersten integrierten elektrischen Schaltung 1 vorhanden ist. Die abgekürzte Bezeichnung "1. POLY" steht für das erste Polysiliziumschichtpolygon 5. Die Zahl "2" der Darstellung des ersten Polysiliziumschichtpolygons 5 sagt aus, daß das erste Polysiliziumschichtpolygon 5 auf der zweiten Ebene, nämlich der Polysiliziumschicht angeordnet ist.
Rechts neben der rechteckigen Darstellung der Informationen des ersten Polysiliziumschichtpolygons 5 ist ein kreisförmiges Symbol angeordnet, das den Kontakt zwischen dem ersten Polysiliziumschichtpolygon 5 und dem ersten Metallschichtpolygon 9 veranschaulicht. Dementsprechend besteht eine Verbindung zwischen dem ersten Polysiliziumschichtpolygon 5 und dem ersten Metallschichtpolygon 9.
Das erste Metallschichtpolygon 9 liegt auf der dritten Ebenen, nämlich der ersten Metallschicht vor, und ist über zwei Kontakte mit zwei anderen Polygonen verbunden. Dabei handelt es sich um das erste Polysiliziumschichtpolygon 5 sowie um das dritte Metallschichtpolygon 11.
Das dritte Metallschichtpolygon 11 liegt auf der vierten Ebenen, nämlich der zweiten Metallschicht vor. Es ist mit dem ersten Metallschichtpolygon 9 sowie mit dem dritten Metallschichtpolygon 11 verbunden.
Das zweite Metallschichtpolygon 10 ist auf der ersten Metallschicht angeordnet. Ferner ist es mit dem dritten Metallschichtpolygon 11, mit dem zweiten Diffusionsschichtpolygon 3 und mit dem zweiten Polysiliziumschichtpolygon 6 verbunden.
Das zweite Diffusionsschichtpolygon 3 ist auf der Diffusionssicht angeordnet und mit dem zweiten Metallschichtpolygon 10 verbunden. Das zweite Polysiliziumschichtpolygon 6 ist auf der Polysiliziumschicht angeordnet und mit dem zweiten Metallschichtpolygon 10 verbunden.
4 zeigt eine schematische zweidimensionale Darstellung einer Draufsicht auf eine zweite integrierte elektrische Schaltung 13 gemäß dem ersten Ausführungsbeispiel.
Die zweite integrierte elektrische Schaltung 13 weist ein erstes Diffusionsschichtpolygon 2, ein zweites Diffusionsschichtpolygon 3, ein drittes Diffusionsschichtpolygon 4, ein erstes Polysiliziumschichtpolygon 5, ein zweites Polysiliziumschichtpolygon 6, ein erstes Transistorgate 7, ein zweites Transistorgate 8, ein erstes Metallschichtpolygon 9 sowie ein zweites Metallschichtpolygon 10 auf.
Die zweite integrierte elektrische Schaltung 13 gliedert sich in zwei getrennte Bereiche. Der erste Bereich der zweiten integrierten elektrischen Schaltung 13 weist das erste Diffusionsschichtpolygon 2, das erste Polysiliziumschichtpolygon 5, das erste Transistorgate 7 sowie das erste Metallschichtpolygon 9 auf.
Der zweite Bereich der zweiten integrierten elektrischen Schaltung 13 gliedert sich in das zweite Diffusionsschichtpolygon 3, in das dritte Diffusionsschichtpolygon 4, in das zweite Polysiliziumschichtpolygon 6, in das zweite Transistorgate 8 und das zweite Metallschichtpolygon 10.
Bei der Darstellung der zweiten integrierten elektrischen Schaltung 13 in 4 handelt es sich um eine auf einem Computersystem simulierte Abbildung einer realen integrierten elektrischen Schaltung. Die Informationen über die Form und Größe der einzelnen Polygone sowie die Informationen die in der zweiten integrierten elektrischen Schaltung 13 enthaltenen Schaltungsnetze mit einer Vielzahl von Schaltungselementen sowie deren absolute und relative Lage zueinander sind in Dateien auf der Speichereinheit des Computersystems abgelegt.
Der Aufbau und die Darstellung der zweiten integrierten elektrischen Schaltung 13 aus den auf der Speichereinheit abgelegten Informationen erfolgt durch ein Computerprogramm.
Die Darstellung der zweiten integrierten elektrischen Schaltung 13 ist ein Abbild der realen integrierten elektrischen Schaltung im Produktionsprozeß vor dem letzten Fertigungsschritt des Aufbringens des dritten Metallschichtpolygons 11.
5 zeigt eine schematische Darstellung einer zweiten Polygondatenstruktur 14 der in 4 gezeigten zweiten integrierten elektrischen Schaltung 13 gemäß dem ersten Ausführungsbeispiel.
Die Anordnung der mittels Rechtecken dargestellten Polygone sowie der durch Pfeile dargestellten Verbindungen sowie der durch kreisförmige Symbole dargestellten Kontakte zwischen den Polygonen der zweiten integrierten elektrischen Schaltung 13 entspricht der in 3 gezeigten Anordnung der ersten Polygondatenstruktur 12.
Das dritte Metallschichtpolygon 11 ist in der zweiten integrierten elektrischen Schaltung 13 nicht enthalten. Dementsprechend ist in dem Rechteck zur Darstellung von Informationen über das dritte Metallschichtpolygon 11 eine Markierung "–1" vorgesehen.
Das erste Polysiliziumschichtpolygon 5 sowie das erste Metallschichtpolygon 9, die zu dem ersten Bereich der zweiten integrierten elektrischen Schaltung 13 zugehörig sind, weisen eine Markierung "1" auf. Das zweite Metallschichtpolygon 10, das zweite Diffusionsschichtpolygon 3 sowie das zweite Polysiliziumschichtpolygon 6 sind in dem zweiten Bereich der zweiten integrierten elektrischen Schaltung 13 angeordnet. Dementsprechend weisen diese drei Polygone in 5 eine Markierung "2" auf.
Sämtliche Kontakte, die durch Pfeile direkt mit dem dritten Metallschichtpolygon 11 verbunden sind, sind in 5 schraffiert hervorgehoben. Dies bedeutet, daß diese Kontakte keine Verbindung zwischen Polygonen der zweiten integrierten elektrischen Schaltung 13 bereitstellen.
Die Nummer, die in der in 5 gezeigten Darstellung der zweiten Polygondatenstruktur 14 in den Rechtecken enthalten ist, besagt, auf welcher Ebene die betreffenden Polygone angeordnet sind. Sie entspricht jeweils der Nummer in 3.
Der erste Bereich der zweiten integrierten elektrischen Schaltung 13 weist das erste Metallschichtpolygon 9 auf, das direkt mit dem das erste Transistorgate 7 enthaltenden ersten Polysiliziumschichtpolygon 5 verbunden ist. Der erste Bereich der zweiten integrierten elektrischen Schaltung 13 enthält dementsprechend keine "Tie-Down"-Diode.
Das zweite Metallschichtpolygon 10 ist direkt mit dem das zweite Transistorgate 8 enthaltenden zweiten Polysiliziumschichtpolygon 6 verbunden. Des weiteren ist das zweite Metallschichtpolygon 10 direkt mit dem zweiten Diffusionsschichtpolygon 3 verbunden. Die Verbindung des zweiten Metallschichtpolygons 10 mit dem zweiten Diffusionsschichtpolygon 3 stellt eine "Tie-Down"-Diode dar. Somit weist der zweite Bereich der zweiten integrierten elektrischen Schaltung 13 eine "Tie-Down"-Diode auf.
Im folgenden ist das erfindungsgemäße Verfahren zur Analyse einer integrierten elektrischen Schaltung anhand eines Ausführungsbeispiels dargelegt.
Bei der Herstellung von integrierten elektrischen Schaltungen werden mehrere Fertigungsschritte nacheinander ausgeführt. Einer dieser Fertigungsschritte ist das Aufbringen von metallischen Schichten. Bei dem oder nach dem Aufbringen dieser metallischen Schichten kommt es oft vor, daß diese elektrisch aufgeladen werden. Wenn Schaltungselemente bzw. Polygone dieser elektrisch aufgeladenen metallischen Schichten direkt mit einem Transistorgate verbunden sind und keine "Tie-Down"-Diode aufweisen, durch die sie mit der Diffusionsschicht verbunden sind, so kann ein Stromfluß zwischen dem betreffenden Schaltungselement bzw. Polygon und dem Transistorgate erfolgen.
Statt "Tie-Down"-Dioden kann auch die Überprüfung von integrierten elektrischen Schaltungen mittels "Antenna-Checks" erfolgen. Dabei sind bestimmte vorgegebene Flächenverhältnisse zwischen zwei oder mehreren Polygonen insbesondere Metallpolygonen und Transistorgates einzuhalten.
Bei Nichteinhaltung dieser Flächenverhältnisse können ungewollte Stromflüsse auftreten. Dementsprechend werden im erfindungsgemäßen Verfahren die entsprechenden Polygone als fehlerhaft festgestellt. Wenn die entsprechende Fläche des Metallpolygons relativ klein gegenüber der Fläche des Transistorgates ausgebildet ist, so wird kein Fehler festgestellt. Es tritt keine Zerstörung des Transistors auf.
Dementsprechend können bei dem Produktionsprozeß von formal korrekten integrierten elektrischen Schaltungen durch solche ungewollten Stromflüsse Zerstörungen von Transistoren auftreten. Dadurch können komplette integrierte elektrische Schaltung unbrauchbar werden.
Bei dem erfindungsgemäßen Verfahren wird ein Abbild einer vollständigen funktionstüchtigen integrierten elektrischen Schaltung auf dem Computersystem erzeugt. Anschließend erfolgt eine Überprüfung des Schaltungsnetzes, ob das Schaltungsnetz eine "Tie-Down"-Diode aufweist. Ist keine solche "Tie-Down"-Diode vorhanden, so wird die betreffende Schaltung bzw. der betreffende Teil der Schaltung als fehlerhaft ausgegeben.
Ist eine solche "Tie-Down"-Diode vorhanden, so erfolgt eine Simulation über die einzelnen Fertigungsschritte des Produktionsprozesses. Hierbei wird ein Fertigungsschritt des Produktionsprozesses insbesondere der in der Abfolge der Fertigungsschritte jeweils letzte Fertigungsschritt ausgewählt. Die in diesem Fertigungsschritt produzierten Schaltungselemente werden in dem Abbild der integrierten elektrischen Schaltung auf dem Computersystem logisch entfernt.
Anschließend erfolgt eine erneute Überprüfung des oder der auf diese Weise neu erzeugten Teile der integrierten elektrischen Schaltung auf das Vorhandensein von "Tie-Down"-Dioden.
Im ersten Ausführungsbeispiel wird die erste integrierte elektrische Schaltung 1 ausgewählt und ein Abbild von dieser auf dem Computersystem erzeugt. Dieses Abbild der ersten integrierten elektrischen Schaltung 1 auf dem Computersystem ist sowohl in 1 als auch in 2 graphisch dargestellt.
Das zweite Diffusionsschichtpolygon 3 sowie das zweite Metallschichtpolygon 10 stellen eine "Tie-Down"-Diode dar. Dementsprechend ergibt die Überprüfung auf das Vorkommen einer "Tie-Down"-Diode in der ersten integrierten elektrischen Schaltung 1 ein positives Resultat.
Die Extraktion des Schaltungsnetzes der ersten integrierten elektrischen Schaltung 1 ergibt die in 3 dargestellte erste Polygondatenstruktur 12. Diese erste Polygondatenstruktur 12 zeigt ein zusammenhängendes Schaltungsnetz der ersten integrierten elektrischen Schaltung 1. In dieser ersten Polygondatenstruktur 12 sind die verschiedenen Ebenen und somit die aufeinanderfolgenden Fertigungsschritte des Produktionsprozesses der ersten integrierten elektrischen Schaltung 1 ersichtlich.
Im Ausführungsbeispiel erfolgt an dieser Stelle die Selektion der vierten Ebene, nämlich der zweiten Metallschicht. Anschließend wird ein neues Abbild der zweiten integrierten elektrischen Schaltung 13 auf dem Computersystem durch das Computerprogramm erzeugt, bei dem die Struktur derselben integrierten elektrischen Schaltung vor dem Fertigungsschritt des Aufbringens der zweiten Metallschicht gezeigt wird.
Dabei wird in der zweiten Polygondatenstruktur 14 die Markierung sämtlicher Polygone, die auf der zweiten Metallschicht vorliegen, auf "–1" bzw. auf "Voided" gesetzt. Im Ausführungsbeispiel handelt es sich dabei um das dritte Metallschichtpolygon 11.
Somit wird im Ausführungsbeispiel ausgehend von der ersten integrierten elektrischen Schaltung 1 unter Auslassung des Fertigungsschritts des Aufbringens der zweiten Metallschicht ein Abbild der zweiten integrierten elektrischen Schaltung 13 auf dem Computersystem erzeugt. Die Erzeugung der zweiten integrierten elektrischen Schaltung 13 erfolgt unter Zugrundelegung der zweiten Polygondatenstruktur 14 in 5, in der die wegzulassenden Polygone sowie die Verbindungen der vorhandenen Polygone ersichtlich sind.
Diese zweite integrierte elektrischen Schaltung 13 weist zwei voneinander getrennte Bereiche auf, die nacheinander auf das Vorhandensein einer "Tie-Down"-Diode überprüft werden. Dabei ergibt sich für den ersten Bereich der zweiten integrierten elektrischen Schaltung 13 eine Fehlermeldung. Das erste Metallschichtpolygon 9 ist mit dem ersten Transistorgate 7 verbunden und weist keine "Tie-Down"-Diode auf. Dementsprechend wird der erste Bereich der zweiten integrierten elektrischen Schaltung 13 durch das erfindungsgemäße Verfahren als fehlerhaft festgestellt. Es erfolgt eine Ausgabe des fehlerhaften ersten Bereiches der zweiten integrierten elektrischen Schaltung 13 auf dem Computersystem.
Der zweite Bereich der zweiten integrierten elektrischen Schaltung 13 weist eine "Tie-Down"-Diode in Form der Verbindung des zweiten Diffusionsschichtpolygons 3 mit dem zweiten Metallschichtpolygon 10 auf. Somit entspricht der zweite Bereich der zweien integrierten elektrischen Schaltung 13 der Überprüfung im Ausführungsbeispiel.
Von einer weiteren Simulation des Fertigungsprozesses des zweiten Bereichs der zweiten integrierten elektrischen Schaltung 13 wird im Ausführungsbeispiel abgesehen.
6 zeigt eine schematische zweidimensionale Darstellung einer Draufsicht auf eine dritte integrierte elektrische Schaltung 15 gemäß einem zweiten Ausführungsbeispiel.
7 zeigt eine schematische zweidimensionale Darstellung einer Draufsicht auf ein erstes Versorgungsspannungsnetz 27 der in 6 dargestellten dritten integrierten elektrischen Schaltung 15 gemäß dem zweiten Ausführungsbeispiel.
Bei der in 6 gezeigten Darstellung der dritten integrierten elektrischen Schaltung 15 und bei der in 7 gezeigten Darstellung des ersten Versorgungsspannungsnetzes 27 handelt es sich jeweils um eine auf einem Computersystem simulierte Abbildung einer real vorliegenden integrierten elektrischen Schaltung.
Die dritte integrierte elektrische Schaltung 15 weist das erste Versorgungsspannungsnetz 27, ein weiteres Spannungsnetz, ein Eingangsspannungsnetz sowie ein Ausgangsspannungsnetz auf. Die dritte integrierte elektrische Schaltung 15 stellt eine wesentliche Vereinfachung gegenüber der Realität dar.
Das erste Versorgungsspannungsnetz 27 gliedert sich in ein viertes Metallschichtpolygon 16, in ein fünftes Metallschichtpolygon 17, in ein drittes Polysiliziumschichtpolygon 18, in ein sechstes Metallschichtpolygon 19, in ein siebtes Metallschichtpolygon 20 und in ein drittes Diffusionsschichtpolygon 21. Das erste Versorgungsspannungsnetz 27 in 7 entspricht hinsichtlich Form und Aufbau dem in 6 beschriebenen ersten Versorgungsspannungsnetz 27.
Das weitere Spannungsnetz weist ein zehntes Metallschichtpolygon 26 auf. Im Ausführungsbeispiel ist das weitere Spannungsnetz über dem ersten Versorgungsspannungsnetz 27 verdrahtet und weist keine Verbindung zu dem ersten Versorgungsspannungsnetz 27 auf.
Das Eingangsspannungsnetz beinhaltet ein achtes Metallschichtpolygon 22, ein viertes Polysiliziumschichtpolygon 23 und ein drittes Transistorgate 24. Das Ausgangsspannungsnetz weist ein neuntes Metallschichtpolygon 25 auf.
Die dritte integrierte elektrische Schaltung 15 liegt auf einer Diffusionsschicht, auf einer Polysiliziumschicht, auf einer ersten Metallschicht und auf einer zweiten Metallschicht vor. Diese Schichten sind übereinander in mehreren Ebenen angeordnet. Im vorliegenden Ausführungsbeispiel ist die Diffusionsschicht als unterste Schicht angeordnet. Darüber befinden sich die Polysiliziumschicht, die erste Metallschicht und die zweite Metallschicht.
Das dritte Diffusionsschichtpolygon 21 liegt auf der Diffusionsschicht vor. Das dritte Polysiliziumschichtpolygon 18 des ersten Versorgungsspannungsnetzes 27 sowie das vierte Polysiliziumschichtpolygon 23 des Eingangsspannungsnetzes sind auf der Polysiliziumschicht angeordnet. Das fünfte Metallschichtpolygon 17, das sechste Metallschichtpolygon 19 und das siebte Metallschichtpolygon 20 des ersten Versorgungsspannungsnetzes 27, das achte Metallschichtpolygon 22 des Eingangsspannungsnetzes, das neunte Metallschichtpolygon 25 des Ausgangsspannungsnetzes sowie das zehnte Metallschichtpolygon 26 des weiteren Spannungsnetzes liegen auf der ersten Metallschicht vor. Das vierte Metallschichtpolygon 16 des ersten Versorgungsspannungsnetzes 27 liegt auf der zweiten Metallschicht vor.
Das erste Versorgungsspannungsnetz 27 und das weitere Spannungsnetz sind im Ausführungsbeispiel nicht miteinander verbunden. Das Eingangsspannungsnetz ist im Ausführungsbeispiel durch das dritte Transistorgate 24 mit dem Ausgangsspannungsnetz verbunden. Sowohl das Eingangsspannungsnetz als auch das Ausgangsspannungsnetz sind über das dritte Diffusionsschichtpolygon 21 mit dem ersten Versorgungsspannungsnetz 27 verbunden.
Alle Kontakte, die jeweils zwei Polygone miteinander verbinden, sind in 6 und in 7 in Form von kleinen Quadraten dargestellt.
Das vierte Metallschichtpolygon 16 ist mittels eines Kontakts mit dem fünften Metallschichtpolygon 17 verbunden. Das fünfte Metallschichtpolygon 17 ist mittels jeweils eines Kontakts mit dem vierten Metallschichtpolygon 16 und mit dem dritten Polysiliziumschichtpolygon 18 verbunden. Das dritte Polysiliziumschichtpolygon 18 ist durch je einen Kontakt mit dem fünften Metallschichtpolygon 17, mit dem sechsten Metallschichtpolygon 19 sowie mit dem siebten Metallschichtpolygon 20 verknüpft. Das sechste Metallschichtpolygon 19 ist mittels je eines Kontakts mit dem dritten Polysiliziumschichtpolygon 18 und mit dem dritten Diffusionsschichtpolygon 21 verbunden. Das siebte Metallschichtpolygon 20 steht über einen Kontakt mit dem dritten Polysiliziumschichtpolygon 18 in Verbindung. Das dritte Diffusionsschichtpolygon 21 ist durch je einen Kontakt mit dem sechsten Metallschichtpolygon 19 und mit dem neunten Metallschichtpolygon 25 verbunden, sowie über das dritte Transistorgate 24 mit dem vierten Polysiliziumschichtpolygon 23 verbunden. Das achte Metallschichtpolygon 22 ist mittels eines Kontakts mit dem vierten Polysiliziumschichtpolygon 23 verbunden. Das neunte Metallschichtpolygon 25 ist mittels eines Kontakts mit dem dritten Diffusionsschichtpolygon 21 verbunden.
Im vorliegenden zweiten Ausführungsbeispiel ist das erste Versorgungsspannungsnetz 27 falsch verdrahtet. Bei einer idealen Ausführung des ersten Versorgungsspannungsnetzes 27 der dritten integrierten elektrischen Schaltung 15 ist anstelle des dritten Polysiliziumschichtpolygons 18 ein Metallschichtpolygon vorgesehen.
Das dritte Polysiliziumschichtpolygon 18 ist gemäß 6 und gemäß 7 als leitendes Verbindungselement vorgesehen. Polysilizium ist ein leitendes Material, wobei die Leitfähigkeit von Polysilizium wesentlich geringer ausgebildet ist als die Leitfähigkeit von Metall.
Bei der Erzeugung eines Abbilds der dritten integrierten elektrischen Schaltung 15 auf dem Computersystem aus den in der Speichereinheit des Computersystem abgelegten Daten wird das dritte Polysiliziumschichtpolygon 18 als leitendes Element erkannt. Dementsprechend wird das Abbild der dritten integrierten elektrischen Schaltung 15 gemäß 6 mit dem dritten Polysiliziumschichtpolygon 18 erzeugt. Es findet keine Überprüfung auf die Wertigkeit der Leitfähigkeit der einzelnen Polygone statt. Dementsprechend werden fehlerhafte Polygone, die eine wesentlich geringere als die gewünschte Leitfähigkeit aufweisen, bei der Extraktion nicht erkannt.
Demnach ist im vorliegenden zweiten Ausführungsbeispiel der Transistor, der sich in das dritte Diffusionsschichtpolygon 21, in das vierte Polysiliziumschichtpolygon 23 sowie in das dritte Transistorgate 24 gliedert, mit hoher Wahrscheinlichkeit als fehlerhaft ausgebildet.
8 zeigt eine schematische Darstellung einer dritten Polygondatenstruktur 28 des in 6 und in 7 gezeigten ersten Versorgungsspannungsnetzes 27 der dritten integrierten elektrischen Schaltung 15 gemäß dem zweiten Ausführungsbeispiel.
Die Darstellung der dritten Polygondatenstruktur 28 weist eine Darstellung von Informationen des vierten Metallschichtpolygons 16, des fünften Metallschichtpolygons 17, des dritten Polysiliziumschichtpolygons 18, des sechsten Metallschichtpolygons 19, des siebten Metallschichtpolygons 20 sowie des dritten Diffusionsschichtpolygons 21 auf. Hierbei handelt es sich um die Polygone des ersten Versorgungsspannungsnetzes 27.
Die dritte Polygondatenstruktur 28 in 8 entspricht hinsichtlich der Darstellung der Informationen der ersten Polygondatenstruktur in 3 sowie der zweiten Polygondatenstruktur in 5.
Im zweiten Ausführungsbeispiel entspricht das erste Rechteck dem vierten Metallschichtpolygon 16. Die Markierung "0" des vierten Metallschichtpolygons 16 sagt aus, daß dieses Polygon in dem ersten Versorgungsspannungsnetz 27 der dritten integrierten elektrischen Schaltung 15 vorhanden ist. Die abgekürzte Bezeichnung "4. Metall" steht für das vierte Metallschichtpolygon 16. Die Zahl "4" der Darstellung des vierten Metallschichtpolygons 16 verweist auf die vierte Ebene der dritten integrierten elektrischen Schaltung 15, auf der das vierte Metallschichtpolygon 16 angeordnet ist, und zwar der zweiten Metallschicht. Das kreisförmige Symbol, das neben dem Rechteck "4. Metall" angeordnet ist, stellt die Verbindung zwischen dem vierten Metallschichtpolygon 16 und dem fünften Metallschichtpolygon 17 dar.
Das fünfte Metallschichtpolygon 17 liegt auf der dritten Ebene vor. Dabei handelt es sich um die erste Metallschicht. Es ist mit dem vierten Metallschichtpolygon 16 sowie mit dem dritten Polysiliziumschichtpolygon 18 verbunden.
Das dritte Polysiliziumschichtpolygon 18 liegt auf der zweiten Ebene, nämlich der Polysiliziumschicht, vor. Es ist mit dem fünften Metallschichtpolygon 17, mit dem sechsten Metallschichtpolygon 19 sowie mit dem siebten Metallschichtpolygon 20 verbunden.
Das sechste Metallschichtpolygon 19 liegt auf der dritten Ebenen, und zwar der ersten Metallschicht, vor und steht in Verbindung mit dem dritten Polysiliziumschichtpolygon 18 und mit dem dritten Diffusionsschichtpolygon 21.
Das siebte Metallschichtpolygon 20 liegt auf der dritten Ebene, nämlich der ersten Metallschicht, vor. Es ist mit dem dritten Polysiliziumschichtpolygon 18 verbunden.
Das dritte Diffusionsschichtpolygon 18 liegt auf der ersten Ebene, nämlich der Diffusionsschicht, vor. Es steht in Verbindung mit dem sechsten Metallschichtpolygon 19.
9 zeigt eine schematische zweidimensionale Darstellung einer Draufsicht auf ein zweites Versorgungsspannungsnetz 29 der dritten integrierten elektrischen Schaltung 15 gemäß dem zweiten Ausführungsbeispiel.
Das zweite Versorgungsspannungsnetz 29 gliedert sich in das vierte Metallschichtpolygon 16, in das fünfte Metallschichtpolygon 17, in das sechste Metallschichtpolygon 19, in das siebte Metallschichtpolygon 20 sowie in das dritte Diffusionsschichtpolygon 21.
Das zweite Versorgungsspannungsnetz 29 weist dementsprechend einen ersten Bereich mit dem vierten Metallschichtpolygon 16 und mit dem fünften Metallschichtpolygon 17, einen zweiten Bereich mit dem sechsten Metallschichtpolygon 19 und mit dem dritten Diffusionsschichtpolygon 21 sowie einen dritten Bereich mit dem siebten Metallschichtpolygon 20 auf. Diese drei Bereiche sind miteinander nicht verbunden.
Bei der Darstellung des zweiten Versorgungsspannungsnetzes 29 in 9 handelt es sich um eine auf einem Computersystem simulierte Abbildung einer realen integrierten elektrischen Schaltung. Das zweite Versorgungsspannungsnetz 29 in 9 entspricht dem ersten Versorgungsspannungsnetzes 27 in 7, wobei bei der Darstellung des zweiten Versorgungsspannungsnetzes 29 das dritte Polysiliziumschichtpolygon 18 nicht vorhanden ist.
10 zeigt eine schematische Darstellung einer vierten Polygondatenstruktur 30 des in 9 gezeigten zweiten Versorgungsspannungsnetzes 29 gemäß dem zweiten Ausführungsbeispiel.
Die vierte Polygondatenstruktur 30 in 10 entspricht hinsichtlich der Darstellung der Informationen der ersten Polygondatenstruktur 12 in 3, der zweiten Polygondatenstruktur 14 in 5 sowie der dritten Polygondatenstruktur 28 in 8.
Die Anordnung des vierten Metallschichtpolygons 16, des fünften Metallschichtpolygons 17, des dritten Polysiliziumschichtpolygons 18, des sechsten Metallschichtpolygons 19, des siebten Metallschichtpolygons 20 sowie des dritten Diffusionsschichtpolygons 21 stimmt mit der in 8 dargestellten Anordnung der dritten Polygondatenstruktur 28 überein.
Das dritte Polysiliziumschichtpolygon 18 ist gemäß 9 nicht in dem zweiten Versorgungsspannungsnetz 29 enthalten. Demzufolge weist das Rechteck des dritten Polysiliziumschichtpolygons 18 in 10 eine Markierung "–1" auf. Sämtliche Kontakte, die eine direkte Verbindung zu dem in dem zweiten Versorgungsspannungsnetz 29 nicht enthaltenen dritten Polysiliziumschichtpolygon 18 darstellen, sind in 10 durch ausgefüllte kreisförmige Symbole dargestellt. Diese Symbole sind mittels Pfeilen jeweils mit dem dritten Polysiliziumschichtpolygon 18 und den entsprechenden weiteren Polygonen verbunden.
Diejenigen Kontakte, die eine intakte Verbindung zwischen den jeweiligen Polygonen darstellen, sind durch weiß ausgefüllte kreisförmige Symbole dargestellt. Diese Symbole sind mittels Pfeilen mit denjenigen Polygonen verbunden, zwischen denen sie in dem zweiten Versorgungsspannungsnetz 29 angeordnet sind.
Das vierte Metallschichtpolygon 16 und das fünfte Metallschichtpolygon 17 sind durch einen Kontakt miteinander verbunden. Diese beiden Polygone stellen den ersten Bereich des zweiten Versorgungsspannungsnetzes 29 dar. Dementsprechend ist in dem Rechteck des vierten Metallschichtpolygons 16 und in dem Rechteck des fünften Metallschichtpolygons 17 in der vier ten Polygondatenstruktur 30 jeweils eine Markierung "1" enthalten.
Das sechste Metallschichtpolygon 19 und das dritte Diffusionsschichtpolygon 21 sind durch einen Kontakt miteinander verbunden. Diese beiden Polygone stellen den separaten zweiten Bereich des zweiten Versorgungsspannungsnetzes 29 dar. Somit enthält das Rechteck des sechsten Metallschichtpolygons 19 sowie das Rechteck des dritten Diffusionsschichtpolygons 21 jeweils eine Markierung "2".
Das siebte Metallschichtpolygon 20 stellt den separaten dritten Bereich des zweiten Versorgungsspannungsnetzes 29 dar. Das siebte Metallschichtpolygon 20 ist durch keinerlei Kontakte mit anderen Polygonen verbunden. Dementsprechend weist das Rechteck der vierten Polygondatenstruktur 30 in 10 eine Markierung "3" auf.
Im folgenden ist das erfindungsgemäße Verfahren zur Analyse einer integrierten elektrischen Schaltung anhand des zweiten Ausführungsbeispiels dargelegt.
Bei der Herstellung von integrierten elektrischen Schaltungen werden leitende Schichten auf das betreffende Halbleitersubstrat aufgebracht. Dabei weisen unterschiedliche Schichten, insbesondere Metallschichten und Polysiliziumschichten verschiedene Leitfähigkeiten auf. Metallschichten sind in der Regel wesentlich leitfähiger ausgebildet als Polysiliziumschichten. Werden Teile von integrierten elektrischen Schaltungen, insbesondere "Power- und Groundleitungen", mit hochohmig ausgebildeten Polysiliziumschichtpolygonen, insbesondere Wannen, anstelle von Metallschichtpolygonen verbunden, so weicht die Funktionalität der realen integrierten elektrischen Schaltung von der geplanten Funktionalität ab.
Bei der Simulation von integrierten elektrischen Schaltungen auf einem Computersystem sind keine Aussagen über die Wertigkeit der Leitfähigkeit von unterschiedlichen Polygonen vorgesehen. Es ist lediglich definiert, ob ein Polygon als leitfähig oder als nicht leitfähig ausgebildet ist.
Bei dem erfindungsgemäßen Verfahren wird ein Abbild einer vollständigen integrierten elektrischen Schaltung auf dem Computersystem erzeugt. Anschließend wird durch einen Benutzer eine Ebene bzw. eine Schicht der integrierten elektrischen Schaltung, insbesondere eine Polysiliziumschicht, ausgewählt.
Ausgehend von dem Abbild der integrierten elektrischen Schaltung wird ein neues Abbild der integrierten elektrischen Schaltung erzeugt, wobei die Polygone der ausgewählten Schicht der integrierten elektrischen Schaltung aus dem ursprünglichen Abbild der integrierten elektrischen Schaltung entfernt werden.
Nun erfolgt eine Überprüfung des neu erzeugten Abbilds der integrierten elektrischen Schaltung dahingehend, ob dieses Abbild zusammenhängend ausgebildet ist oder ob durch das Weglassen von Polygonen mehrere voneinander getrennte Bereiche der integrierten elektrischen Schaltung entstanden sind.
Falls das so erzeugte Abbild der integrierten elektrischen Schaltung zusammenhängend ausgebildet ist, so werden die Schritte des Auswählens einer Schicht und des Erzeugens eines neuen Abbildes der integrierten elektrischen Schaltung durch Weglassen der auf einer auszuwählenden Schicht angeordneten Polygone wiederholt. Diese Wiederholung erfolgt für weitere Schichten insbesondere für jede Polysiliziumschicht, bis das jeweils neu erzeugte Abbild der integrierten elektrischen Schaltung mehrere separate Bereiche aufweist oder bis keine weiteren Schichten ausgewählt werden.
Falls ein Abbild der zu prüfenden integrierten elektrischen Schaltung gefunden wird, daß mehrere separate miteinander nicht verbundene Bereiche von Polygonen aufweist, so erfolgt die Ausgabe dieses Abbilds und der zugehörigen Informationen, insbesondere der zuletzt ausgewählten Schicht.
Im vorliegenden zweiten Ausführungsbeispiel wird zu Beginn das erste Versorgungsspannungsnetz 27 der dritten integrierten elektrischen Schaltung 15 ausgewählt und ein Abbild dieses ersten Versorgungsspannungsnetzes 27 aus den auf der Speichereinheit des Computersystems vorliegenden Informationen auf dem Computersystem erzeugt. Dieses Abbild des ersten Versorgungsspannungsnetzes 27 auf dem Computersystem ist sowohl in 6 als auch in 7 graphisch dargestellt.
Auf der Speichereinheit des Computersystems sind Informationen über die Form und Größe der einzelnen Polygone sowie Informationen über die absolute und relative Anordnung der einzelnen Polygone zueinander innerhalb der dritten integrierten elektrischen Schaltung 15 enthalten.
Anschließend wird durch einen Benutzer die Polysiliziumschicht selektiert, auf der das dritte Polysiliziumschichtpolygon 18 vorliegt.
Das erste Versorgungsspannungsnetz 27 ist zusammenhängend ausgebildet. Dies ist daraus ersichtlich, daß alle Polygone in der dem ersten Versorgungsspannungsnetz 27 entsprechenden dritten Polygondatenstruktur 28 in 8 die Markierung "0" tragen. Diese Markierung "0" sagt aus, daß die jeweiligen Polygone in dem ersten Versorgungsspannungsnetz 27 enthalten sind.
Anschließend wird ein neues Abbild des ersten Versorgungsspannungsnetzes 27 erzeugt, bei dem sämtliche Polygone, die auf der Polysiliziumschicht angeordnet sind, weggelassen werden. Im vorliegenden zweiten Ausführungsbeispiel wird demzufolge das dritte Polysiliziumschichtpolygon 18 weggelassen.
Das so aus dem ersten Versorgungsspannungsnetz 27 gebildete Abbild ist in 9 dargestellt. Es handelt sich dabei um das zweite Versorgungsspannungsnetz 29. Aus dem zweiten Versorgungsspannungsnetz 29 sowie aus der dem zweiten Versorgungsspannungsnetz 29 entsprechenden vierten Polygondatenstruktur 30 in 10 ist ersichtlich, daß das zweite Versorgungsspannungsnetz 29 nicht zusammenhängend ausgebildet ist. Es weist mehrere miteinander nicht verbundene Bereiche auf und ist somit "zerfallen".
Die Markierung "–1" des dritten Polysiliziumschichtpolygons 18 in der vierten Polygondatenstruktur 30 besagt, daß dieses Polygon "Voided" bzw. "entfernt" ist.
Alle Polygone, die mit einem gleichen Polygon in einem Bereich des zweiten Versorgungsspannungsnetzes 29 miteinander verbunden sind, werden zusammengefaßt. Dieser Schritt geschieht "Bottom-Up" und ermittelt die minimale Anzahl von Polygonen für jeden Bereich des zweiten Versorgungsspannungsnetzes 29.
Im vorliegenden zweiten Ausführungsbeispiel ist das vierte Metallschichtpolygon 16 mit dem fünften Metallschichtpolygon 17 verbunden. Keine weiteren Polygone sind direkt mit diesen beiden Polygonen verbunden. Demzufolge wird in der vierten Polygondatenstruktur 30 in das Rechteck des vierten Metallschichtpolygons 16 und in das Rechteck des fünften Metallschichtpolygons 17 jeweils eine Markierung "1" eingetragen. Diese Markierung gibt den ersten Bereich des zweiten Versorgungsspannungsnetzes 29 an.
Das sechste Metallschichtpolygon 19 ist mit dem dritten Diffusionsschichtpolygon 21 verbunden. Dementsprechend wird in der vierten Polygondatenstruktur 30 in das Rechteck des sechsten Metallschichtpolygons 19 und in das Rechteck des dritten Diffusionsschichtpolygons 21 jeweils eine Markierung "2" eingetragen. Diese gibt an, daß es sich hierbei um Polygone des zweiten Bereichs des zweiten Versorgungsspannungsnetzes 29 handelt.
Das siebte Metallschichtpolygon 20 steht isoliert da und ist mit keinem anderen Polygon verbunden. Dementsprechend stellt das siebte Metallschichtpolygon 20 den dritten Bereich des zweiten Versorgungsspannungsnetzes 29 dar. Dies wird in der vierten Polygondatenstruktur 30 in 10 durch die Eintragung der Markierung "3" in das Rechteck des siebten Metallschichtpolygons 20 gezeigt.
Im zweiten Versorgungsspannungsnetz 29 sind keine weiteren Verbindungen zwischen Polygonen vorhanden. Somit ist das zwei te Versorgungsspannungsnetz 29 in drei separate Bereiche zerfallen.
Als Ergebnis dieser Überprüfung steht fest, daß die drei identifizierten separaten Bereiche des zweiten Versorgungsspannungsnetzes 29 ausschließlich über das hochohmige dritte Polysiliziumschichtpolygon 18, das zwar leitend ausgebildet ist, jedoch einen wesentlich höheren als den gewünschten elektrischen Widerstand aufweist, verbunden sind.
Anschließend erfolgt eine Ausgabe des zweiten Versorgungsspannungsnetzes 29 sowie weiterer Informationen wie Angaben über die während der Überprüfung entfernte Polysiliziumschicht, insbesondere über das dritte Polysiliziumschichtpolygon 18. Mit den so erhaltenen Informationen ist eine Korrektur der dritten integrierten elektrischen Schaltung 15 möglich.
Das zweite Ausführungsbeispiel ist an dieser Stelle beendet.

1: erste integrierte elektrische Schaltung
2: erstes Diffusionsschichtpolygon
3: zweites Diffusionsschichtpolygon
4: drittes Diffusionsschichtpolygon
5: erstes Polysiliziumsschichtpolygon
6: zweites Polysiliziumsschichtpolygon
7: erstes Transistorgate
8: zweites Transistorgate
9: erstes Metallschichtpolygon
10: zweites Metallschichtpolygon
11: drittes Metallschichtpolygon
12: erste Polygondatenstruktur
13: zweite integrierte elektrische Schaltung
14: zweite Polygondatenstruktur
15: dritte integrierte elektrische Schaltung
16: viertes Metallschichtpolygon
17: fünftes Metallschichtpolygon
18: drittes Polysiliziumsschichtpolygon
19: sechstes Metallschichtpolygon
20: siebtes Metallschichtpolygon
21: drittes Diffusionsschichtpolygon
22: achtes Metallschichtpolygon
23: viertes Polysiliziumsschichtpolygon
24: drittes Transistorgate
25: neuntes Metallschichtpolygon
26: zehntes Metallschichtpolygon
27: erstes Versorgungsspannungsnetz
28: dritte Polygondatenstruktur
29: zweites Versorgungsspannungsnetz
30: vierte Polygondatenstruktur

Claims

Verfahren zur Analyse einer integrierten elektrischen Schaltung (1, 13; 15), die ein oder mehrere Schaltungsnetze mit jeweils einer Vielzahl von Schaltungselementen (2–11; 16–26) aufweist, wobei die Schaltungselemente (2–11; 16–26) durch Form- und Eigenschaftsinformationen sowie durch Informationen über deren absolute und/oder relative Lage innerhalb des Schaltungsnetzes bestimmt sind, wobei die Form- und Eigenschaftsinformationen sowie die Informationen über die absolute und/oder relative Lage der Schaltungselemente (2–11; 16–26) in wenigstens einer Datei oder in wenigstens einem Teil einer Datei in einer Speichereinheit eines Computersystems vorliegen, und wobei ferner die Schaltungselemente (2–11; 16–26) einer integrierten elektrischen Schaltung (1, 13; 15) in einem Produktionsprozeß durch eine Vielzahl von aufeinanderfolgenden Produktionsschritten nacheinander erzeugt werden, wobei das Verfahren das Durchführen der folgenden Schritte mit einem Computerprogramm vorsieht: a) Auswahl eines Schaltungsnetzteiles oder eines Schaltungsnetzes aus einer Speichereinheit, b) Erzeugen eines Abbilds des in Schritt a) gewählten Schaltungsnetzes bzw. des in Schritt a) gewählten Teils eines Schaltungsnetzes mit dem Computersystem, und zwar aus den im der Speichereinheit vorliegenden Informationen über die Schaltungselemente (2–11; 16–26) des betreffenden Schaltungsnetzes bzw. des betreffenden Teils des Schaltungsnetzes, wobei die Vielzahl von Schaltungselementen mittels einer Datenstruktur abgespeichert wird, wobei die Schaltungs elemente durch eine Vielzahl von Polygonen beschrieben werden, die auf verschiedenen Ebenen vorhanden sind, wobei eine Ebene einem Produktionsschritt einer integrierten elektrischen Schaltung entspricht, und wobei die Datenstruktur Informationen über die Ebene, in der sich ein Polygon befindet, und Informationen darüber, welche übereinanderliegenden Polygone direkt miteinander verbunden sind, enthält, c) Erzeugen eines Abbilds eines neuen zusammenhängenden Schaltungsnetzes oder mehrerer Abbilder von neuen voneinander getrennten Schaltungsnetzen mit dem Computersystem, und zwar ausgehend von dem erzeugten Abbild des Schaltungsnetzes bzw. von dem erzeugten Teil des Schaltungsnetzes, wobei in dem Abbild sämtliche Polygone einer Ebene oder sämtliche Polygone mehrerer Ebenen weggelassen werden, wobei in dem neuen zusammenhängenden Schaltungsnetz bzw. in den neuen voneinander getrennten Schaltungsnetzen zumindest die Polygone derjenigen Ebenen verbleiben, die in den ersten Produktionsschritten des Produktionsprozesses erzeugt werden, d) Überprüfung des bzw. der in Schritt c) erzeugten Abbilder der Schaltungsnetze auf Korrektheit anhand von vorgegebenen Testregeln, e) Merken aller Abbilder der Schaltungsnetze, bei denen in Schritt d) wenigstens ein Fehler festgestellt wird und Ausgabe der so erhaltenen Informationen.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach Schritt e) der folgende Schritt f) ausgeführt wird: f) Für fehlerfreie Abbilder der Schaltungsnetze werden die Schritte c), d) und e) wiederholt, bis in Schritt c) keine weiteren Informationen über Schaltungselemente (2–11), die in einem gleichen Produktionsschritt in mehreren Produktionsschritten erzeugt werden, weglassbar sind, wobei ab der ersten Wiederholung der Schritte c), d) und e) anstatt des Schritts c) der folgende Schritt c1) ausgeführt wird: c1) Erzeugen eines Abbilds eines neuen zusammenhängenden Schaltungsnetzes oder mehrerer Abbilder von neuen voneinander getrennten Schaltungsnetzen auf dem Computersystem, und zwar ausgehend von dem jeweils zuletzt erzeugten Abbild des Schaltungsnetzes bzw. von dem je weils zuletzt erzeugten Teil eines Schaltungsnetzes, indem Informationen über Schaltungselemente (2–11) weggelassen werden, die in dem bzw. den jeweils nächsten oder in dem bzw. den jeweils letzten Produktionsschritten des Produktionsprozesses erzeugt werden.
Verfahren nach Anspruch 1 oder nach Anspruch 2, dadurch gekennzeichnet, daß für den Fall, daß in Schritt e) Abbilder von fehlerhaften Schaltungsnetzen gemerkt werden, nach Schritt e) bzw. nach Schritt f) der folgende Schritt g) ausgeführt wird: g) Verbesserung der in Schritt e) gemerkten Abbilder der fehlerhaften Schaltungsnetze anhand von vorgegebenen Korrekturregeln.
Verfahren nach Anspruch 1 oder nach Anspruch 2, dadurch gekennzeichnet, daß für den Fall, daß in einem Schaltungsnetz ein metallisches Schaltungselement (9, 10, 11) direkt oder über ein oder mehrere weitere metallische Schaltungselemente (9, 10, 11) mit dem Gate eines Transistors (7, 8) verbunden ist und daß dasselbe metallische Schaltungselement (9, 10, 11) nicht mit einer Tie-Down-Diode verbunden ist, die Überprüfung in Schritt d) des Abbilds desjenigen Schaltungsnetzes, das ein solches metallisches Schaltungselement (9, 10, 11) enthält, ein fehlerhaftes Ergebnis liefert.
Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß für den Fall, daß in Schritt e) ein Abbild eines fehlerhaften Schaltungsnetzes gemerkt wurde, das ein metalli sches Schaltungselement (9, 10, 11) aufweist, das direkt oder über ein oder mehrere weitere metallische Schaltungselemente (9, 10, 11) mit dem Gate eines Transistors (7, 8) verbunden ist und das nicht mit einer Tie-Down-Diode verbunden ist, nach Schritt e) bzw. nach Schritt f) der folgende Schritt g1) ausgeführt wird: g1) Änderung und/oder Ergänzung von Informationen der Schaltungselemente (2–11), indem im Abbild des betreffenden Schaltungsnetzes das betreffende metallische Schaltungselement (9, 10, 11) mit einer Tie-Down-Diode verbunden wird.
Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß für den Fall, daß in Schritt e) ein Abbild eines fehlerhaften Schaltungsnetzes gefunden wurde, das ein metallisches Schaltungselement (9, 10, 11) aufweist, das direkt oder über ein oder mehrere weitere metallische Schaltungselemente (9, 10, 11) mit dem Gate eines Transistors (7, 8) verbunden ist und das nicht mit einer Tie-Down-Diode verbunden ist, nach Schritt e) bzw. nach Schritt f) der folgende Schritt g2) ausgeführt wird: g2) Änderung und/oder Ergänzung von Informationen der Schaltungselemente (2–11), indem im Abbild des betreffenden Schaltungsnetzes dasjenige metallische Schaltungselement (9, 10, 11), das direkt mit dem betreffenden Gate des Transistors (7, 8) verbunden ist, mit einer Tie-Down-Diode verbunden wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Überprüfung in Schritt d) des bzw. der in Schritt c) erzeugten Abbilder der Schaltungsnetze auf Korrektheit ein fehlerhaftes Ergebnis liefert, wenn in Schritt c) mehrere Abbilder von neuen voneinander getrennten Schaltungsnetzen erzeugt wurden.
Verfahren nach Anspruch 7 dadurch gekennzeichnet, daß nach Schritt e) der folgende Schritt f1) ausgeführt wird: f1) im Falle, daß in Schritt c) genau ein Abbild eines neuen zusammenhängenden Schaltungsnetzes auf dem Computersystem erzeugt wird, die Schritte c), d) und e) so oft wiederholt werden, bis entweder in Schritt d) die Überprüfung des bzw. der in Schritt c) erzeugten Abbilder der Schaltungsnetze auf Korrektheit anhand von vorgegebenen Testregeln ein negatives Ergebnis liefert oder bis in Schritt c) keine weiteren Schaltungselemente (16–26), die in einem gleichen Produktionsschritt oder in mehreren Produktionsschritten erzeugt werden, weglassbar sind.
Verfahren nach Anspruch 7 oder nach Anspruch 8 dadurch gekennzeichnet, daß nach Schritt e) bzw. f1) der folgende Schritt g3) ausgeführt wird: g3) Falls in Schritt c) mehrere Abbilder von neuen voneinander getrennten Schaltungsnetzen erzeugt wurden, werden diejenigen Schaltungselemente (16–26), deren Infor mationen in Schritt c) weggelassen wurden, anhand von Korrekturregeln verbessert.
Verfahren nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß anstelle des Schritts c) der folgende Schritt c2) ausgeführt wird: c2) Erzeugen eines Abbilds eines neuen zusammenhängenden Schaltungsnetzes oder mehrerer Abbilder von neuen voneinander getrennten Schaltungsnetzen auf dem Computersystem, und zwar ausgehend von dem erzeugten Abbild des Schaltungsnetzes bzw. von dem erzeugten Teil des Schaltungsnetzes, indem Informationen über Schaltungselemente (16–26) weggelassen werden, die in einem gleichen Produktionsschritt oder in mehreren Produktionsschritten des Produktionsprozesses erzeugt werden und die einen großen elektrischen Widerstand aufweisen.
Verfahren nach Anspruch 10 dadurch gekennzeichnet, daß nach Schritt e) bzw. f1) der folgende Schritt g4) ausgeführt wird: g4) Falls in Schritt c2) mehrere Abbilder von neuen voneinander getrennten Schaltungsnetzen erzeugt wurden, werden diejenigen Schaltungselemente (16–26), deren Informationen in Schritt c2) weggelassen wurden, durch geringere elektrische Widerstände aufweisende Schaltungselemente (16–26) ersetzt.
Verfahren nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß anstelle des Schritts c) der folgende Schritt c3) ausgeführt wird: c3) Erzeugen eines Abbilds eines neuen zusammenhängenden Schaltungsnetzes oder mehrerer Abbilder von neuen voneinander getrennten Schaltungsnetzen auf dem Computersystem, und zwar ausgehend von dem erzeugten Abbild des Schaltungsnetzes bzw. von dem erzeugten Teil des Schaltungsnetzes, indem Informationen über Schaltungselemente (16–26) weggelassen werden, die in einem gleichen Produktionsschritt oder in mehreren Produktionsschritten des Produktionsprozesses erzeugt werden und die Polysilizium aufweisen.
Verfahren nach Anspruch 12 dadurch gekennzeichnet, daß nach Schritt e) bzw. f1) der folgende Schritt g5) ausgeführt wird: g5) Falls in Schritt c3) mehrere Abbilder von neuen voneinander getrennten Schaltungsnetzen erzeugt wurden, werden diejenigen Schaltungselemente (16–26), deren Informationen in Schritt c3) weggelassen wurden, durch Metall aufweisende Schaltungselemente (16, 17, 19, 20, 22, 25, 26) ersetzt.
Verfahren nach einem der Ansprüche 1 bis 13, wobei die Verfahrensschritte als Programmcode formuliert sind, mit dem das Verfahren auf einem Computer abläuft, wobei der Computer entsprechend dem Verfahren gesteuert wird."
Datenträger mit einem Computerprogramm, das ein Verfahren nach einem der Ansprüche 1 bis 13 ausführt, wenn das Computerprogramm auf einem Computer abläuft.