DE3323433A1 - Integrierter halbleiterbaustein - Google Patents

Integrierter halbleiterbaustein

Info

Publication number
DE3323433A1
DE3323433A1 DE19833323433 DE3323433A DE3323433A1 DE 3323433 A1 DE3323433 A1 DE 3323433A1 DE 19833323433 DE19833323433 DE 19833323433 DE 3323433 A DE3323433 A DE 3323433A DE 3323433 A1 DE3323433 A1 DE 3323433A1
Authority
DE
Germany
Prior art keywords
semiconductor component
conductive film
component according
conductive layer
areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19833323433
Other languages
English (en)
Inventor
Hideaki Itami Hyogo Arima
Takayuki Matsukawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3323433A1 publication Critical patent/DE3323433A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5283Cross-sectional geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

  • Integrierter Halbleiterbaustein
  • Die Erfindung betrifft einen integrierten Halbleiterbaustein, der eine elektrisch leitende Schicht und eine Anordnung ungleicher leitfähiger Filme aufweist.
  • In einem integrierten Halbleiterbaustein der Art, wie er mit der Erfindung geschaffen wird, speziell einem Speicher mit freiem Zugriff (RAM) mit integrierten MOS-Transistoren, wird eine Schaltung verwendet, bei der die Speichereinrichtungen gleichzeitig gesteuert werden können, und typischerweise sind die Übertragungsgates miteinander durch leitende Verbindungen zusammengeschaltet, die aus einer Anordnung eines polykristallinen Siliziumfilms und eines Molybdänsilizidfilms hergestellt sind. Eine Ausführungsform eines herkömmlichen integrierten Haibleiterbausteins mit einer derartigen Schaltungsanordnung ist in den Fig. 1 und 2 dargestellt, in welchen sich auf einem Siliziumsubstrat 1 Source- und Drainbereiche 2a und 2b mit zum Substrat entgegengesetzter Leitfähigkeit auf einer Hauptfläche des Substrats und mit Abstand zueinander befinden (in der Zeichnung sind vier Source-Drain-Paare parallel zueinander angeordnet). Mit 3 ist ein dielektrischer Gatefilm bezeichnet, der auf einem Kanalbereich formiert ist, welcher die Lücke zwischen Source und Drain eines jeden Paares über spannt. Ein auf der Hauptfläche des Substrats 1 ausgebildeter Oxidfeldfilm 4 ergibt eine elektrische Isolierung zwischen jedem MOS-Transistor mit Source 2a, Drain 2b und dielektrischem Gatefilm 3. 5 stellt ein gerades Band einer elektrisch leitenden Schicht dar, die sowohl auf dem dielektrischen Gatefilm 3, der jeden einzelnen MOS-Transistor bildet, als auch auf dem Oxidfeldfilm 4, der zwei Gatefilme überbrückt, ausgebildet ist. Die Schicht 5 besteht aus einer Anordnung eines polykristallinen Siliziumfilms 6, über den ein Molybdänsilizidfilm 7 ausgebreitet ist. Die Schicht 5 besteht aus zwei Teilen 5a und 5b, wobei 5a eine Gateelektrode für den MOS-Transistor bildet und von der leitfähigen Schicht 5 auf dem dielektrischen Gatefilm 3 Gebrauch macht und Sb eine leitende Verbindung schafft, die die Gateelektrode 5a auf einem MOS-Transistor mit der Gateelektrode auf einem benachbarten Transistor verbindet.
  • Die einzelnen MOS-Transistoren in der integrierten Schaltung von oben beschriebener Gestaltung werden durch ein Potential ein- und ausgeschaltet, das den jeweiligen Gateelektroden 5a zugeführt wird. Bei der Steuerung des Schaltvorgangs der MOS-Transistoren ist die Schwellspannung ein wichtiger Faktor, und einer der Parameter, der die Schwellspannung bestimmt, ist die Austrittsarbeit des Materials der Gateelektrode. In dem herkömmlichen integrierten Halbleiterbaustein besteht die Gateelektrode 5a aus einem polykristallinen Siliziumfilm 6, da dies ein Material ist, welches eine stabile Austrittsarbeit hat. Andererseits hat der polykristalline Siliziumfilm einen relativ hohen Widerstand (sein Flächenwiderstand beträgt ungefähr 20 bis 30 Ohm pro Flächeneinheit), so daß er sich als Leitermaterial nicht eignet. Als Ausgleich für diesen Widerstand wird deshalb die leitende Verbindung 5b, mit der die einzelnen Gateelektroden 5a angeschlossen sind, aus einer Kombination eines polykristallinen Siliziumfilms 6 und einem diesen zur Gänze überdeckenden Molybdänsilizidfilm 7 hergestellt, der aus einem Metallsilizid von niedrigem Widerstandswert und hohem Schmelzpunkt besteht.
  • Je mehr Speicherelemente jedoch zur Bildung eines hochintegrierten RAM zusammengepackt sind, desto mehr wird es nötig, daß die leitfähige Schicht 5 mehrere Millimeter lang wird, und dies ergibt im Herstellungsprozess ernsthafte Schwierigkeiten, denn die thermisch bedingten mechanischen Beenspruchungen aufgrund der Unterschiede in Wärmeausdehnungskoeffizienten zwischen dem polykristallinen Siliziumfilms 6 und dem Molybdänsilizidfilm 7 sind beträchtlich. Es wird eine integrierte Schaltung mit 120 bis 130 MOS-Transistoren betrachtet, von denen jeder eine etwa 2 mm lange Leiterschicht 2 aus einer Verbindung eines polykristallinen Siliziumfilms 6 und eines Molybdänsilizidfilms7 aufweist. Bei einem durchgeführten Versuch schwankten die jeweiligen Schwellspannungen der MOS-Transistoren, und in einem extremen Fall löste sich der Molybdänsilizidfilm von dem darunterliegenden polykristallinen Siliziumfilm 6. Während der Herstellung des integrierten Schaltungsbausteins wird die leitfähige Schicht 5, die aus der Verbindung des polykristallinen Siliziumfilms 6 mit einem Wärmeausdehnungskoeffizienten von etwa 3 ppm/°C und dem Molybdänsilizidfilm 7 mit einem Wärmeausdehnungskoeffizienten von etwa 8,25 ppm/OC besteht, einer Atmosphäre ausgesetzt, die während des Einbringens von Störstellen in den Source-und den Drainbereich 2a, 2b etwa 10000C heiß ist. Dies ergibt etwa einen Unterschied in der Wärmeausdehnung von 10# in der leitfähigen Schicht 5 über eine Längendistanz von ungefähr 2 mm, was zu einer unerwünschten, thermisch bedingten Beanspruchung führt.
  • Der Erfindung liegt deshalb vornehmlich die Aufgabe zugrunde, eine zuverlässige elektrisch leitfähige Schicht zu schaffen, die aus einer Verbindung von wenigstens zwei unterschiedlichen leitfähigen Filmen besteht. Gelöst wird diese Aufgabe gemäß der Erfindung dadurch, daß die mögliche, thermisch bedingte Beanspruchung mit einer Vielzahl interlaminarer, die Beanspruchung verhindernder Bereiche, die in Längsrichtung der leitfähigen Schicht mit Abstand zueinander angebracht sind, so klein wie möglich gehalten wird.
  • Zum besseren Verständnis der Erfindung werden nachfolgend Ausführungsbeispiele anhand der Zeichnung näher erläutert.
  • Dabei sind gleiche oder äquivalente Komponenten mit denselben Bezugszeichen beziffert. Im einzelnen zeigen: Fig. 1 eine Draufsicht auf ein herkömmliches integriertes Halbleiterbauelement; Fig. 2 einen Schnitt durch die Anordnung nach Fig. 1 entlang der Linie II-II; Fig. 3 eine Schnittdarstellung eines ersten Ausführungsbeispiels der Erfindung; und Fig. 4 eine Schnittdarstellung eines weiteren Ausführungsbeispiels des erfindungsgemäßen integrierten Halbleiterbauelementes.
  • Zunächst wird das erste Beispiel anhand der Fig. 3 beschrie- ben. Eine leitfähige Schicht 5 ist auf den dielektrischen Gatefilmen 3 der einzelnen MOS-Transistoren ausgebildet und überspannt auch einen Oxidfeldfilm 4, der sich zwischen den einzelnen Gatefilmen befindet. Die leitfähige Schicht 5 besteht aus einer Kombination eines polykristallinen Siliziumfilms 6, über dem ein Molybdänsilizidfilm 7 liegt.
  • Das Ausführungsbeispiel nach Fig. 3 enthält zudem zahlreiche zwischen den Schichten liegende, die Spannungen verhindernde Zonen 8, die durch Wegätzen einer dünnen Schicht von den Bereichen des polykristallinen Siliziumfilms erzeugt werden, der über dem Oxidfilm 4 liegt. Das Bauelement nach Fig. 3 wird gänzlich auf dieselbe Weise hergestellt, wie das herkömmliche Produkt nach den Fig. 1 oder 2, außer das zur Bildung der die Spannungen verhindernden Zwischenschichtbereiche 8 im polykristallinen Siliziumfilm 6, welcher einen Teil der Leiterschicht 5 darstellt, zusätzlich der Ätzvorgang vorgenommen wird.
  • Das so hergestellte integrierte Halbleiterbauelement war völlig frei von unerwünschten Schwankungen der Schwellspannung und auch'von-Ablösung des Molybdänsilizidfilms 7 von dem darunterliegenden polykristallinen Silziumfilm 6. Der Grund dafür liegt darin, daß die Ieitfähige Schicht 5, die sich aus dem polykristallinen Siliziumfilm 6 und dem Molybdänsilizidfilm 7 zusammensetzt und die Gateelektroden 5a und die Zuleitungen 5b bildet, die die Spannung verhindernden Zwischenschichtbereiche 8 aufweist, welche durch Dickenreduzierung des polykristallinen Siliziumfilms 6 im Leitungsverbindungsabschnitt 5b gegenüber dem Siliziumfilm im Gateelektrodenabschnitt 5a erzeugt wurden. Diese die Spannungen verhindernden Bereiche nehmen vermutlich sämtliche wärmebedingten mechanischen Spannungen auf, die entstehen, wenn die leitfähige Schicht 5 hohen Temperaturen ausgesetzt wird, was dann der Fall ist, wenn in Source 2a und Drain 2b die Störstellen eingebracht werden.
  • Ein weiteres Ausführungsbeispiel der Erfindung ist in der Fig. 4 dargestellt. Dieses Ausführungsbeispiel unterscheidet sich von demjenigen nach Fig. 3 dadurch, daß die die Spannungen zwischen den Schichten verhindernden Bereiche 8 durch Entfernen des polykristallinen Siliziumfilms 6 von dem Leitungsverbindungsabschnitt 5b gebildet sind. Ein nach dieser Gestaltung hergestelltes Halbleiterbauelement war, wie das gemäß Fig. 3 hergestellte, vollkommen frei von Schwankungen der Schwellspannung, und es trat auch keine Schichtablösung des Molybdänsilizidfilms 7 vom polykristallinen Siliziumfilm 6 auf.
  • Bei der Herstellung des Bauelementes nach Fig. 4 werden zunächst zahlreiche Feldoxidfilme 4 und dielektrische Gatefilme 3 durch herkömmliche Verfahrens schritte auf einem Siliziumsubstrat 1 gebildet. Der polykristalline Siliziumfilm 6 wird dann über die gesamte Fläche des Substrats gebreitet und in einem Muster gestaltet, dessen Größe ausreicht, die dielektrischen Gatefilme 3 zu überdecken. Anschließend wird ein Molybdänsilizidfilm 7 formiert, der die gesamte Oberfläche des Substrats überdeckt, wodurch ein Leitungsverbindungsmuster in der Form eines Bandes geschaffen wird, daß in der Breite jedem Gatefilm 3 gleich ist.
  • Der polykristalline Siliziumfilm 6 wird dann auf selbstjustierende Art gemäß dem Leitungsverbindungsmuster weggeätzt, wodurch eine leitfähige Schicht 5 ohne unregelmässige Kanten gebildet wird. Die leitfähige Schicht und der Feldoxidfilm 4 dienen als Maske für die nachfolgende Formierung von Source 2a und Drain 2b, z.B. durch Ionenimplantation.
  • Im oben beschriebenen Vorgang wird der polykristalline Siliziumfilm 6 in sich selbstjustierender Weise nach dem Leitungsverbindungsmuster des Molybdänsilizidfilms 7 gebildet, und die sich daraus ergebende laminierte leitfähige Schicht 5 besitzt keine unregelmäßigen Ränder. Die leitfähige Schicht kann deshalb mit einer Vielzahl von Gateelektroden 5a versehen sein, die jeweils eine gewünschte Breite haben, und zugleich läßt sich verhindern, daß der Molybdänsilizidfilm 7 sich von dem polykristallinen Siliziumfilm 6 aufgrund von Unterschieden der Wärmeausdehnungskoeffizienten ablöst. Die Beschreibung erfolgte anhand einer aus polykristallinem Siliziumfilm 6 und Molybdänsilizidfilm 7 bestehenden leitfähigen Schicht 5, was jedoch keine Beschränkung für die leitfähige Schicht darstellt; vielmehr kann diese auch aus anderen leitfähigen Filmen und einer anderen Anzahl von Filmen, die schichtweise zusammengefügt sind, bestehen.
  • Wie oben beschrieben, ist die erfindungsgemäße integrierte Halbleiterschaltung charakterisiert durch eine Vielzahl von die Zwischenschichtspannungen unterbindenden Bereichen, die in Längsrichtung eines elektrisch leitfähigen Films, der aus wenigstens zwei ungleichen leitfähigen Filmen besteht, gegeneinander beabstandet sind. Diese die Spannungen verhindernden Bereiche können thermisch bedingte Spannungen, die aufgrund verschiedener Wärmeausdehnungskoeffizienten der zwei verschiedenen leitfähigen Filme auftreten, absorbieren, was vorteilhaft zur Folge hat, daß keine Schwankungen in der Schwellspannung auftreten und sich die Leitungsverbindungsschicht aufgrund thermischer Beanspruchungen nicht ablöst.

Claims (22)

  1. Integrierter Halbleiterbaustein Patentansprüche Integrierter Halbleiterbaustein, der zahlreiche elektrische Komponenten und eine zusammengesetzte elektrisch leitfähige Schicht aufweist, die sich in Längsrichtung zwischen den Komponenten entlang dem Halbleiterbaustein erstreckt, wobei die zusammengesetzte elektrisch leitende Schicht aus einem ersten leitfähigen Film und einem zweiten leitfähigen Film, der sich vom Material des ersten leitfähigen Films unterscheidet und diesen überdeckt, besteht, dadurch g e k e n n z e i c h n e t daß in der zusammengesetzten elektrisch leitfähigen Schicht (5) wenigstens ein die Zwischenschichtspannungen vermindernder Abschnitt (8) vorgesehen ist, der die thermisch bedingten Spannungen zwischen dem ersten und dem zweiten Film (5a, 5b) verringert.
  2. 2. Halbleiterbaustein nach Anspruch 1, dadurch g e -k e n n z e i c h n e t , daß dieser wenigstens eine die Spannungen vermindernde Bereich aus einer Vielzahl von die Spannungen verminderndenzonen (8) besteht, die in der Längsrichtung zueinander Abstände aufweisen.
  3. 3. Halbleiterbaustein nach Anspruch 1, dadurch g e -k e n n z e i c h n e t , daß die Vielzahl elektrischer Komponenten wenigstens eine erste und eine zweite elektrische Komponente aufweisen, die durch einen Isolationsbereich voneinander abgesetzt sind, und daß die zusammengesetzte elektrisch leitfähige Schicht (5) sich über den Isolationsbereich zwischen der ersten und der zweiten elektrischen Komponente erstreckt, während die die Spannungen vermindernde Zone (8) oberhalb des Isolationsbereiches angeordnet ist.
  4. 4. Halbleiterbaustein nach Anspruch 2, dadurch g e k e n nz e i c h n e t , daß jeder der Spannungen verringernden Bereiche eine Zone der zusammengesetzten elektrisch leitfähigen Schicht aufweist, in der der erste und der zweite leitfähige Film unterschiedliche Dicke haben.
  5. 5. Halbleiterbaustein nach Anspruch 2, dadurch g e -k k e n n z e i c h n e t , daß jeder der die Spannungen vermindernden Bereiche eine Zone der zusammengesetzten elektrisch leitfähigen Schicht hat. , in der der erste oder der zweite Film unterbrochen ist.
  6. 6. Halbleiterbaustein nach Anspruch 4 oder 5, dadurch g e -k e n n z e i c h n e t , daß der erste leitfähige Film unterbrochen ist.
  7. 7. Halbleiterbaustein nach Anspruch 1, dadurch g e k e n n -z z e i c h n e t , daß die elektrischen Bauteile in der Längsrichtung angeordnet und durch Isolationsbereiche voneinander getrennt sind, daß die zusammengesetzte elektrisch leitfähige Schicht, die abwechselnd erste und zweite Bereiche aufweist, sich in der Längsrichtung erstreckt, wobei jeder erste Bereich einen Teil der jeweiligen elektrischen Komponente bildet, während die die Spannungen vermindernden Bereiche in den zweiten Bereichen ausgebildet sind.
  8. 8. Halbleiterbaustein nach Anspruch 7, dadurch g e -k e n n z e i c h n e t , daß die elektrischen Komponenten MNOS-Feldeffekttransistoren sind und die ersten Bereiche der zusammengesetzten elektrisch leitfähigen Schicht Gateelektroden der einzelnen Transistoren darstellen.
  9. 9. Halbleiterbaustein nach Anspruch 7, dadurch g e -k e n n z e i c h n e t , daß der erste und der zweite leitfähige Film ungleiche Dicke in den zweiten Bereichen der zusammengesetzten elektrisch leitfähigen Schicht haben.
  10. 10. Halbleiterbaustein nach Anspruch 7, dadurch g e -k e n n z e i c h n e t , daß der erste oder der zweite elektrisch leitfähige Film in den zweiten Bereichen der zusammengesetzten elektrisch leitfähigen Schicht unterbrochen ist.
  11. 11. Halbleiterbaustein nach Anspruch 10, dadurch g e -k e n n z e i c h n e t , daß der erste leitfähige Film in den zweiten Bereichen der zusammengesetzten elektrisch leitfähigen Schicht unterbrochen ist, wodurch der zweite leitfähige Film mit den Isolationsbereichen zwischen den elektrischen Komponenten Berührung hat.
  12. 12. Halbleiterbaustein nach Anspruch 9, dadurch g e -k e n n z e i c h n e t , daß der erste leitfähige Film in jeden zweiten Bereich der zusammengesetzten elektrisch leitfähigen Schicht dünner als der zweite leitfähige Film ist.
  13. 13. Halbleiterbaustein nach Anspruch 1, dadurch g e -k e n n z e i c h n e t , daß der erste oder der zweite leitfähige Film aus polykristallinem Silizium besteht.
  14. 14. Halbleiterbaustein nach Anspruch 13, dadurch g e -k e n n z e i c h n e t , daß der erste leitfähige Film aus polykristallinem Silizium besteht.
  15. 15. Halbleiterbaustein nach Anspruch 13, dadurch g e -k e n n z e i c h n e t , daß der erste oder der zweite leitfähige Film aus einem Metall mit hohem Schmelzpunkt hergestellt ist.
  16. 16. Halbleiterbaustein nach Anspruch 14, dadurch g e -k e n n z e i c h n e t , daß der zweite leitfähige Film aus einem Metall mit hohem Schmelzpunkt besteht.
  17. 17. Halbleiterbaustein nach Anspruch 15 oder 16, dadurch g e k e n n z e i c h n e t , daß das Metall ein Metallsilizid ist.
  18. 18. Integrierter Halbleiterbaustein, bestehend aus einem Substrat, einer Vielzahl von Feldeffekttransistoren, die in dem Substrat in einer Längsrichtung angeordnet sind und von denen jeder einen im Substrat ausgebildeten Sourcebereich, einen Drainbereich und eine auf dem Substrat über einem Gatebereich zwischen Source und Drain ausgebildete Oxidschicht aufweist, mit Isolationsbereichen, die die Gatebereiche in der Längsrichtung trennen, und einer zusammengesetzten elektrisch leitfähigen Schicht, die sich über einer Vielzahl von Gatebereichen in der Längsrichtung erstreckt und wenigstens einen ersten und einen zweiten leitfähigen Film aufweist, wobei der zweite leitfähige Film über dem ersten leitfähigen Film liegt und die Filme von unterschiedlichem Material sind, dadurch g e k e n n -z e i c h n e t , daß in der elektrisch leitfähigen Schicht die Zwischenschichtspannungen unterbindende Bereiche (8) ausgebildet sind, die voneinander in der Längsrichtung einen Abstand haben und sich oberhalb der Isolationsbereiche (4) befinden.
  19. 19. Halbleiterbaustein nach Anspruch 18, dadurch g e -k e n n z e i c h n e t , daß die die Zwischenschichtspannung unterbindende Zone (8) einen Bereich der zusammengesetzten elektrisch leitfähigen Schicht (5) umfaßt, in dem der erste und der zweite leitfähige Film unterschiedliche Dicke haben.
  20. 20. Halbleiterbaustein nach Anspruch 19, dadurch g e -k e n n z e i c h n e t , daß in den die Spannungen verhindernden Bereiche die erste leitfähige Schicht dünner als die zweite ist.
  21. 21. Halbleiterbaustein nach Anspruch 18, dadurch g e -k e n n z e i c h n e t , daß die die Zwischenschichtspannungen verhindernden Zonen jeweils einen Bereich der zusammengesetzten elektrisch leitfähigen Schicht (5) umfassen, in dem der erste leitfähige Film (6) unterbrochen ist, wodurch der zweite leitfähige Film (5b) die Isolationsbereiche (4) zwischen den nicht durchlaufenden Zonen der ersten leitfähigen Schicht berührt.
  22. 22. Halbleiterbaustein nach Anspruch 19 oder 21, dadurch g e k e n n z e i c h n e t , daß der erste leitfähige Film aus polykristallinem Silizium und der zweite leitfähige Film aus einem Metallsilizid mit hohem Schmelzpunkt besteht.
DE19833323433 1982-06-29 1983-06-29 Integrierter halbleiterbaustein Withdrawn DE3323433A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57114251A JPS593968A (ja) 1982-06-29 1982-06-29 半導体集積回路装置

Publications (1)

Publication Number Publication Date
DE3323433A1 true DE3323433A1 (de) 1984-02-23

Family

ID=14633085

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833323433 Withdrawn DE3323433A1 (de) 1982-06-29 1983-06-29 Integrierter halbleiterbaustein

Country Status (2)

Country Link
JP (1) JPS593968A (de)
DE (1) DE3323433A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3443771A1 (de) * 1984-11-30 1986-06-05 Robert Bosch Gmbh, 7000 Stuttgart Halbleiteranordnung mit metallisierung
US4763177A (en) * 1985-02-19 1988-08-09 Texas Instruments Incorporated Read only memory with improved channel length isolation and method of forming

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2655595B2 (ja) * 1985-10-04 1997-09-24 日本電気株式会社 相補型半導体集積回路装置
JPS62145863A (ja) * 1985-12-20 1987-06-29 Sanyo Electric Co Ltd 半導体記憶装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3027954A1 (de) * 1980-07-23 1982-02-25 Siemens AG, 1000 Berlin und 8000 München Integrierte mos-schaltung mit mindestens einer zusaetzlichen leiterbahnebene sowie ein verfahren zur herstellung derselben
DE3141195A1 (de) * 1980-11-07 1982-06-24 Hitachi, Ltd., Tokyo Integrierte halbleiter-schaltungsanordnung und verfahren zu ihrer herstellung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3027954A1 (de) * 1980-07-23 1982-02-25 Siemens AG, 1000 Berlin und 8000 München Integrierte mos-schaltung mit mindestens einer zusaetzlichen leiterbahnebene sowie ein verfahren zur herstellung derselben
DE3141195A1 (de) * 1980-11-07 1982-06-24 Hitachi, Ltd., Tokyo Integrierte halbleiter-schaltungsanordnung und verfahren zu ihrer herstellung

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
S.1409-1417 *
US-Z: IBM Technical Disclosure Bulletin, Bd.23, No.6, November 1980, S.2563-2566 *
US-Z: IBM Technical Disclosure Bulletin, Vol.17, No.9, Februar 1975, S.2802-2804 *
US-Z: IEEE Transactions on Electron Devices, Vol. ED-27, No.8, August 1980 *
US-Z: J. electrochem. Soc., Bd.128, No.10, Oktober 1981, S.2207-2214 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3443771A1 (de) * 1984-11-30 1986-06-05 Robert Bosch Gmbh, 7000 Stuttgart Halbleiteranordnung mit metallisierung
US4763177A (en) * 1985-02-19 1988-08-09 Texas Instruments Incorporated Read only memory with improved channel length isolation and method of forming

Also Published As

Publication number Publication date
JPS593968A (ja) 1984-01-10

Similar Documents

Publication Publication Date Title
DE2814973C2 (de) Verfahren zur Herstellung eines Speicher-Feldeffekttransistors
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE3121224C2 (de) MOS-Transistor für hohe Betriebsspannungen
DE68918066T2 (de) Dreidimensionale gestapelte LSI.
DE3587485T2 (de) Flüssigkristall-anzeige-element und dessen herstellung.
DE3247197C2 (de)
DE2137534A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3106202A1 (de) Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung
DE2312413B2 (de) Verfahren zur herstellung eines matrixschaltkreises
DE2947311C2 (de) Integrierte Halbleiterschaltung
DE3601326A1 (de) Halbleiter, insbesondere hochspannungs-mos-feldeffekt-halbleiter
DE2933694A1 (de) Integrierter schaltkreis
DE19757269B4 (de) Verfahren zur Herstellung eines Silicium-Auf-Isolator-Halbleitersubstrats
DE3051063C2 (de)
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2922016A1 (de) Vlsi-schaltungen
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE2109928A1 (de) Feldeffekt Transistor
DE2607203B2 (de) Feldeffekttransistor vom Anreicherungstyp
DE2503864B2 (de) Halbleiterbauelement
DE112006001280B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2649935A1 (de) Referenzdiode
DE2152296A1 (de) FET-Speicher-Mikrobaustein,FET-Einrichtungen dafuer und Verfahren zur Herstellung der FET-Einrichtungen
DE68925092T2 (de) MOS-Feldeffekttransistor
DE2703618C2 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8141 Disposal/no request for examination