JPS633436A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS633436A JPS633436A JP14750886A JP14750886A JPS633436A JP S633436 A JPS633436 A JP S633436A JP 14750886 A JP14750886 A JP 14750886A JP 14750886 A JP14750886 A JP 14750886A JP S633436 A JPS633436 A JP S633436A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- titanium
- wiring
- forming
- interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000004888 barrier function Effects 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 8
- 150000004767 nitrides Chemical class 0.000 claims abstract description 6
- 238000005121 nitriding Methods 0.000 claims abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 239000012535 impurity Substances 0.000 abstract description 12
- 239000010936 titanium Substances 0.000 abstract description 12
- 229910052719 titanium Inorganic materials 0.000 abstract description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 11
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 abstract description 8
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- 230000035515 penetration Effects 0.000 abstract description 3
- 229910021529 ammonia Inorganic materials 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 239000013081 microcrystal Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 150000003608 titanium Chemical class 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に高密度で微
細な多層配線構造を有する半導体装置の製造方法に関す
るものである。
細な多層配線構造を有する半導体装置の製造方法に関す
るものである。
従来、半導体装置に形成した半導体素子を接続する配線
には、Ｓｉを含有したＡｅ配線が一部に使われている。
には、Ｓｉを含有したＡｅ配線が一部に使われている。
第２図は従来の半導体装置の一例の断面図である。
従来例は、シリコン基板１表面に形成した不純物拡散層
２とＡｅ配線７′とが絶縁膜３に開孔した窓を通じて直
接接触している。
２とＡｅ配線７′とが絶縁膜３に開孔した窓を通じて直
接接触している。
従来の半導体装置のＡｔ？配線では、半導体基板の不純
物拡散層とＡｅとのコンタクトのオーミック特性を良く
するため、通常、４５０℃付近の温度で熱処理なする。
物拡散層とＡｅとのコンタクトのオーミック特性を良く
するため、通常、４５０℃付近の温度で熱処理なする。
この際、Ｓｉ基板の一部がＡｅ配線中に入りＳｉが抜け
た後に逆にＡｅが入るとうい現象が起る。このため、浅
いＰＮ接合部では、接合部の短絡やリーク電流の増大な
どを招くことがある。そこで、従来の半導体製造の製造
方法では、あらかじめＡｅ配線の材料の中にＳｉをＡ２
に対する溶解度より多めに混ぜておく必要がある。
た後に逆にＡｅが入るとうい現象が起る。このため、浅
いＰＮ接合部では、接合部の短絡やリーク電流の増大な
どを招くことがある。そこで、従来の半導体製造の製造
方法では、あらかじめＡｅ配線の材料の中にＳｉをＡ２
に対する溶解度より多めに混ぜておく必要がある。
上述した従来の半導体装置の製造方法では、Ａｅ配線中
に溶解度より多い量のＳｉがＡｅ中に存在するため、余
分のＳｉが解けずにＡ／配線中に存在することになり、
これがＡｆ配線工程中に於ける室温のスパッタ蒸着直後
では、微結晶として存在し、さらに熱処理によりＳｉの
微結晶の中で比較的小さいものは溶けて大きい微結晶を
核としてしだいに大きなＳｉの塊まりに成長・析出する
。しかもこのＳｉの析出は配線の段差部やコンタクト部
に多く起るので、従って、段差部で配線の段切れや短絡
を起し易くし、コンタクト部ではコンタクト抵抗を増大
させてしまうという欠点がある。特に、配線の微細化に
伴い、コンタクトの寸法が小さくなると、Ｓｉの塊まり
がコンタクトの窓を覆う割合が増し、ついには、Ｓｉの
塊まりがコンタクト部全体を覆って接続ができなくなり
、コンタクトの窓としての役割を果さなくなる。
に溶解度より多い量のＳｉがＡｅ中に存在するため、余
分のＳｉが解けずにＡ／配線中に存在することになり、
これがＡｆ配線工程中に於ける室温のスパッタ蒸着直後
では、微結晶として存在し、さらに熱処理によりＳｉの
微結晶の中で比較的小さいものは溶けて大きい微結晶を
核としてしだいに大きなＳｉの塊まりに成長・析出する
。しかもこのＳｉの析出は配線の段差部やコンタクト部
に多く起るので、従って、段差部で配線の段切れや短絡
を起し易くし、コンタクト部ではコンタクト抵抗を増大
させてしまうという欠点がある。特に、配線の微細化に
伴い、コンタクトの寸法が小さくなると、Ｓｉの塊まり
がコンタクトの窓を覆う割合が増し、ついには、Ｓｉの
塊まりがコンタクト部全体を覆って接続ができなくなり
、コンタクトの窓としての役割を果さなくなる。
又、ｎ型の不純物拡散層とのコンタクト部分では、Ｓｉ
の固まりの中に含まれるＡＩ！のためにその固まりがＰ
型のＳ）となり、コンタクトの部分にＰＮ接合を形成し
てしまうという大きな問題もある。
の固まりの中に含まれるＡＩ！のためにその固まりがＰ
型のＳ）となり、コンタクトの部分にＰＮ接合を形成し
てしまうという大きな問題もある。
本発明の目的は、Ａｅ配線中に含有するＳｉによる段切
れや短絡やコンタクト抵抗の増大等を防止すると共にＳ
ｉ基板へのＡ！の突き抜けも起さない半導体装置の製造
方法を提供することにある。
れや短絡やコンタクト抵抗の増大等を防止すると共にＳ
ｉ基板へのＡ！の突き抜けも起さない半導体装置の製造
方法を提供することにある。
本発明の半導体装置の製造方法は、半導体素子が形成さ
れている半導体基板上に絶縁層を形成する工程と、前記
絶縁層の前記半導体素子との接続を必要とする部分を開
孔してコンタクト用の窓を形成する工程と、前記窓を覆
うように所定のパターンで障壁金属層を形成する工程と
、プラズマ窒化法により前記障壁金属層の表面に前記障
壁金属の窒化物層を形成する工程と、前記窒化物層を覆
うように所定のパターンでアルミニウム層を形成する工
程とを含んで構成される。
れている半導体基板上に絶縁層を形成する工程と、前記
絶縁層の前記半導体素子との接続を必要とする部分を開
孔してコンタクト用の窓を形成する工程と、前記窓を覆
うように所定のパターンで障壁金属層を形成する工程と
、プラズマ窒化法により前記障壁金属層の表面に前記障
壁金属の窒化物層を形成する工程と、前記窒化物層を覆
うように所定のパターンでアルミニウム層を形成する工
程とを含んで構成される。
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
この実施例は、先ず、第１図（ａ）に示すように、半導
体基板、例えばシリコン基板１表面に不純物拡散層２を
形成した後、シリコン基板１上に絶縁膜３（例えばＣＶ
Ｄ法によりＳｉＯ□膜）を形成し更に絶縁膜３に不純物
拡散層２と電気的な接続を行なうためのコンタクト用の
窓４を開孔する。
体基板、例えばシリコン基板１表面に不純物拡散層２を
形成した後、シリコン基板１上に絶縁膜３（例えばＣＶ
Ｄ法によりＳｉＯ□膜）を形成し更に絶縁膜３に不純物
拡散層２と電気的な接続を行なうためのコンタクト用の
窓４を開孔する。
次に、第３図（ｂ）に示すように、絶縁層３及びコンタ
クト用の窓４の表面にチタン層５を例えばスパッタ法に
より形成し、このチタン層５をコンタクト用の窓４を覆
う部分を残すように通常のホトリソグラフィ法及びドラ
イエツチング法によりパターニングする。
クト用の窓４の表面にチタン層５を例えばスパッタ法に
より形成し、このチタン層５をコンタクト用の窓４を覆
う部分を残すように通常のホトリソグラフィ法及びドラ
イエツチング法によりパターニングする。
次に、第３図（ｃ）に示すように、チタン層５をアンモ
ニア（ＮＨ３）雰囲気中でプラズマ窒化することにより
窒化チタン層６を形成する。
ニア（ＮＨ３）雰囲気中でプラズマ窒化することにより
窒化チタン層６を形成する。
その後、第１図（ｄ）に示すように、窒化チタン層６の
上にＡ１層を例えばスパッタリング法により被着し、通
常のホトリソグラフィ法及び反応性イオンエツチング法
によりパターニングして、Ａ２配線７を形成する。
上にＡ１層を例えばスパッタリング法により被着し、通
常のホトリソグラフィ法及び反応性イオンエツチング法
によりパターニングして、Ａ２配線７を形成する。
ここで、チタン層５及び窒化チタン層６のエツチングは
、Ａｅ層の被着後行なっても良いが、しかし窒化チタン
層６のエツチングが困難であるので、あらかじめチタン
層５の段階で所定のパターンに工２７チングしておく方
が好ましい。
、Ａｅ層の被着後行なっても良いが、しかし窒化チタン
層６のエツチングが困難であるので、あらかじめチタン
層５の段階で所定のパターンに工２７チングしておく方
が好ましい。
以上説明したように本発明は、半導体基板表面の不純物
拡散層のコンタクト部分に、先ず、障壁金属層のチタン
層とその窒化物層とを形成してその上にＡｅ配線をする
ので、Ａｆ配線のＡ／が半導体基板表面の不純物拡散層
へ突き抜けるのが防止でき、しかも材料としてＳｉを含
有しない純粋のＡＩ；！を使うことによってＳｉによる
Ａｆ配線の段切れや短絡及びコンタクト不良によるコン
タクト抵抗の増大も回避することができるという効果が
ある 又、窒化チタンは熱的に安定で、Ａｅと半導体基板表面
の不純物拡散層とのオーミック特性を良くするための４
５０℃付近の熱処理に対しても、強く反応して不安定に
なるというようなことはない。
拡散層のコンタクト部分に、先ず、障壁金属層のチタン
層とその窒化物層とを形成してその上にＡｅ配線をする
ので、Ａｆ配線のＡ／が半導体基板表面の不純物拡散層
へ突き抜けるのが防止でき、しかも材料としてＳｉを含
有しない純粋のＡＩ；！を使うことによってＳｉによる
Ａｆ配線の段切れや短絡及びコンタクト不良によるコン
タクト抵抗の増大も回避することができるという効果が
ある 又、窒化チタンは熱的に安定で、Ａｅと半導体基板表面
の不純物拡散層とのオーミック特性を良くするための４
５０℃付近の熱処理に対しても、強く反応して不安定に
なるというようなことはない。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チ・ツブの断面図、第２図は
従来の半導体装置の一例の断面図である。 １・・・シリコン基板、２・・・不純物拡散層、３・・
・絶縁膜、４・・・窓、５・・・チタン層、６・・・窒
化チタン層、７・・・Ａｅ配線、７′・・・Ａｅ配線。 早 １ ＠
めの工程順に示した半導体チ・ツブの断面図、第２図は
従来の半導体装置の一例の断面図である。 １・・・シリコン基板、２・・・不純物拡散層、３・・
・絶縁膜、４・・・窓、５・・・チタン層、６・・・窒
化チタン層、７・・・Ａｅ配線、７′・・・Ａｅ配線。 早 １ ＠
Claims (1)
- 半導体素子が形成されている半導体基板上に絶縁層を形
成する工程と、前記絶縁層の前記半導体素子との接続を
必要とする部分を開孔してコンタクト用の窓を形成する
工程と、前記窓を覆うように所定のパターンで障壁金属
層を形成する工程と、プラズマ窒化法により前記障壁金
属層の表面に前記障壁金属の窒化物層を形成する工程と
、前記窒化物層を覆うように所定のパターンでアルミニ
ウム層を形成する工程とを含むことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14750886A JPS633436A (ja) | 1986-06-23 | 1986-06-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14750886A JPS633436A (ja) | 1986-06-23 | 1986-06-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS633436A true JPS633436A (ja) | 1988-01-08 |
Family
ID=15431945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14750886A Pending JPS633436A (ja) | 1986-06-23 | 1986-06-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS633436A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61133995U (ja) * | 1985-02-12 | 1986-08-21 | ||
| US6040021A (en) * | 1996-12-24 | 2000-03-21 | Sony Corporation | Plasma CVD process for metal films and metal nitride films |
| WO2003018868A1 (fr) * | 2001-08-24 | 2003-03-06 | Tokyo Electron Limited | Procede de formation de film |
| JP2008060603A (ja) * | 2001-08-24 | 2008-03-13 | Tokyo Electron Ltd | 成膜方法 |
| JP2020087964A (ja) * | 2018-11-15 | 2020-06-04 | 日機装株式会社 | 半導体発光素子および半導体発光素子の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6190445A (ja) * | 1984-10-09 | 1986-05-08 | Nec Corp | 半導体装置 |
-
1986
- 1986-06-23 JP JP14750886A patent/JPS633436A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6190445A (ja) * | 1984-10-09 | 1986-05-08 | Nec Corp | 半導体装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61133995U (ja) * | 1985-02-12 | 1986-08-21 | ||
| JPH0322874Y2 (ja) * | 1985-02-12 | 1991-05-17 | ||
| US6040021A (en) * | 1996-12-24 | 2000-03-21 | Sony Corporation | Plasma CVD process for metal films and metal nitride films |
| WO2003018868A1 (fr) * | 2001-08-24 | 2003-03-06 | Tokyo Electron Limited | Procede de formation de film |
| JP2008060603A (ja) * | 2001-08-24 | 2008-03-13 | Tokyo Electron Ltd | 成膜方法 |
| JP4595989B2 (ja) * | 2001-08-24 | 2010-12-08 | 東京エレクトロン株式会社 | 成膜方法 |
| JP2020087964A (ja) * | 2018-11-15 | 2020-06-04 | 日機装株式会社 | 半導体発光素子および半導体発光素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4966870A (en) | Method for making borderless contacts | |
| US4337476A (en) | Silicon rich refractory silicides as gate metal | |
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| JPS63299251A (ja) | 半導体装置の製造方法 | |
| US4363830A (en) | Method of forming tapered contact holes for integrated circuit devices | |
| JPS633436A (ja) | 半導体装置の製造方法 | |
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| JP2762473B2 (ja) | 半導体装置の製造方法 | |
| JPH1092764A (ja) | 半導体素子のポリサイド層形成方法 | |
| JPS60235473A (ja) | 半導体装置の製造方法 | |
| KR100252915B1 (ko) | 반도체소자의 배선구조 및 형성방법 | |
| KR970009868B1 (ko) | 반도체 장치의 금속배선층 형성방법 및 금속 접촉부 | |
| JPS6386514A (ja) | 半導体装置の製造方法 | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| JPH03276763A (ja) | 半導体装置 | |
| JPS63143841A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0414497B2 (ja) | ||
| JPH0441510B2 (ja) | ||
| JPS6295869A (ja) | 半導体装置 | |
| JPH0254583A (ja) | Ｍｉｓ型半導体集積回路装置 | |
| JPS6143855B2 (ja) | ||
| JPH02268426A (ja) | 半導体装置の製造方法 | |
| JPH07111969B2 (ja) | 半導体装置の製造方法 | |
| JPH01230269A (ja) | 半導体集積回路装置 | |
| JPS63198357A (ja) | 半導体装置 |