JPH04296041A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の配線層を有する
半導体装置及びその製造方法に関する。

【０００２】

【従来の技術】従来、多層配線構造を有する半導体装置
の製造方法は、下層配線層を形成した後層間絶縁膜を形
成し、フォトレジストのパターンをマスクとして層間絶
縁膜に所望のホールを開孔し、次いで、スパッタリング
法等によって、上層配線層をホール内と層間絶縁膜上と
に形成するのが通例であった。しかし、微細なパターン
を有する半導体装置を製造する場合、ホールの径が微細
となり、ホール内に形成された上層配線層がオーバーハ
ングにより断線したり、膜質が劣化したりした。一方、
微細なパターンを有する半導体装置の製造等に際し、化
学気相成長（以下、ＣＶＤと略す）法により絶縁膜のホ
ールにタングステン（Ｗ）等の金属を埋め込んで配線金
属膜を形成することが行なわれていた。

【０００３】例えば、特開昭６３−１７２４４５号記載
の方法は、第１配線メタルを形成した後、バッファメタ
ルと保護膜をスパッタリング法で形成し、ホトレジスト
をマスクとして上記３層構造（上から、保護膜／バッフ
ァメタル／第１配線メタル）から成る配線層を所望の配
線パターンにエッチングする。さらに上記配線層を覆う
ように薄い酸化膜を形成した後、層間絶縁膜を形成し、
ホトレジストをマスクとして上記層間絶縁膜，酸化膜、
及び保護膜をエッチングしてスルーホールを開孔する。 その後ＣＶＤ法によりスルーホールに埋め込みメタルを
形成する。

【０００４】この方法は配線層の形成及び加工が複雑と
なり、図２に示すように、微細な配線が密集しているよ
うなパターンでは第１配線メタル１４にサイドエッチが
発生し易く、断線等の問題が生ずる。

【０００５】この第１配線メタル１４のサイドエッチの
原因は、ホトレジスト１１をマスクとして保護膜１２を
エッチングする際、保護膜１２にわずかなサイドエッチ
が発生し、これによりバッファメタル１３が順テーパー
状にエッチングされる。その後さらに第１配線メタル１
４をエッチングする際、第１配線メタル１４の側壁にサ
イドエッチを防ぐためのサイドウォールフィルムを形成
しながら異方的にエッチングするのが通例であるが、バ
ッファメタル１３の形状により、第１配線メタル１４の
サイドウォールフィルム形成が困難となり、サイドエッ
チが発生し易くなる。また、保護膜１２を形成すること
により、バッファメタル１３からホトレジスト１１まで
の高さが高くなり、配線間のスペースのアスペクト比が
高くなるため、第１配線メタル１４をエッチングする際
、第１配線メタル１４のサイドエッチを防ぐためのサイ
ドウォールフィルム形成が困難となり、配線の断線の確
率が高くなる。

【０００６】さらに、ホトレジスト１１を除去した後、
層間絶縁膜を形成する際、図２に示すような積層配線の
形状から、配線間のスペース部に層間絶縁膜の空洞が発
生するといった問題が生じる。

【０００７】また、特開昭６３−１１４２３６号に記載
の方法においても、上記と同様に配線のサイドエッチに
よる断線、及び層間絶縁膜の配線スペース部における空
洞等の問題が発生する。

【０００８】さらに半導体装置の製造等に際し、スルー
ホールに高融点の金属プラグを形成した後、バリアメタ
ルを形成することが行われていた。例えば、特開昭６２
−１４５７７４号に記載の方法は、上下に高濃度不純物
拡散層が存在するスルーホールにタングステン膜（Ｗプ
ラグ）を形成し、該タングステン膜の上下に２層膜から
なるバリアメタル（ＴｉＳｉ２　膜，ＴｉＮ膜）を用い
ている。ここで用いているバリアメタルは高濃度不純物
拡散層からタングステン膜への不純物拡散を抑えるため
のものであり、スルーホール内でのバリアメタル形成工
程が極端に複雑になるという問題がある。

【０００９】また、特開昭６１−１３３６４６号に記載
の方法は、シリコン拡散層上にＣＶＤ法によるＷプラグ
を形成した後、バリアメタルであるＴｉＮ膜、及び配線
としてのＡｌ膜を形成している。この方法で用いている
ＴｉＮ膜は、シリコン拡散層からの不純物がＷプラグを
経由してＡｌ配線内に拡散しないことを目的としている
。この方法はＷプラグがＳｉ基板と直に接しているため
、Ｗプラグ形成時にエンクローチメント，ワームホール
等による不良が発生するという問題がある。

【００１０】特開昭６２−１４５７７４号、及び特開昭
６１−１３３６４６号はいずれもＳｉ基板と半導体層あ
るいは配線層の間にバリアメタルを形成したものである
。また、バリアメタルを配線層と配線層の間に形成する
ことも行われていた。例えば、特開昭６３−１１０７４
９号に記載の方法は、高融点金属シリサイド配線とＡｌ
合金配線の間に高融点金属の窒化物層を形成し、高融点
金属シリサイドとＡｌ合金の反応を制御したものである
。この方法は、高融点金属シリサイド配線とＡｌ合金配
線間のスルーホールに金属プラグを形成していないため
、スルーホール内部におけるバリアメタルの膜被覆形状
の劣化から、バリア性が崩れるという問題がある。しか
も、下層配線膜を高融点金属シリサイドに限定している
。

【００１１】

【発明が解決しようとする課題】上記特開昭６３−１７
２４４５号、及び特開昭６３−１１４２３６号に記載の
従来技術は、積層配線膜のドライエッチング技術に起因
した第１配線メタルのサイドエッチが原因で配線が断線
するという問題があった。

【００１２】本発明の目的は、配線の耐エレクトロマイ
グレーション特性に優れ、配線の断線を解消した半導体
装置及びそのような半導体装置の製造方法を提供するこ
とにある。

【００１３】さらに本発明の他の目的は、配線層間にお
けるバリアメタルの形成を容易にし、かつ配線層間のバ
リア性に優れ、配線層間の反応を抑制することにより、
スルーホール抵抗が低く、スルーホール部における信頼
度の高い半導体装置及びそのような半導体装置の製造方
法を提供することにある。

【００１４】

【課題を解決するための手段】上記目的は、（１）多層
配線構造を有する半導体装置において、スルーホールに
埋め込んだ金属プラグの上層配線層にバリアメタルを用
いることを特徴とする半導体装置の製造方法、（２）上
記１記載のバリアメタルは高融点金属膜，高融点金属の
シリサイド膜，高融点金属の窒化膜、及びＴｉＷ膜のう
ちのいずれかであることを特徴とする半導体装置の製造
方法、（３）多層配線構造を有する半導体装置において
、スルーホールに埋め込む金属プラグと直に接触する下
層配線膜表面は高融点金属膜，高融点金属のシリサイド
膜，高融点金属の窒化膜、あるいはＳｉ膜，ＴｉＷ膜の
うちいずれかであることを特徴とする半導体装置により
達成される。

【００１５】

【作用】図１に示すように、第１配線層として高融点金
属配線１を所望のパターンに加工した後、第１層間絶縁
膜２を形成し、ホトレジストをマスクとしてスルーホー
ルを開孔する。次いで、ホトレジストを除去した後、Ｃ
ＶＤ法により金属プラグ３を形成する。

【００１６】次に、第２配線層としてバリアメタル４，
Ａｌ配線５、及び高融点金属薄膜６を形成し、ホトレジ
ストをマスクとして上記３層膜（上から、高融点金属薄
膜６／Ａｌ配線５／バリアメタル４）から成る第２配線
層をドライエッチングにより所望のパターンに加工する
。ここで、バリアメタル４を形成する理由は、（１）Ａ
ｌ配線５が純Ａｌ膜の場合、図３に示すように、純Ａｌ
膜１５と金属プラグ３が反応して反応層１６が形成され
、配線の局所的なエレクトロマイグレーション耐性の劣
化、及びスルーホール抵抗の増大を抑制する、（２）Ａ
ｌ配線５が合金膜の場合、図４に示すように、Ａｌ合金
膜１７中の添加物が析出物１８として金属プラグ３上に
析出し、スルーホールにおける導通不良、或いは抵抗増
大を抑制し、配線の信頼度を向上させるためである。

【００１７】尚、バリアメタル４の膜厚は任意に決める
ことができるが、３０ｎｍから１５０ｎｍの範囲が望ま
しい。これは、バリアメタル４の膜厚が薄すぎる場合、
後の熱処理工程時にバリアメタル４の突き抜けが発生し
、金属プラグ３とＡｌ配線５との反応を抑制することが
できなくなるためであり、また、バリアメタル４の膜厚
が厚すぎる場合、配線抵抗およびスルーホール抵抗の増
大を避けられないためである。

【００１８】また、上記３層膜（上から、高融点金属薄
膜６／Ａｌ配線５／バリアメタル４）から成る第２配線
層の最上層に高融点金属薄膜６を形成しているのは、第
２配線層上のスルーホールに金属プラグ８を容易に形成
させるためのみならず、第２配線層の耐エレクトロマイ
グレーション特性を向上させることができるためである
。

【００１９】次に、第２層間絶縁膜７を形成し、ホトレ
ジストをマスクとしてスルーホールを開孔し、ホトレジ
ストを除去した後ＣＶＤ法により金属プラグ８を形成す
る。尚、上記方法で金属プラグ３，８をＣＶＤ法で形成
する場合、全面に金属材料を形成し、表面をエッチング
して金属プラグ部分を残してもよいが、選択ＣＶＤ法に
より下層の配線層上にのみ金属プラグを形成することが
好ましい。

【００２０】さらに、上記と同様の方法で第３配線層と
してバリアメタル９とＡｌ配線１０を形成し、ホトレジ
ストをマスクとして所望のパターンにエッチングした後
、ホトレジストを除去する。

【００２１】これにより、高融点金属配線１と第２配線
層であるＡｌ配線５間のスルーホール抵抗、及びＡｌ配
線５と第３配線層であるＡｌ配線１０間のスルーホール
抵抗を最小限に抑えることがでる。しかも、バリアメタ
ル４，９の形成により金属プラグ３，８の配線層間にお
ける耐エレクトロマイグレーション特性を向上させるこ
とができる。さらに高融点金属薄膜６の形成により、第
２配線層（上から、高融点金属薄膜６／Ａｌ配線５／バ
リアメタル４）の耐エレクトロマイグレーション特性を
向上させることができる。

【００２２】尚、バリアメタル４，９は選択ＣＶＤ法で
Ｗプラグ表面のみに形成することもできるが、スパッタ
リング法あるいは全面ＣＶＤ法により試料全面に形成し
た後パターニングすることが好ましい。

【００２３】

【実施例】以下、本発明の実施例を図面を用いて説明す
る。

【００２４】図５，図６，図７は本発明の一実施例の半
導体装置の製造工程図である。

【００２５】Ｎ型Ｓｉ基板１０１表面を酸化してＳｉＯ
２層１０２を形成し、このＳｉＯ２層１０２をホトレジ
ストのマスクを用いてエッチングして所望のパターンと
し、このパターンをマスクに不純物ドーピング，不純物
拡散を行ないＰウェル層１０３を形成する（図５（ａ）
）。

【００２６】ＳｉＯ２　層１０２を削除し、安定化のた
め基板表面に酸化膜１０４を形成し、ついでＳｉ３Ｎ４
膜１０５を形成後、ホトレジストパターン１０６により
エッチングを行ない、所望のパターンとし、さらにこの
上にホトレジストパターン１０７を形成する（図５（ｂ
））。これらのパターンをマスクとして不純物ドーピン
グによりＰ層１０８を形成し、ホトレジストパターン１
０６，１０７を除去後、フィールド酸化を行ない、Ｓｉ
３Ｎ４膜１０５を除去し、ゲート酸化を行なう（図５（
ｃ））。厚さ０．３μｍ　の多結晶Ｓｉ膜１０９を形成
し、ホトレジストのマスクを用いて所望のパターンにエ
ッチングする（図５（ｄ））。つぎに絶縁膜１１１を形
成し、ホトレジストのマスクにより所望のパターンとし
、この絶縁膜１１１や多結晶Ｓｉ膜１０９をマスクに不
純物ドーピングと拡散を行ない、高濃度Ｐ型不純物拡散
層１１０を形成する（図５（ｅ））。

【００２７】上記絶縁膜１１１を除き、上記と同様の方
法で高濃度Ｐ型不純物拡散層１１０を覆うように絶縁膜
１１２を形成し、高濃度Ｎ型不純物拡散層１１３を形成
する（図６（ａ））。絶縁膜１１２を除き、全面にＰＳ
Ｇの絶縁膜１１４を厚さ約０．６μｍに形成し、所望の
位置にコンタクトホールを形成する（図６（ｂ））。つ
いで１層目配線のＷ膜１１５を約０．２μｍ　の厚みに
、最初スパッタリング法で、つぎにＣＶＤ法で形成し、
ホトレジストをマスクとして所望のパターンにエッチン
グする（図６（ｃ））。つぎに第１層間絶縁膜１１６と
してＴＥＯＳ（テトラエトキシシラン）を用いたプラズ
マＳｉＯ２　膜とＳＯＧの積層膜を約０．６μｍ形成し
、ホトレジストをマスクとして所望のパターンにスルー
ホールを開孔する。さらに選択ＣＶＤ法により厚さ約０
．６μｍ　のＷプラグ１１７をスルーホール内に埋め込
む（図６（ｄ））。なお、ここ迄の工程は従来の方法と
同様である。

【００２８】ついで、Ｗプラグ１１７のバリアメタルと
してＴｉＮ膜１１８を反応性スパッタリング法で厚さ約
８０ｎｍ形成した。バリアメタルは上記ＴｉＮ膜の他に
高融点金属膜，高融点金属のシリサイド膜，高融点金属
の窒化膜、あるいはＴｉＷ膜等を用いることができるが
、本実施例ではバリア性に優れたＴｉＮ膜を選択した。 その上にＡｌ合金膜１１９を厚さ約０．３μｍ　形成す
る。尚、このＡｌ合金膜１１９はＡｌ膜中にＳｉが１ｗ
ｔ％含まれているものを用いた。さらにその上に高融点
金属膜であるＷ膜１２０を厚さ約８０ｎｍ形成し、ホト
レジストをマスクとして上記３層膜から成る２層目配線
層を所望のパターンにエッチングする（図７（ａ））。 尚、Ａｌ合金膜１１９の上に形成する金属膜は、Ｗ膜１
２０の他に高融点金属のシリサイド膜，高融点金属の窒
化膜，Ｓｉ膜、あるいはＴｉＷ膜等を用いることができ
るが、本実施例ではＷ膜を選択した。

【００２９】つぎに上記と同様の方法で第２層間絶縁膜
１２１を厚さ約０．８μｍ　形成し、ホトレジストをマ
スクとして所望のパターンにスルーホールを開孔した後
、選択ＣＶＤ法により厚さ約０．８μｍ　のＷプラグ１
２２をスルーホール内に埋め込む（図７（ｂ））。つい
でＷプラグ１２２のバリアメタルとしてＴｉＮ膜１２３
を上記と同様の方法で厚さ約８０ｎｍ形成し、その上に
Ａｌ合金膜１２４を厚さ約０．５μｍ　形成する。さら
にホトレジストをマスクとして上記２層膜から成る３層
目配線層を所望のパターンにエッチングし、パッシベー
ション膜１２５を厚さ約０．３μｍ　形成する（図７（
ｃ））。

【００３０】これにより、スルーホールをＷ膜で埋め込
み平坦化することができ、膜被覆形状の優れた配線層を
形成することができたと同時に、スルーホール内を完全
にＷプラグで埋め込むことができたことから極めて低い
スルーホール抵抗を得ることができた。また、バリアメ
タルの形成により、Ｗプラグのスルーホール部における
耐エレクトロマイグレーション特性が向上したことから
、配線層間の信頼性を著しく向上することができ、信頼
性の優れたＣＭＯＳ　　ＬＳＩを製造することができた
。

【００３１】

【発明の効果】本発明によれば、スルーホールに金属プ
ラグを形成した後、その上層配線層にバリアメタルを形
成することにより、スルーホール抵抗、及び金属プラグ
とその上層配線層の接触抵抗を低減することができた。 さらに、積層配線構造の上層に高融点金属薄膜を形成し
たことにより、その積層配線の耐エレクトロマイグレー
ション特性を向上することができた。

【図面の簡単な説明】

【図１】半導体装置の主要部断面模式図である。

【図２】微細配線密集部の断面模式図である。

【図３】従来の半導体装置の主要部断面模式図である。

【図４】従来の半導体装置の主要部断面模式図である。

【図５】半導体装置の製造方法を示す工程図である。

【図６】半導体装置の製造方法を示す工程図である。

【図７】半導体装置の製造方法を示す工程図である。

【符号の説明】

１…高融点金属配線、２…第１層間絶縁膜、３，８…金
属プラグ、４，９…バリアメタル、５，１０…Ａｌ配線
、６…高融点金属薄膜、７…第２層間絶縁膜、１１…ホ
トレジスト、１２…保護膜、１３…バッファメタル、１
４…第１配線メタル、１５…純Ａｌ膜、１６…反応層、
１７…Ａｌ合金膜、１８…析出物、１０１…Ｎ型Ｓｉ基
板、１０２…ＳｉＯ２膜、１０３…Ｐウェル層、１０４
…酸化膜、１０５…Ｓｉ３Ｎ４膜、１０６，１０７…ホ
トレジストパターン、１０８…Ｐ層、１０９…多結晶Ｓ
ｉ膜、１１０…高濃度Ｐ型不純物拡散層、１１１，１１
２，１１４…絶縁膜、１１３…高濃度Ｎ型不純物拡散層
、１１５…Ｗ膜、１１６…第１層間絶縁膜、１１７，１
２２…Ｗプラグ、１１８，１２３…ＴｉＮ膜、１１９，
１２４…Ａｌ合金膜、１２０…Ｗ膜、１２１…第２層間
絶縁膜、１２５…パッシベーション膜。

Claims (3)

【特許請求の範囲】
1. 【請求項１】多層配線構造を有する半導体装置において
   、スルーホールに埋め込んだ金属プラグの上層配線層に
   バリアメタルを用いることを特徴とする半導体装置の製
   造方法。
2. 【請求項２】請求項１記載のバリアメタルは高融点金属
   膜，高融点金属のシリサイド膜，高融点金属の窒化膜、
   及びＴｉＷ膜のうちのいずれかであることを特徴とする
   半導体装置の製造方法。
3. 【請求項３】多層配線構造を有する半導体装置において
   、スルーホールに埋め込む金属プラグと直に接触する下
   層配線膜表面は高融点金属膜，高融点金属のシリサイド
   膜，高融点金属の窒化膜、あるいはＳｉ膜，ＴｉＷ膜の
   うちいずれかであることを特徴とする半導体装置。