KR100373790B1 - 성막방법및그장치 - Google Patents

성막방법및그장치 Download PDF

Info

Publication number
KR100373790B1
KR100373790B1 KR10-1998-0007161A KR19980007161A KR100373790B1 KR 100373790 B1 KR100373790 B1 KR 100373790B1 KR 19980007161 A KR19980007161 A KR 19980007161A KR 100373790 B1 KR100373790 B1 KR 100373790B1
Authority
KR
South Korea
Prior art keywords
gas
film
processing chamber
chamber
supplying
Prior art date
Application number
KR10-1998-0007161A
Other languages
English (en)
Other versions
KR19980079901A (ko
Inventor
츠요시 하시모토
기미히로 마츠세
가즈야 오쿠보
츠요시 다카하시
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR19980079901A publication Critical patent/KR19980079901A/ko
Application granted granted Critical
Publication of KR100373790B1 publication Critical patent/KR100373790B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/06—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising selenium or tellurium in uncombined form other than as impurities in semiconductor bodies of other materials
    • H01L21/08—Preparation of the foundation plate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45561—Gas plumbing upstream of the reaction chamber

Abstract

처리실에 노출된 처리 용기의 내측 표면상에 제 1 프리코팅막을 형성하기 위해, 상기 처리실을 가열하면서, 제 1 성막용 가스를 상기 처리 용기의 처리실 내로 공급하고, 이어서, 상기 제 1 프리코팅막상에 제 2 프리코팅막을 형성하기 위해, 제 2 성막용 가스를 상기 처리실 내로 공급하는 것에 의해, 전처리(pretreatment)시에 프리코팅막을 형성한다. 이어서, 반도체 웨이퍼를 상기 처리실 내로 로딩한다. 그 후, 상기 웨이퍼상의 제 1 층을 형성하기 위해, 처리실을 가열하면서 상기 제 1 가스를 상기 처리실 내로 공급하고, 이어서, 상기 제 1 층상에 제 2 층을 형성하기 위해, 상기 제 2 가스를 상기 처리실 내로 공급한다. 다음에, 상기 제 1 층상에 적층된 상기 제 2 층의 표면상에 실리콘 물질이 증착되도록 실란 가스를 상기 처리실 내로 공급한다. 최종적으로, 제 1 및 제 2 다중막을 갖는 웨이퍼를 상기 처리 용기의 외부로 언로딩한다.

Description

성막 방법 및 그 장치{METHOD AND APPARATUS FOR FORMING LAMINATED THIN FILMS OR LAYERS}
본 발명은 반도체 웨이퍼 또는 글래스 기판과 같은 기판상에 적층 박막 또는적층, 즉 다층 구조를 형성하여, MOSFET의 게이트 전극 등을 형성하는 방법 및 장치에 관한 것이다.
반도체 집적 회로를 제조하는 통상적인 방법에 있어서, 원하는 반도체 소자를 획득하기 위해 반도체 웨이퍼 또는 글래스 기판과 같은 기판상에서의 성막(film formation) 및 성막의 패터닝된 에칭이 반복적으로 수행된다.
도 9a 및 9b는 모두 반도체 웨이퍼의 표면상에서 MOSFET의 게이트 소자로서 모두 동작하는 적층 박막을 형성하는 통상적인 방법을 도시한다. 도 9a에 도시된 바와 같이, 소정의 한 도전형의 불순물이 웨이퍼 W의 표면을 통해 확산되어 소스 영역(2) 및 드레인 영역(4)을 형성하고, 이어서 이들 소스 및 드레인 영역 사이의 중간 웨이퍼 표면상에, 예를 들면 SiO2로 이루어지는 게이트 산화막(6)을 형성한다. 그 결과, 채널 영역이 게이트 산화막(6) 밑에 형성되어 소스 영역(2) 및 드레인 영역(4) 사이에 채널 영역이 개재된다. 또한, MOS 트랜지스터를 구성하기 위해 게이트 산화막(6)상에 다층 구조의 전기적으로 도전성인 게이트 전극(8)이 형성된다.
통상적으로, 게이트 전극(8)은 단일층 구조로 되어 있지 않다. 최근 몇년 동안, 게이트 전극(8)은, 예를 들면 전극의 전기적인 도전성의 관점에서 볼 때 2층 구조로 되어 있다. 도 9a 및 9b에 예시된 종래 기술에서, 인이 도핑된 다결정 실리콘(폴리실리콘) 층(10)은 게이트 산화막(6)상에 직접 형성된다. 또한, 금속 실리사이드층, 예를 들면 텅스텐 실리사이드층(12)은, 도 9a에 도시된 바와 같이 폴리실리콘층(10)상에 직접 형성된다. 따라서, 게이트 전극(8)은 인이 도핑된 폴리실리콘층(10) 및 텅스텐 실리사이드층(12)으로 구성되는 이중층 구조로 되어 있다.
최근에, 반도체 집적 회로는 집적도를 증가시키기 위해 보다 미세하게 제조되고 있다. 당연히, 가공 선폭 및 게이트 폭을 감소시키기 위한 요건이 보다 까다로워지고 있다. 또한, 다층 구조의 소자에 대한 요건을 충족시키기 위해 막 두께가 감소되는 추세에 있다. 이러한 상황하에서, 다중층 구조를 공동으로 형성하는 인접한 층 뿐만 아니라, 독립적인 층의 각각은 이들 층 각각의 감소된 두께에도 불구하고 종래 기술의 특성과 동등하거나 또는 그보다 우수한 전기적인 특성을 나타내도록 요구된다. 도 9a에 도시되어 있는, 인이 도핑된 폴리실리콘층(10) 및 텅스텐 실리사이드층(12)으로 구성되는 이중층 구조의 게이트 전극(8)은 상기한 요건들을 충족시키도록 의도되어 있다.
도 9b에 도시된 바와 같이, 자연 산화막(14)은, 수증기를 포함하는 대기에 노출되는 경우, 실리콘을 기반으로 하는 막, 예를 들면 인이 도핑된 폴리실리콘층(10)의 표면상에서 용이하게 형성됨에 주의해야 한다. 텅스텐 실리사이드층(11)이 산화막(14)상에 직접 형성되는 경우, 폴리실리콘층(10) 및 텅스텐 실리사이드층(12)간의 본딩 강도가 약해지게 된다. 또한, 이들 층(10 및 11)간의 충분한 전기적인 도전성이 보장될 수 없어, 게이트 전극(8)의 전기적인 특성이 저하하게 된다.
통상적으로, 폴리실리콘층(10)은 각각의 로트(lot)에 다수의 웨이퍼, 예를 들면 150개의 웨이퍼를 동시에 처리하는 일괄 시스템에 의해 형성된다. 한편, 텅스텐 실리사이드층(12)은 낱장씩 막을 부착하는 공정에 의해 형성된다. 따라서,당연히, 일괄 시스템에 의해 웨이퍼상에 형성된 많은 폴리실리콘층은, 대기에 노출되는 시간도 다르고, 그에 따라 폴리실리콘층(10)상에 형성된 자연 산화막의 두께도 다르다. 이러한 문제점을 극복하기 위해, 예를 들면 HF계 증기를 이용한 습식 에칭을 폴리실리콘층(10)의 표면에 실행하여 자연 산화막(14)을 제거한다.
그러나, 텅스텐 실리사이드막(12)을 형성하기 직전에 습식 에칭에 의해 자연 산화막을 제거한다 하더라도, 자연 산화막을, 기본층(base layer), 즉 폴리실리콘층(10)에 악영향을 끼치는 일 없이 완전히 제거하는 것은 매우 어려운 일이다.
상기한 문제점을 극복하는 조처는, 예를 들어 일본 특허 공개 평성 제 2-292866 호에 예시되어 있다. 구체적으로, 처리실(process chamber)내에서 인이 도핑된(phosphorus-doped) 폴리실리콘층(10)을 형성하고, 계속해서 동일한 처리실내에서 텅스텐 실리사이드층(12)을 연속적으로 형성하는 것이 제안되어 있다.
상기한 종래 기술에서 제안된 바와 같이, 인이 도핑된 폴리실리콘층(10) 및 텅스텐 실리사이드층(12)이 동일한 처리실내에서 연속적으로 형성되는 경우, 자연 산화막이 폴리실리콘층(10)의 표면상에서 형성되지 못하도록 확실히 방지할 수 있어, 양호한 전기적인 특성을 나타내는 전극(8)을 형성하는 것이 가능해진다. 그러나, 이 경우, 새로운 문제점이 발생된다. 즉, 1개의 로트에서, 예를 들면 25개의 웨이퍼가 연속적으로 처리되는 경우, 방열 속도의 관점에서의 불안정성 뿐만 아니라 처리실의 벽 표면상에서 또는 처리실을 포함하는 웨이퍼 처리 장치내에서의 열적 불안정성에 대해 주의가 요구된다. 이러한 조건하에서 불순물로 도핑된 폴리실리콘층 등이 형성되는 경우, 성막층의 재현성이 열화한다.
또한, 도핑된 폴리실리콘층(10) 및 텅스텐 실리사이드층(12)이 연속적으로 형성되는 경우, 상층의 텅스텐 실리사이드층에서 응력(stress)이 잔류하여, 텅스텐 실리사이드층과 하층의 폴리실리콘층간의 본딩 강도가 저하된다. 또한 주목해야 할 점은 텅스텐 실리사이드층의 형성 이후에, 예를 들면 약 900℃에서 어닐링 처리가 통상적으로 실행된다는 점이다. 이러한 어닐링 단계에서, 텅스텐 실리사이드층(12)으로 산소가 확산되어 게이트 전극(8)의 전기적인 특성이 저하된다.
또한, 폴리실리콘층을 형성하는 반응에서는 반응 속도(reaction rate)가 제한되는 반면, 텅스텐 실리사이드층을 형성하는 반응에서는 반응체 공급 속도(reactant supply rate)가 제한된다. 성막을 위한 반응체 가스를 도입하는 통상적인 샤워 헤드 구조에서는 상술한 속도 제한 형태의 상이(相異)에 대응할 수 없다는 점에 주의해야 한다. 인이 도핑된 폴리실리콘층 및 텅스텐 실리사이드층의 어느 것인가를 형성하는 단계에서는 기판 전체를 통해 가스 스트림(stream)이 균일하게 흐를 수 없어, 성막의 두께의 균일성이 저하됨은 물론이다.
본 발명의 목적은 성막의 재현성이 우수한 막을 형성하여, 성막내에 잔류하는 응력을 완화하고 또한 성막중에 산소가 막으로 확산되지 못하도록 방지할 수 있는 방법을 제공하는 것이다.
본 발명의 다른 목적은 반응 속도 제한 형태의 반응 및 반응체 공급 속도 제한 형태의 반응의 각각을 해결할 수 있는 막을 형성하는 장치를 제공하는 것이다.
본 발명에서, 각각의 처리실의 내부 벽 및 처리실을 포함하는 처리 장치의 내부 구조상에 다수의 프리코팅층(pre-coat layers)이 형성된다. 이들 프리코팅층의 수는 기판상의 성막의 수와 실질적으로 동일하다. 또한, 기판상에서 원하는 막을 형성하기 이전에 이들 프리코팅층이 형성된다. 따라서, 기판상에서 원하는 막을 실질적으로 형성하는 단계에서, 처리실의 내부 벽 또는 처리 장치의 내부 구조로부터의 열 방사율 등의 내부 환경이 안정화된다. 안정화된 내부 환경하에서 원하는 막이 기판상에 연속적으로 형성되므로, 본 발명에서의 성막의 재현성이 두드러지게 향상될 수 있다.
또한, 본 발명에서는 성막에 후처리(after-treatment)가 실행된다. 따라서, 성막의 표면에 실리콘이 약간 부착된다. 중요한 점은, 이 부착된 실리콘이 성막에 전해지는 응력을 완화하도록 작용하므로, 기판상에 형성된 인접 막들간의 본딩 강도가 향상된다는 점이다. 또한, 후처리 동안 기판에 열 처리가 실행된다 하더라도, 부착된 실리콘은 산소가 폴리실리콘과 같은 실리콘에 침범하지 못하도록 기능하여, 산소가 성막내로 확산되지 못하도록 방지할 수 있게 된다.
본 발명에서는, 단일 처리 장치내의 단일 기판에 성막 단계 및 후처리 단계가 연속적으로 실행되고, 이어서 처리 장치로부터 처리된 기판이 언로딩(unloading)된다. 그 다음에, 동일한 처리 장치내의 다른 단일 기판에, 이들 성막 단계 및 후처리 단계가 연속적으로 실행되고, 이어서 처리 장치로부터 처리된 기판이 언로딩된다. 이러한 방식으로, 1개의 로트에서 다수의 기판, 예를 들면 25개의 반도체 웨이퍼가 연속적으로 처리된다.
사전설정된 수의 기판으로 실행된 성막 공정을 완료한 이후, 세정을 위해 처리실내로 세정 가스가 공급되고, 이어서 열 처리를 수행하기 위해 처리실내로 실란 가스가 공급된다. 세정 목적을 위한 후처리시에 실란 가스에 의한 열 처리로 인해 처리실내에 남아 있는 할로겐 원소의 양을 낮추는 것이 가능해진다. 이것은 기판상에서 막을 형성하기 이전에 전처리 단계에 있어서의 프리코팅 시간을 단축하는데 효과적이다.
본 발명의 특정한 성막 공정은, 인이 도핑된 폴리실리콘층상에 텅스텐 실리사이드층을 증착하여, 예를 들면 MOSFET의 게이트 전극을 형성하도록 이용될 수 있다.
다수의 박막을 형성하는 본 발명의 장치는 다수의 분산 구멍이 그것을 관통하고 있는 균일 분산판이 마련된 샤워 헤드부를 포함한다. 본 발명에서 주의해야 할 점은 분산 구멍의 지름 및 배치 밀도가 적절히 설정되어 있다는 점이다. 따라서, 원하는 막을 형성하기 위한 반응체 가스가, 반응 속도 제한 형태 반응을 위해 반응체 가스를 공급하는 단계 및 반응체 공급 속도 제한 반응을 위해 반응체 가스를 공급하는 단계의 각각에서, 처리실내의 전체 영역에 걸쳐 균일하게 확산될 수 있다. 이에 따라, 본 발명의 장치에 의해 형성된 각각의 막은 각각의 막의 전체 영역에 걸쳐 두께가 매우 균일하게 된다.
본 발명에서, 상기한 균일 분산판은 가스 분출 영역의 최상단을 구성한다. 또한, 각각의 분산 구멍의 지름은 기껏해야 0.7㎜로 설정된다. 또한, 이들 분산구멍은 적어도 0.3 hole/cm2의 밀도로 배치된다.
본 발명의 부가적인 목적 및 장점이 다음의 상세한 설명에 개시될 것이며, 부분적으로는 상세한 설명으로부터 명백해지거나, 또는 본 발명을 실시함으로써 알 수 있을 것이다. 본 발명의 목적 및 장점은 첨부되는 청구 범위에서 특별히 지적된 수단 및 결합에 의해 실현되고 획득될 수 있다.
도 1은 본 발명의 성막 방법을 실시하는데 이용되는 성막 장치의 구성을 개략적으로 나타내는 횡단면도,
도 2는 도 1에 도시된 성막 장치의 샤워 헤드부내에 배치된 균일 분산판을 나타내는 부분적인 평면도,
도 3은 본 발명의 일 실시예에 따른 방법에 포함된 처리 단계를 나타내는 흐름도,
도 4는 제 1 및 제 2 로트내의 각각의 반도체 웨이퍼의 표면상에 막이 형성되고, 각각의 로트가 25개의 웨이퍼로 구성되는 경우의, 각각의 웨이퍼의 시트 저항 변화를 나타내는 그래프,
도 5는 기본층의 상측면에 실리콘이 부착된 경우와, 부착되지 않은 경우의, 성막으로의 산소 확산 정도를 나타내는 그래프,
도 6은 사전에 성막내에 남아 있는 응력 완화의 관점에서 후처리 단계에 의해 생성된 효과를 나타내는 그래프,
도 7은 세정 후처리가 수행된 경우와, 세정 후처리가 수행되지 않은 경우의,할로겐 원소의 잔류량을 나타내는 그래프,
도 8은 기판상에서의 후속 성막에 대비하여, 예를 들면 처리실의 내부 벽상에서의 프리코팅의 관점에서 세정 후처리에 의해 생성된 효과를 나타내는 그래프,
도 9a 및 9b는 모두 통상적인 MOSFET에서의 게이트 전극 형성에 관한 것을 도시하는 도면.
도면의 주요 부분에 대한 부호의 설명
6 : 게이트 산화막8 : 게이트 전극
10 : 다결정 실리콘층12 : 텅스텐 실리사이드층
16 : 성막 장치18 : 처리 용기
20 : 처리실26 : 서셉터
46 : 투과창50 : 가스 램프
78 : 가스 분출벽82 : 상단 분산판
84 : 가스 유출 구멍86 : 균일 분산판
88 : 분산 구멍W : 피처리체(반도체 웨이퍼)
본 명세서의 부분을 구성하고, 내포되는 첨부 도면은 앞서 주어진 일반적인 설명 및 이하 주어지는 바람직한 실시예의 상세한 설명과 함께, 본 발명의 바람직한 실시예를 예시하고, 본 발명의 원리를 설명한다.
이하, 첨부되는 도면을 참조하여 본 발명의 일 실시예에 따른 적층 막을 형성하는 장치 및 방법을 기술한다.
구체적으로, 도 1은 본 발명의 성막 방법을 실시하는데 이용되는 성막 장치의 구성을 개략적으로 나타내는 횡단면도이다. 한편, 도 2는 도 1에 도시된 성막 장치(16)의 샤워 헤드부내에 배치된 균일 분산판을 나타내는 부분적인 평면도이다. 성막 장치(16)는 낱장씩 처리되는 형태로 되어 있고 반도체 웨이퍼를 급속히 가열시킬 수 있는 가열 램프가 제공된다.
성막 장치(16)는 상측 벽, 원주 측벽 및 바닥 벽으로 구성된 처리 용기(18)를 포함한다. 처리실(20)은 처리 용기(18)내로 한정된다. 또한, 처리 용기(18)는 원통 형상이 바람직하고 알루미늄과 같은 금속으로 형성되어 있다. 상측 및 하측 단부에 개방되어 있는 지지 실린더(22)는 처리 용기(18)내에서 동축으로 형성되어 있다. 지지 실린더(22)의 하측 단부는 처리 용기(18)의 바닥 벽에 고정된다. 한편, 다수의 지지 부재(24)는 지지 실린더(22)의 상측 단부에 의해 원주 방향으로 등거리에 지지되어 있다. 바람직한 실시예에서, 3개의 지지 부재(24)는 서로 약 120° 이격되어 배치된다. 이들 지지 부재(24)의 각각은 수평 암 부분 및 수직 암 부분으로 구성되는 L자의 형상이다. 수평 암 부분의 말단부는 지지 실린더(22)의 상측 단부에 탑재되고, 기단부는 지지 실린더(22)의 중심을 향해 수평으로 연장된다. 또한, 상측 방향으로 연장되는 수직 암 부분은 수평 암 부분의 내측 단부에 일체로 고정된다. 이들 수직 암 부분의 상측 단부는 디스크 형상의 서셉터(susceptor)(26)의 하측 표면에서 주변 부분에 접속된다. 따라서, 지지 부재는 서셉터(26)를 지지하도록 기능하여 테이블(26)이 지지 실린더(22)와 동심원을 이루게 된다. 반도체 웨이퍼 W와 같은 기판은 서셉터(26)상에 배치된다. 서셉터(26)의 지름은 웨이퍼 W의 지름과 대체로 동등하거나 또는 그보다 크다는 것에 주의해야 한다. 지지 실린더(22) 및 지지 부재(24)의 각각은 열선 투과성(ray-transmitting) 재료, 예를 들면 석영으로 형성된다. 또한, 서셉터(26)는, 약 1㎜ 내지 5㎜의 두께를 갖고, 높은 열 저항성 및 양호한 열 도전성을 나타내는 재료로 제조된다. 예를 들면, 테이블(26)은 탄소계 재료 또는 알루미늄 나이트라이드와 같은 알루미늄 화합물로 제조된다.
다수의 L자 형상의 리프터 핀(lifter pins)(28)은 서셉터(26) 밑에 배치된다. 예를 들면, 3개의 리프터 핀(28)은 테이블(26) 밑에 배치된다. 이들 리프터 핀(28)은 공통의 링(도시되지 않음)에 의해 서로 결합되어 함께 수직 방향으로 이동가능하다. 이들 리프터 핀(28)의 각각은 수직 암 부분 및 수평 암 부분으로 구성된다. 수직 암 부분은 서셉터(26) 밑에 배치되어 수직 방향으로 연장된다. 한편, 수평 암 부분은 지지 실린더(22)를 통해 외측으로 수평 연장된다. 앞서 지적한 바와 같이, 이들 리프터 핀(28)은 수직 방향으로 이동가능하다. 보다 구체적으로, 수직 방향으로 연장되는 슬롯은 지지 실린더(22)내에 형성된다. 물론, 리프터 핀(28)의 수평 암 부분은 지지 실린더(22)내에 형성된 슬롯을 통해 연장된다. 구동 로드(driving rod)(32)의 상측 단부는 이들 리프터 핀(28)중 하나의 수평 암 부분의 외측 단부에 결합된다. 구동 로드(32)는 처리 용기(18)의 하측 벽을 통해 형성된 구멍을 통해 하측 방향으로 연장되어, 구동 로드(32)의 하측 단부가 처리 용기(18) 밑에 배치된 액츄에이터(38)에 결합된다. 물론, 구동 로드(32)는 액츄에이터(38)에 의해 수직 방향으로 이동될 수 있다. 구동 로드(32)가 상측 방향으로 이동되는 경우, 3개의 리프터 핀(28)도 또한 상측 방향으로 이동되어, 이들 핀(28)의 수직 암 부분의 상측 부분이 서셉터(26)를 통해 연장되는 리프터 핀 구멍(34)을 통해 상측 방향으로 튀어 나온다. 따라서, 서셉터(26)상에 배치된 웨이퍼 W가 테이블(26)로부터 떨어져 상측 방향으로 이동된다. 대조적으로, 구동 로드(32)가 하측 방향으로 이동되는 경우, 리프터 핀(28)의 상측 단부상에 지지된 웨이퍼 W도 또한 하측 방향으로 이동되어 서셉터(26)상에 다시 배치된다.
신축가능한 벨로즈(shrinkable bellows)(36)는, 처리 용기(18)의 바닥판의하측 표면과 액츄에이터(38)의 상측 표면 사이에 위치하는 구동 로드(32)의 해당 부분을 둘러싸도록 탑재되어 처리 용기(18)를 밀폐하여 밀봉한다.
세라믹 재료로 제조되고 웨이퍼 W의 고정 수단으로서 동작하는 클램프 링(40)은 서셉터(26)의 둘레 가장자리 영역상에 배치된다. 보다 구체적으로, 웨이퍼 W의 주변 부분은 서셉터(26)의 상측 표면에 대해, 클램프 링(40)에 의해 위로부터 프레스되어 웨이퍼 W가 고정적으로 되게 한다. 도면으로부터 명백한 바와 같이, 클램프 링(40)은 서셉터(26)와 동심원을 이루고 있으며, 3개의 링 암(42)의 상측 단부에 고정되어 있는 데, 이들 링 암(42)의 각각은 지지 부재(24)의 수평 암 부분을 통해 수직 방향으로 완만하게 연장된다. 링 암(42)은 석영과 같은 열선 투과성 재료로 형성되는 것이 바람직하다. 링 암(42)의 하측 단부는 리프터 핀(28)에 결합된다. 따라서, 클램프 링(40)은 리프터 핀(28)의 수직 이동에 따라 링 암(42)을 통해 수직 방향으로 이동된다. 압축 코일 스프링(44)은 지지 부재(24)의 수평 암 부분의 하측 표면과 리프터 핀(28)의 수평 암 부분의 상측 표면 사이에 개재되어, 클램프 링(40)이 하측 방향으로 힘이 가해져서 웨이퍼 W가 확실하게 클램핑될 수 있게 된다. 도면에 도시된 바와 같이, 링 암(42)의 하측 부분은 이들 코일 스프링(44)내로 삽입되는 것이 바람직하다. 이들 리프터 핀(28) 및 지지 부재(24)도 석영과 같은 열선 투과성 재료로 형성되는 것이 바람직하다.
서셉터(26)와 동심원을 이루는 환형 개구부는 처리 용기(18)의 하측 벽의 중심부내에 형성된다. 환형 개구부는 서셉터(26) 바로 밑에 배치되고 석영과 같은 열선 투과성 재료로 제조된 투과창(transmitting window)(46)으로기밀하게(hermetically) 밀봉된다. 또한, 박스 형상의 가열 하우징(48)은 투과창(46)을 에워싸는 방식으로 처리 용기(18)의 바닥 벽의 하측 표면에 탑재된다. 가열 수단, 예를 들면 다수의 가열 램프(50)(즉, 할로겐 램프)는 가열 하우징(48)내에 탑재되어, 반사 미러로서도 동작하는 회전가능한 판(52)의 상측 표면에 가열 수단이 탑재된다. 회전가능한 판(52)은 가열 하우징(48)의 바닥 부분에 배치된 모터(54)의 회전 샤프트에 결합된다. 따라서, 회전가능한 판(52)은 도 1에 도시된 화살표로 표시된 방향으로 모터(54)에 의해 회전된다. 회전가능한 판(52)은 서셉터(26)와 함께 동축으로 회전되는 것이 바람직하다. 이들 가열 램프(50)로부터 방출된 열선은 투과창(46)을 통해 통과되어 서셉터(26)의 하측 표면을 조사하여 가열시킨다. 따라서, 서셉터상에 배치된 웨이퍼 W는 열 전도에 의해 사전설정된 온도로 급속하게 가열될 수 있다.
냉각 공기 유입구(56)와 냉각 공기 배출구(58)가 가열 하우징(48)의 측벽에 서로 마주 보며 형성된다. 냉각 공기는 가열 하우징(48)과 투과창(46)의 내부 공간을 냉각시키기 위해 냉각 공기 유입구(56)를 통해 가열 하우징(48)내로 주입된다. 그후 가열 챔버내의 더워진 공기는 냉각 공기 배출구(58)를 통해서 외부로 방출된다.
많은 유량 조절용 구멍(60)이 그곳을 관통하여 형성되는 링형상의 유량 조절용 판(62)은 서셉터(susceptor)(26)의 외주 표면 둘레에 배치된다. 링형상의 유량 조절용 판(62)은 서셉터에 수평적이면서, 동심원적으로 배치되며, 처리 용기(18)의 원주의 내부 표면 근처에 위치한다. 또한, 유량 조절용 판(62)은 원통 형상의 지지 칼럼(support column)(64)의 상부 외주 표면과 처리 용기(18)의 내주 측벽 표면 사이에 유지된다. 지지 컬럼의 하부 단부는 처리 용기(18)의 바닥벽에 고정된다. 지지 컬럼(64)의 상부 내주 표면은 내측 방향으로 튀어 나오는 계단 모양의 부분을 형성하도록 계단 모양으로 형성된다. 이 계단 모양의 부분은 지지 컬럼의 전체 원주 영역에 걸쳐서 형성된다. 석영으로 제조된 링형상의 부착 부재(66)의 외주 부분은 지지 컬럼의 계단 모양의 부분에 탑재된다. 지지 컬럼(64)과 동심원적으로 위치하는 부착 부재(66)는, 서셉터(26)밑의 하부 챔버내로의 처리 가스의 흐름을 가능한 많이 억제하기 위해, 상부 챔버와 하부 챔버내로 처리 용기(18)의 내부 공간을 분할하는 작용을 한다. 지지 컬럼(64)위에 위치한 상부 챔버에 냉각수 재킷(도시하지 않음)을 탑재할 수 있다. 냉각수는 주로 유량 조절용 판(62) 측상의 자유 공간을 냉각하기 위해 재킷내에서 순환한다. 복수의 배기구(68)는 유량 조절용 판(62) 아래에 위치한 처리 용기(18)의 바닥 벽의 부분을 통해 형성된다. 이들 배기구(68)는 원주 방향으로 등거리적으로 배열된다. 배기로(70)는 배기구(68) 각각에 접속된 진공 펌프(도시하지 않음)에 접속된다. 결과적으로, 처리 용기(18) 내부의 대기압은, 예를 들어, 100 Torr에서 10-6Torr까지의 진공에서 용기(18)의 내부 압력을 유지하기 위해서 진공으로 만들 수 있다.
예를 들어, 약 0.1 kg/cm2의 차동의 압력(differential pressure)에서 동작가능한 압력 릴리스 밸브(pressure release valve)(도시하지 않음)는 지지 컬럼(64)에 탑재될 수 있다. 서셉터(26) 밑의 가스실의 내부 압력이 과도하게 증가하여 지지 컬럼과 처리 용기의 내부 원주면 사이에 형성된 자유 공간을 경유하여 배기구를 통해 부분적으로 가스를 배출하고자 할 때, 압력 릴리스 밸브는 개방된다. 따라서, 불활성 가스가 처리 용기내로 역방향으로 흐름으로 인하여, 가스실의 내부 압력이 과도하게 증가하는 것이 방지된다.
샤워 헤드부(72)는 서셉터(26)에 대면하는 처리 용기(18)의 천장 부분 영역에 제공된다. 성막용 가스(처리 가스)와 세정 가스와 같은 가스들은, 샤워 헤드부(72)를 통해 처리실(20)내로 도입된다. 더욱 상세하게는, 샤워 헤드부(72)는, 예를 들어, 알루미늄으로 이루어지고, 원통형 박스같은 형상의 헤드 본체(74)를 포함하고, 헤드 본체(74)의 천장의 중앙 부분에 마련된 가스 유입구(76)를 포함한다.
가스 분출벽(78)은 헤드 본체(74)의 바닥 벽을 구성한다. 헤드 본체(74)로 공급하는 가스를 배출하기 위한 많은 수의 가스 분출 구멍(80)은, 가스 분출벽(78)의 전체 영역에 걸쳐 균일하게 배열되므로, 가스는 테이블(26)상에 지지된 웨이퍼 W 전면에 걸쳐 균일하게 방출된다. 가스 분출벽(78)은, 예를 들어, 316 mm의 지름을 갖는다. 반면에, 가스 분출 구멍(80)은 약 1 mm의 지름을 갖는다. 이들 가스 분출 구멍(80)은 가스 분출벽의 230 mm의 지름을 갖는 중심 부분에, 약 10 holes/cm2의 밀도로 형성된다. 가스 분출벽 및 가스 분출 구멍의 지름 및 가스 분출 구멍(80)의 밀도의 관점에서, 이들 밸브는 통상적인 샤워 헤드부에서와 대체로 동일하다.
2개의 균일한 분산판, 즉, 상부와 하부 분산판(82, 86) 각각은, 헤드 본체(74)내에서 복수의 확산실을 형성하기 위해, 헤드 본체(74)내에서 서로 사전결정된 거리를 두고 떨어져 중첩한다. 이들 분산판의 존재로 인해, 본 발명의 장치가 현저한 효과를 나타낼 수 있다. 상단 분산판(82)에는, 극소수의 가스 분출 구멍, 예를 들어, 단 하나의 가스 유출 구멍(84)이나 또는 여러개의 가스 유출 구멍이 제공된다. 도 1에 도시된 실시예에서, 상단 분산판(82)에는 약 1.5 mm의 지름을 갖는 단 하나의 가스 유출 구멍(84)이 제공된다. 상단 분산판(82)을 통한 복수의 가스 유출 구멍을 형성함에 있어, 모든 구멍에 대해 동일한 지름을 갖게 하는 것이 가능하다. 이들 구멍중 몇개에 대해서는, 동일한 지름을 갖게 하는 것도 가능하다. 예를 들어, 중앙부에 비교적 큰 가스 유출 구멍(84)을 1개 형성하고, 이 중앙부의 가스 유출 구멍 주위에 비교적 작은 가스 유출 구멍(84)을 6개 형성하는 것이 가능하다.
많은 수의 매우 작은 분산 구멍(88)은 하부의 균일 분산판(86)을 통해 균일하게 형성된다. 분산 구멍(88)의 지름과 이들 분산 구멍의 분포 밀도는, 성막용 가스가 반응 속도 제한 반응(reaction rate-limiting reaction)을 수행하기 위해, 샤워 헤드부(72)로부터 공급되는 경우와, 성막용 가스가 가스 공급 속도 제한 반응을 수행하기 위해 공급되는 경우의 각각에 있어서, 가스의 스트림이 처리실(20)의 전체 영역에 걸쳐 균일하게 공급되도록, 결정된다. 더욱 상세하게는, 분산 구멍(88)이 과도하게 큰 지름을 가지면, 분산 구멍(88)의 분포 밀도를 적당하게 변화시키는 것에 의해, 반응 속도 제한 반응(reaction rate-limiting reaction)을 확실하게 수행시킬 수 있다. 그러나, 반응 가스 공급 속도 제한 반응을 원하던 바와 같이 조절할 수는 없다. 이에 비해, 분산 구멍(88)의 지름이 과도하게 작으면, 분산 구멍(88)의 분포 밀도를 증가시키는 것에 의해, 반응 가스 공급 속도 제한 반응을 확실하게 수행시킬 수 있다. 그러나, 반응 속도 제한 반응을 원하던 바와 같이 조절할 수는 없다. 바꾸어 말하면, 반응 가스 공급 속도 제한 반응과 반응 속도 제한 반응 각각을 만족하게 수행하는 장치가 가능하도록, 분산 구멍(88)의 지름과 이들 분산 구멍(88)의 분포 밀도를 적당히 선택할 필요가 있다.
도면에 도시한 실시예에서, 분산 구멍(88)의 지름(또는 내측 지름)은 기껏해야 약 0.7 mm일 것이다. 한편, 분산 구멍(88)은 적어도 0.3 hole/cm2의 분포 밀도로 형성될 것이다. 분산 구멍(88)의 지름의 하한선은, 가스가 구멍(88)을 통해 부드럽게 흐르는 것이 가능한 한, 본 발명에서 특별하게 한정되는 것은 아니다. 그러나, 분산 구멍의 지름의 하한선은, 구멍을 뚫기 위해 사용되는 도구의 성능에 의해 결정된다. 예를 들어, 하부의 균일한 분산판(86)이 약 10 mm의 두께를 갖는다면, 분산 구멍(88)의 지름에 있어 하한선은, 약 0.2 mm 일 것이다.
한편, 분산 구멍(88)의 분포 밀도에 있어 상한선은, 인접한 구멍이 서로 연결되지 않는 한, 본 발명에서 특별하게 한정되지는 않는다. 바람직하게는, 분산 구멍의 지름은 약 0.1 mm 내지 0.7mm 사이의 범위내에서 있을 것이다. 또한, 분산 구멍의 분포 밀도는 0.3 hole/cm2내지 1.0 hole/cm2사이의 범위내에 있을 것이다. 예를 들어, 균일한 분산판(86)이 약 30 cm의 지름을 갖는다면, 0.65 mm의 지름을각각 갖는 약 190개의 분산 구멍을 균일하게 형성하는 것이 바람직하다. 도 2는 이러한 구조의 균일한 분산판(86)을 부분적으로 도시한 평면도이다. 이러한 구조의 균일한 분산판은, 성막용 가스가 반응 속도 제한 반응을 수행하기 위해 공급되는 경우와, 성막용 가스가 반응 가스 공급 속도 제한 반응을 수행하기 위해 공급되는 경우의 각각에 있어서, 반응실의 전체 영역에 걸쳐서 균일하게 가스를 공급할 수 있게 한다.
1개의 가스 배관(90)의 한쪽 단부는, 샤워 헤드부(72)의 가스 유입구(76)에 접속되고 다른쪽 단부는, 여러개의 분기한 배관(92)을 통해 여러개의 성막용 가스 소스와 세정용 가스 소스에 접속된다. 도 1에 도시한 바와 같이, 가스 배관(90)은, 캐리어 가스로서 사용되는 Ar 가스를 저장하기 위한 Ar 가스 소스(94)에, 성막용 가스로서 사용되는 SiH4가스를 저장하기 위한 SiH4소스(96)에, 성막용 가스로서 사용되는 SiH2가스를 저장하기 위한 SiH2Cl2소스(98)에, WF6소스(100)에, 도핑 가스로서 사용되는 PH3가스를 저장하기 위한 PH3소스(102)에, 및 세정 가스로서 사용되는 ClF3을 저장하기 위한 ClF3소스(104)에 연결된다. 유량 콘트롤러와 같은 유량 제어 밸브(106)와 통상적인 밸브(108)는 분기한 배관들(92)의 각각에 직렬 접속한다. 도면에 도시한 실시예에서, 통상적인 밸브(108)는 가스 소스와 유량 제어 밸브(106) 사이에 개재되지만, 이들 밸브(106, 108)의 위치를 역으로 하는 것도 가능하다.
또한, 처리실(20) 안으로, 또는, 밖으로 웨이퍼 W를 전송하기 위한 개구는,처리 용기(18)의 하나의 측면을 통해 형성된다. 특정한 개구가, 게이트 밸브 G를 경유하여 로드 락 챔버(load lock chamber)(110)와 연결된다. 로드 락 챔버(110)의 내부 공간은 진공을 유지하며, 처리될 웨이퍼가 이 로드 락 챔버에 일시적으로 저장된다.
앞서 설명한 구조의 장치는, 적층 박막 또는 다층 구조를 형성하기 위해, 본 발명의 방법을 실시하는데 사용한다. 상세하게는, 도 3은 본 발명의 방법에서 채택된 처리 단계를 도시한 플로우챠트이다. 앞서 설명한 바와 같이, 본 발명은, 1개의 처리실내에서 복수의 상이한 종류의 막을 형성하기 위해, 테이블(26) 상에 웨이퍼 W를 배치하지 않고 수행하는 전처리로서, 처리 가스와 캐리어 가스를 처리실 내로 도입하여, 웨이퍼 W 상에 형성된 막과 동일한 조성물의 막을, 예를 들면 처리실의 안쪽면에 미리 프리코팅(pre-coating)하는 것을 특징으로 한다. 본 발명은, 성막 후에는, 웨이퍼 W의 존재하에 실란계 가스로 표면 처리를 수행하는 것을 또한 특징으로 한다. 이러한 실시예에서는, 인이 도핑된 폴리실리콘층(10)과 텅스텐 실리사이드층(12)이, 도 9a에 도시한 바와 같이, 연속적으로 형성하는 경우를 포함한다.
제 1 단계에서, 전처리는 웨이퍼 W가 처리실(20)안으로 로드되기 전에 수행한다(단계 S1). 이 전처리에 있어서는, 웨이퍼상에 원하는 막을 형성하는 차후의 공정이나 후처리 공정에 있어서 처리실내로 도입될 가스들이 처리실내로 도입되어, 처리 용기(18)의 안쪽 벽면과 내부 구조상에 프리코팅된 적층 막을 형성한다. 앞서 설명한 바와 같이, 이들 프리코팅막은, 웨이퍼상에 성막의 재현성을 개선하기위해, 웨이퍼 W상에 원하는 적층 막을 형성하는 단계에서와 열 반사율과 방사율이 동일하도록 처리 용기내의 조건을 만들려고 의도되었다.
이러한 전처리 단계에서는 우선, 처리실을 사전결정된 진공 레벨로 진공 상태로 만든다. 동시에, 처리 용기의 내부 온도는 500℃ 내지 800℃로 상승된다. 이러한 조건하에서, 웨이퍼 W상에 인으로 도핑한 폴리실리콘막을 형성하기 위해 사용되는 것과 동일한 사전결정된 가스량은, 처리실(20)의 안쪽면상에, 또한 클램프 링(clamp ring)(40)과 유량 조절판(62)과 같은 처리 용기(18)내의 내부 구조물의 표면상에, 인으로 도핑한 프리코팅한 폴리실리콘막을 형성하기 위해, 처리 용기안으로 주입된다. 이 실시예에서, 사전결정된 Ar 가스(캐리어 가스), SiH4가스(반응체 가스) 및 PH3가스(도펀트 가스)의 양은 앞서 언급한 프리코팅한 폴리실리콘막을 형성하기 위해 처리실(18)안으로 주입된다. 말하자면, PH3가스는, 예를 들어, 열 반사율과 같은 영향이 거의 미치지 않는 도판트 가스로서 사용되어, 전처리 단계에서 PH3가스 공급을 생략할 수 있도록 만든다.
프리코팅한 폴리실리콘막의 형성 후에, 처리 용기(18)내에 잔류하는 가스들은, 처리 용기로부터 진공 흡입에 의해 방출된다. 그후, 웨이퍼 W 상에 텅스텐 실리사이드(WSiX)막을 형성하기 위해 사용되는 것과 동일한 사전결정된 가스량은, 인으로 도핑한 프리코팅한 폴리실리콘막 상에 텅스텐 실리사이드막을 만들기 위해, 처리 용기내로 주입된다. 이 실시예에서, 사전결정된 Ar 가스, WF6가스 및SiH2Cl2가스의 양이, 사전에 형성한 프리코팅한 폴리실리콘막상에 앞서 언급한 텅스텐 실리사이드막을 형성하기 위해 처리 용기(18)내로 주입된다. 다른 웨이퍼 W상에 이들 막을 형성하는 재현성을 개선하기 위해서는, 도핑한 폴리실리콘막과 텅스텐 실리사이드막의 각각에 프리코팅한 양이, 웨이퍼 W상에 도핑한 폴리실리콘막과 텅스텐 실리사이드막을 실제로 형성하기 위한 양보다 다소 많은 것이 바람직하다.
이 실시예에서, 실란계 가스는, 웨이퍼상에 형성된 텅스텐 실리사이드막의 표면 상에 실리콘이 증착할 수 있도록, 후처리 단계에서 처리 용기(18)내로 주입된다. 이와 관련하여, 실란계 가스로서 사용된 사전결정된 SiH4가스의 양은, 프리코팅한 텅스텐 실리사이드막의 표면 상에 실리콘이 소량 증착할 수 있도록, 캐리어 가스로서 사용되는 Ar 가스와 함께, 처리실내로 전처리 단계에서 주입된다. 말하자면, 실란계 가스로서 SiH2Cl2를 사용하는 것도 가능하다.
웨치퍼 W가 없는 상태에서 전처리를 수행한 후에, 웨이퍼는 처리실(20)에 적재된다(단계 S2). 더욱 상세하게는, 로드 락 챔버(110)에 격납된 미처리된 반도체 웨이퍼 W는, 처리실(20)내로 게이트 밸브 G를 통해 전송된다. 동시에, 리프터 핀(lifter pin)(28)은 그 리프터 핀(28)쪽으로 웨이퍼 W를 이송할 수 있도록 밀리게 된다. 그후, 웨이퍼 W는 서셉터(26) 상에 배치되고, 이어서 푸시업 로드(push up rod)(32) 아래쪽으로 더 이동한다. 결과적으로, 클램프 링(40)은 웨이퍼 W의 주변부를 누룰수 있게 된다. 따라서, 웨이퍼 W는 서셉터(26)에 고정된다. 말하자면, 앞서 언급한 "미처리된 반도체 웨이퍼 W"라는 것은, 사전에 다른 처리로(process furnace)에서 형성된, 도 9a에 도시한 게이트 산화막(6)을 갖는 웨이퍼를 나타낸다.
이러한 방식으로 웨이퍼가 처리실내에 적재되었을 때에, 게이트 산화막(6)상에 폴리실리콘막을 실제적으로 형성하는 단계(단계 S3)가 수행된다. 제 1 단계에서는, 인이 도핑된 폴리실리콘막이 형성된다. 이 단계에서는, 균일하게 열 에너지를 방사시키기 위해 가열 하우징(48)내에 배치된 가열 램프(50)가 회전하고, 진공 흡입에 의해 처리실(20)이 진공으로 된다. 따라서, 이렇게 방사된 열선은 투과창(46)을 통해 전달되고, 그후, 석영으로 만들어진 지지 부재(30)와 같은 장치의 다른 부재를 통해 투과되어, 서셉터(26)의 뒷면을 조사(irradiate)하게 된다. 전술한 바와 같이, 서셉터(26)는 매우 얇아, 즉, 약 1 내지 5 mm이므로, 그 결과 테이블(26)은 빠르게 가열된다. 자연스럽게, 서셉터(26)위에 배치된 웨이퍼 W도 사전결정된 온도로 빠르게 가열된다.
웨이퍼 W가, 예를 들어, 700℃의 처리 온도에서 가열되었을 경우, SiH4(실란) 가스와 PH3(포스핀) 가스가 샤워 헤드부(72)를 통해 처리실(20)내로 캐리어 가스인 Ar 가스와 함께 주입된다. 이들 실란(silane)과 포스핀(phosphine) 가스는 각각 약 150 sccm과 약 400 sccm의 비율로 공급된다.
사전결정된 화학 반응은, 도 9a에 도시한 바와 같이, 웨이퍼 W위에 형성된 게이트 산화막(6)상에 1개의 전도성 형태의 불순물로서 작용하는, 인(P)이 도핑된폴리실리콘층(10)을 형성하기 위해, 처리실(20)내에 있어서 실란과 포스핀 가스 사이에서 발생한다. 말하자면, As(비소), Sb(안티몬) 및 B(보론)과 같은, 인이 아닌 도판트를 사용하는 것도 가능하다. 사전결정된 두께를 갖는 도핑된 폴리실리콘층(10)을 얻기 위해서는, 앞서 설명한 성막 동작을, 예를 들어, 약 1분동안 수행한다. 또한, 이러한 단계에서 처리 압력은 약 10 Torr이다.
도핑한 폴리실리콘층(10)을 형성한 후에, 텅스텐 실리사이드막이 다음과 같이, 폴리실리콘층(10)상에 형성된다. 제 1 단계에서, PH3가스와 SiH4가스의 공급은 중단한다. 이러한 조건하에, Ar 가스가 처리실(20)을 통해 흐를 수 있어, 처리실(20)내로부터 포스핀 가스를 퍼지(purge)할 수 있다. 동시에, 가열 램프(50)에 공급된 전력은 웨이퍼 W의 온도를, 텅스텐 실리사이드의 처리 온도, 예를 들어, 약 600℃로 약간 낮추기 위해 제어된다. 아르곤 가스에 의한 퍼지는 수분동안 수행한다. 이러한 경우에, 텅스텐 실리사이드의 처리 온도를 폴리실리콘의 처리 온도와 동일한 값으로 설정하는 것이 가능하다.
처리 온도에 도달하였을 때, SiH2Cl2가스와 WF6가스의 반응 가스는, 폴리실리콘막 위에 텅스텐 실리사이드막을 형성하기 위해 캐리어 가스인 Ar 가스와 함께 처리실(20)내로 공급된다. 이들 SiH2Cl2가스와 WF6가스의 유량은 각각 약 200 sccm과 약 10 sccm 정도일 것이다. SiH2Cl2가스를 대신하여 SiH4가스 등을 사용하는 것이 가능하다. 또한, 캐리어 가스로서 사용하는 아르곤 가스를 대신하여 N2가스 또는 He 가스를 사용할 수 있다.
사전결정된 화학 반응은, 도 9a에 도시한 텅스텐 실리사이드층(12)을 형성하기 위해, 처리실(20)내에 있어서 반응 가스 사이에서 발생한다. 사전결정된 두께를 갖는 텅스텐 실리사이드층을 얻기 위해, 성막 반응은, 예를 들어, 약 2분동안 수행된다. 이 단계에서의 처리 압력은 약 1 Torr이다.
폴리실리콘층 또는 인으로 도핑한 막(10)을 형성하기 위한 성막 반응은 반응 속도 제한 반응이라는 것에 주목해야 한다. 한편, 텅스텐 실리사이드층 또는 막(12)을 형성하기 위한 성막 반응은 반응체 공급 속도 제한 반응이다. 그러나, 본 발명의 장치에서는, 샤워 헤드부(72)내에 배치되는 균일 분산판(86)을 통해 형성된 분산 구멍(88)의 지름과, 분산 구멍(88)의 분포 밀도가 적절하게 설정되므로, 반응 속도 제한 반응과 반응체 공급 속도 제한 반응의 각각에 대해, 처리실(20)의 전체 영역에 걸쳐 균일하게 처리실내로 반응 가스와 캐리어 가스를 공급하는 것이 가능하게 된다. 따라서, 이들 폴리실리콘층(10)과 텅스텐 실리사이드층(12)은 각각 전체 영역에 걸쳐 균일한 두께로 형성할 수 있다.
텅스텐 실리사이드층(12)을 형성한 후에, 후처리는 서셉터(26)위에 배치되어 잔류하는 웨이퍼 w를 갖고 수행한다(단계 S4). 제 1 단계에서, 처리 용기(18)의 내부 대기압은, 진공 흡입에 의해 진공 상태로 된다. 이러한 조건하에서, 실란계 가스, 예를 들어, SiH4가스가 짧은 시간, 예를 들어, 약 60초동안 처리실(20)내로 공급되며, 텅스텐 실리사이드층(12)을 형성하는 단계에서 온도를, 예를 들어, 600내지 700℃로 실질적으로 유지하여 텅스텐 실리사이드층의 표면상에 실리콘을 약간 증착한다. 실리콘 증착량은 텅스텐 실리사이드층(12)상에 실리콘 박막을 형성하도록 제어하거나, 또는 실리콘 플레이크(silicon flake)가 연속적인 실리콘막을 형성하지 않는 텅스텐 실리사이드층에 단지 약간 부착하도록 제어된다. 증착된 실리콘은, 이후에 설명하는 바와 같이, 텅스텐 실리사이드층내의 응력을 완화하여 폴리실리콘층(10)과 텅스텐 실리사이드층(12) 사이의 결합 강도를 개선할 수 있다. 또한, 증착된 실리콘에 의해, 차후의 열처리 단계에서 텅스텐 실리사이드층(12)으로 산소가 침범하는 것을 방지할 수 있다.
앞서 설명한 후처리의 완료후에는, 처리 용기(18) 내부에 잔류하는 가스를 아르곤 가스로 퍼지하는 동안에, 웨이퍼 전송에 적당한 온도, 예를 들어, 약 300℃로 웨이퍼 온도를 낮추기 위해 가열 램프(50)를 끈다. 그후, 게이트 밸브 G는 처리된 웨이퍼 W를 처리 용기(18) 밖으로 언로딩하기 위해 개방되고(단계 S5), 이어서, 앞서 설명한 바와 같이, 미처리된 웨이퍼를 처리실내로 적재한다(단계 S6에서 "아니오"). 이러한 경우에, 성막 단계 S3과 후처리 단계 S4는, 앞서 설명한 바와 같이, 새로운 미처리된 웨이퍼에 대해 계속적으로 적용된다. 연속적인 처리 공정은, 예를 들어, 25개의 웨이퍼로 구성된 1로트(lot)에 적용된다.
사전결정된 웨이퍼의 수, 예를 들어, 25개의 웨이퍼를 언로딩한 후에(단계 S6에서 "예"), 처리 용기는, 처리실의 내부벽과 처리 용기(18)내의 내부 구조의 표면에 소량으로 잔류하는 막을 제거하기 위해, 세정 가스로 처리된다(단계 S7). 더욱 상세하게는, 세정 가스로서 사용된 ClF3가스가, 처리 용기내로 주입된다. 이러한 조건하에서, 처리실에 대해 수분동안 세정 처리를 수행하기 위해, 예를 들어, 약 200℃로 처리실을 가열한다. 결과적으로, 처리실의 내부벽에 붙어 있던 원하지 않는 막이 제거되어, 앞서 언급한, 부착된 막을 벗김으로 인해 발생하는 입자(particle)의 생성과 같은 문제점을 억제하는 것이 가능하게 된다. 세정 처리는 처리실 등의 내부벽에 부착된 막의 양(amount)의 관점에서 수행된다. 예를 들어, 앞서 설명한 일련의 처리가 1개의 웨이퍼에 실행될 때마다, 세정 처리가 실행된다. 간단히 말하면, 스루풋(through-put)과 입자 발생량의 관점에서는, 일련의 처리를 실행하는 횟수를 결정하는 것으로 충분하다. 불소를 포함한 가스는 폴리실리콘과 텅스텐 실리사이드의 각각을 효과적으로 제거할 수 있다는 것을 주목해야 한다. 그러므로, 세정 가스로서, 예를 들어, ClF3계 가스를 사용하는 것이 바람직하지만, 본 발명에서 사용하는 세정 가스가 ClF3가스에 한정될 필요는 없다.
세정 단계의 완료 후에는, 세정 처리후의 후처리가 수행된다(단계 S8). 이 단계에서는, 실란계 가스가 처리실내로 공급되어, 세정 단계에 사용되는 할로겐 가스의 배출을 촉진하여 차후의 전처리 단계에 형성될 프리코팅막의 접착성을 개선한다.
더욱 상세하게는, 세정 가스의 배출후에, 처리실내의 온도는, 예를 들어, 약 600℃로 상승한다. 이러한 조건하에, 사전결정된 유량으로 SiH4가스를 처리실내로 흐르도록 하면서 약 1 분 동안 열처리를 수행한다. 결과적으로, 처리실의 내부벽과 내부 구조의 표면에 부착된 할로겐 가스는, 실란 가스에 의해 감소한다. 따라서, 할로겐 가스의 배출이 촉진된다. 실란(SiH4) 가스를 대신해 SiH2Cl2가스를 사용할 수도 있다.
본 발명의 방법에서는, 한번의 처리 사이클이, 앞서 설명한 단계 S1 내지 S8로 구성된다.
상기한 바와 같이, 본 발명의 방법은 동일한 처리실내에 인으로 도핑한 폴리실리콘층(10)의 형성 직후에, 텅스텐 실리사이드층(12)이 형성되는 것을 특징으로 한다. 바꾸어 말하면, 웨이퍼 W는 폴리실리콘막의 형성후에 처리실 밖으로 꺼낼 필요가 없다. 당연히, 폴리실리콘층(10)의 표면에 자연 산화막(native oxide film)을 형성하는 것은 사실상 불가능하다. 따라서, 게이트 전극의 저항을 낮출 수 있다. 또한, 전기적인 특성도 괄목할 만하게 개선할 수 있다.
본 발명에서, 프리코팅한 적층 막은, 웨이퍼 W상에 폴리실리콘층(10)과 텅스텐 실리사이드층(12)를 형성하기 전에, 처리실의 내부벽과 내부 구조의 표면에 형성된다는 것을 또한 주목해야 한다. 이들 프리코팅막은 웨이퍼 W상에 형성된 층들(10, 12)과 동일한 재료로 형성되는 것을 주목하는 것이 중요하다. 또한, 후처리에 사용하는 가스의 막은, 프리코팅막에 포함된다. 따라서, 처리실은, 웨이퍼 W상에 형성한 층들(10, 12)의 높은 재현성을 유지하기 위해 열적으로 안정하다.
또한, 후처리는, 텅스텐 실리사이드층(12)의 표면에 연속 또는 불연속적인 실리콘 박막이 증착되도록, 층들(10, 12)을 형성한 후에 웨이퍼에 적용된다. 결과적으로, 텅스텐 실리사이드층(12)내의 응력이 완화한다. 또한, 차후의 열처리 단계에서 이 층(12)에 산소가 침범하는 것도 막을 수 있다.
전처리 단계에 형성된 프리코팅막은 현저한 효과를 나타낸다. 상세하게는, 도 4는 각 웨이퍼에 포함된 게이트 전극의 시트 저항(sheet resistance)의 변화를 나타내는 그래프로서, 각각이 25개의 웨이퍼로 구성된 제 1 및 제 2 로트(lot)내의 반도체 웨이퍼의 각각의 표면에 막이 형성되는 경우를 포함하고 있다. 이번 실험에서, 프리코팅막들은, 각각의 제 1 로트 및 제 2 로트 직전의 전처리에서 형성되었다. 도 4에 도시한 바와 같이, 시트 저항의 최대값과 최소값 사이의 차는 약 5 Ω/□임을 알 수 있었다. 바꾸어 말하면, 웨이퍼간의 시트 저항의 편차는, 약 3%로서, 재현성이 매우 양호하다는 것이 판명되었다.
상기한 바와 같이, 후처리 단계는, 층(12)의 표면에 연속 또는 불연속적인 실리콘 박막을 증착하기 위해, 폴리실리콘층(10)과 텅스텐 실리사이드층(12)을 형성하는 단계 직후에 수행한다. 실리콘 증착은, 도 5에 도시한 바와 같이, 현저한 효과를 나타낸다. 되풀이해서 말하면, 도 5는 성막으로의 산소 확산의 정도를 그래프로 도시한 것으로서, 텅스텐 실리사이드층(12)의 상부면에, 실리콘이 부착하거나, 부착하지 않는 경우를 포함하고 있다. 도 5의 그래프에서, 세로축은 산소량을 나타내고, 가로축은 게이트 전극의 상부면으로부터 웨이퍼쪽으로의 깊이를 간접적으로 나타낸다. 이번 실험에서, 산소 침범은 웨이퍼를 약 90℃로 가열함으로써 수행되었다.
도 5의 그래프로부터 명백한 바와 같이, 텅스텐 실리사이드층(12)의 표면에후처리에 의해 실리콘을 증착시킨 경우(점선으로 도시)에는, 실선으로 도시된 비증착(non-deposition)시와 비교해, 텅스텐 실리사이드(WSiX)층에 있어서의 산소량이 감소된다. 바꾸어 말하면, 산소 확산은 실리콘 증착에 의해 억제된다.
도 6은 텅스텐 실리사이드층내에 잔류하는 응력 완화의 관점에서 후처리 단계에 의해 나타나는 다른 결과를 그래프로 도시한다. 도 6의 그래프에서, 세로좌표에는 응력이 도시되고, 가로좌표에는 처리실내로의 실란 가스의 공급 시간과 처리실내로의 다이클로로실란(SiH2Cl2)의 공급 시간이 도시된다. 이러한 후처리 단계에서, 실란 가스의 유량은 SiH4/Ar = 500/400 sccm으로 설정하고, 다이클로로실란 가스의 유량은 SiH2Cl2/Ar = 150/350 sccm으로 설정하고, 처리 압력은 0.7 Torr로 설정하였다.
도 6의 그래프로부터 명백한 바와 같이, 막내의 응력은 후처리가 수행되지 않는 경우에, 1.30×1010dyn/cm2(0초의 후처리 시간) 정도로 높다. 그러나, 응력은 각 후처리에 있어서 실란 가스와 다이클로로실란 가스로 후처리하는 것에 의해 충분하게 낮아진다. 따라서, 폴리실리콘층(10)과 텅스텐 실리사이드층(12) 사이의 결합 강도는 후처리에 의해 증가될 수 있다. 실란 가스나 또는 다이클로로실란중의 하나를 후처리에서 사용하는 경우에 만족스러운 결과가 나타날 수 있다는 것을 주목해야 한다.
상기한 바와 같이, 다른 후처리, 즉, 실란계 가스에 의한 처리는, 처리실의내부벽과 처리 용기(18)의 내부 구조의 표면에 부착된 할로겐 원소를 제거하기 위해, 세정 단계후에 수행된다. 도 7은 텅스텐 실리사이드(WSiX)막의 표면에 할로겐 원소(염소)의 잔류량의 관점에서, 실란계 가스에 의한 이 제 2 후처리에 의해 나타나는 결과를 도시한 그래프이다. 이번 실험에서, 실란(SiH4)은 실란계 가스로서 사용된다. 도 7에서, 곡선 A는 실란계 가스로 특정한 후처리를 수행하지 않은 경우를 도시하고, 곡선 B는 세정 단계후의 상기 다른 후처리를 수행한 경우를 도시한다. 도 7로부터 명백한 바와 같이, 실란 가스에 의한 후처리는 잔류하는 할로겐량을 억제하는데 효과적이어서, 텅스텐 실리사이드층상에 있어서의 할로겐 원소에 의해 주어지는 악영향을 억제할 수 있다.
실란계 가스에 의한 특정한 후처리는 부가적인 효과를 나타낸다. 상세하게는, 도 8에 도시하는 바와 같이, 전처리에 있어서, 처리실(20)의 내부벽과 처리 용기(18)의 내부 구조의 표면상에, 프리코팅막을 용이하게 형성할 수 있다. 도 8의 그래프에서, 프리코팅막을 사전결정된 두께에 도달하도록 하는데 걸리는 시간은, 세로좌표에 도시한다. 도 8의 그래프에서, 막대 P와 Q는 실란 가스에 의한 후처리를 실시하지 않는 경우를 포함하고, 각각은 반응 가스 공급 속도 제한 반응과 반응 속도 제한 반응에 관한 것이다. 한편, 막대 R은 실란 가스에 의해 후처리를 실시한 경우를 포함한다. 도 8로부터 명백한 바와 같이, 실란 가스에 의한 후처리는, 반응 가스 공급 속도 제한 반응과 반응 속도 제한 반응의 각각에 있어서 사전결정된 두께의 프리코팅막을 형성하기 위해 필요한 시간을 짧게 하는데 효과적이므로,처리 시간 전체를 단축할 수 있다. 전처리에서의 실란 가스에 의한 퍼지로 인해, 막이 형성되지 않는 동안의 정온방치(incubation) 시간을 짧게 할 수 있어, 프리코팅 시간을 단축할 수 있다.
상기한 바와 같이, 본 발명의 장치에 포함된 샤워 헤드부(72)는, 2층 구조로 되어 있다. 이 특정한 구조는 표 1에 도시한 바와 같이, 연속적인 성막을 위해 효과적이다. 이번 실험에서, 상단 분산판(82)과 균일 분산판(82)의 각각에서의 분산 구멍의 지름과 갯수는, 텅스텐 실리사이드막의 형성시의 차이점을 조사하기 위해 다양한 방식으로 변화시켜 가면서 시도했다.
약 316 mm의 지름을 갖는 이번 실험에 사용된 가스 분출벽(78)은, 가스 분출 구멍(80)의 지름과 구멍(80)의 분포 밀도에 있어서, 통상적인 가스 분출벽과 유사하다. 예를 들어, 구멍(80)의 지름은 1 mm이고, 4397개의 구멍은 230 mm의 지름을 갖는 원형 영역내에 배치된다(즉, 약 10 holes/cm2). 또한, 분산판의 지름은 약 260 mm로 설정한다. 처리실(20)의 전체 영역에 걸쳐 균일하게 가스를 공급하기 위해, 상단 분산판(82) 밑에 배치된 균일 분산판(86)의 구조가 매우 중요하다는 것을 주목해야 한다. 그러므로, 균일 분산판(86)의 구조는, 이번 실험에서 다양한 방식으로 변화시켰다.
표 1에 도시한 바와 같이, 비교예 1 및 2에 있어서 상단 분산판에 형성한 구멍의 지름은, 각각 13 mm 및 3 mm로 상당히 크다. 더욱이, 많은 수의 구멍, 즉, 8개의 구멍이 비교예 1 및 2의 각각에 있어서, 상단 분산판에 형성된다. 이들 경우의 각각에 있어서, 반응체 공급 속도 제한 반응에 의해 형성된 텅스텐 실리사이드층은, 웨이퍼의 에지 부분에만 형성된다.
비교예 3에서는 균일 분산판(86)을 통해 형성된 구멍의 지름과 수를 비교예 1 및 2와 동일하게 설정한다. 그러나, 비교예 3에서는, 상단 분산판(82)을 통해 형성된 구멍의 지름이, 약 1.5 mm로 작다. 또한, 오직 1개의 구멍만이 상단 분산판(82)을 통해 형성된다. 텅스텐 실리사이드층은 비교예 3에서 중앙 부분을 포함한 웨이퍼의 전체 영역에 걸쳐서 확실하게 형성된다. 그러나, 중앙 부분에서의 텅스텐 실리사이드층은 에지 부분에서보다 더욱 얇은 것을 발견했다.
한편, 비교예 3에서 사용된 것과 동일한 상단 분산판(82)이, 본 발명의 실시예 1 및 2의 각각에서 사용된다. 그러나, 실시예 1에서, 균일 분산판(86)을 통해 형성된 구멍의 지름은, 0.65 mm로 설정된다. 또한, 188개의 구멍은 균일 분산판(86)을 통해 형성된다(약 0.3 hole/cm2). 또한 실시예 2에서, 균일 분산판(86)을 통해 형성된 구멍(88)의 지름은, 0.5 mm로 설정된다. 또한, 722개의구멍은 균일 분산판(86)을 통해 형성된다(약 1.4 hole/cm2). 표 1에 도시한 바와 같이, 웨이퍼 전체 영역에 걸친 텅스텐 실리사이드층의 두께의 균일성은, 실시예 1 및 2의 각각에서 단지 약 2%인 것이 판명되었으므로, 본 발명에서 한정된 바와 같은 균일 분산판을 통해 형성된 분산 구멍(88)의 지름과 수를 적당하게 결정하는 것은 매우 중요하다는 것이 입증된다.
상기한 실시예에서, 반도체 웨이퍼는 처리하기 위한 대상으로서 사용된다. 그러나, 유리 기판과 LCD 기판과 같은 다른 대상들의 처리를 위해, 본 발명의 기술적인 고안을 채용하는 것도 가능하다.
또한, 상기한 실시예에서, 제 1 프리코팅막, 즉, 인으로 도핑한 폴리실리콘막을 형성하기 위한 전처리에 있어서, 처리실내로 공급하는 제 1 가스 조성물은, 웨이퍼상에 제 1 층, 즉, 인으로 도핑한 폴리실리콘층(10)을 형성하기 위해 처리실내로 공급하는 제 1 가스 조성물과 동일하다. 그러나, 웨이퍼상에 프리코팅막과 폴리실리콘층(10)을 형성하기 위해 동일한 조성물의 가스를 반드시 사용할 필요는 없다. 예를 들어, 본 명세서에서 이미 설명한 바와 같이, 제 1 프리코팅막을 형성하기 위해 PH3가스의 사용을 생략할 수 있다. 이러한 경우에, 전처리에서 형성된 프리코팅막(폴리실리콘막)에는 인이 도핑되지 않지만, 차후의 단계에서 웨이퍼 W상에 형성된 폴리실리콘층(10)에는 인이 도핑된다. 따라서, 엄밀하게 말하면, 전처리에서 형성된 제 1 프리코팅막과 웨이퍼 W상에 형성된 폴리실리콘층(10)은 서로 정확하게 동일하지는 않다. 그러나, 이들 프리코팅막과 폴리실리콘층이, 주로 동일한 조성물로 구성되어 있다는 것을 이해하는 것이 실제적으로 타당하다.
한편, 제 2 프리코팅막, 즉, 텅스텐 실리사이드막을 형성하기 위해 전처리에서 사용되는 제 2 가스 조성물은, 텅스텐 실리사이드층(12)을 형성하기 위해 사용되는 제 2 가스 조성물과 상이할 수 있다. 예를 들어, 제 2 프리코팅막을 형성하기 위해 SiH2Cl2가스를 사용하고, 웨이퍼상에 텅스텐 실리사이드층(12)을 형성하기 위해 SiH4가스를 사용하는 것이 가능하다. 물론, 제 2 프리코팅막과 웨이퍼상에 형성된 텅스텐 실리사이드층(12)의 조성물이 서로 사실상 동일한 한, 불순물의 존재 또는 부재, 및 종류의 측면에서 볼 때, 이와 같은 작은 차이점은 수용가능하다.
상기한 실시예에서, 게이트 전극은 폴리실리콘층과 폴리실리콘상에 형성된 텅스텐 실리사이드층의 2층 구조이다. 그러나, 게이트 전극의 구조는 상기에서 언급한 것에 한정되지 않는다. 물론, 게이트 전극은 2층 구조의 게이트 전극 대신에 3개 이상의 층으로 구성될 수도 있다.
상기한 바와 같이, 본 발명의 성막 방법과 장치는 두드러진 결과를 나타낸다. 재차 말하면, 본 발명의 방법은, 처리실내에서 웨이퍼상에 복수의 막을 연속적으로 형성하는데 있어서, 사전에 가스 조성물을 처리실 내로 긍급하여 처리실의 내부면과 처리 용기의 내부 구조물의 표면에 복수의 프리코팅막을 형성하므로, 처리실의 내부면과 처리 용기의 내부 구조의 표면상에서의 열 반사율, 열 방사율 등을 안정화시킬 수 있다는 특징이 있다. 결과적으로, 폴리실리콘층과 텅스텐 실리사이드층으로 구성된 적층 구조는 높은 재현성을 가지면서 웨이퍼상에 연속적으로형성될 수 있다.
또한, 웨이퍼상에 상기한 적층 구조를 형성하는 연속적인 성막 동작 후에, 실란계 가스가 처리 용기를 통해 유입되도록 후처리를 수행한다. 결과적으로, 적층 구조의 상부층에 잔류하는 응력은 적층 구조의 상부층과 하부층 사이의 결합 강도를 개선하기 위해 완화될 수 있다. 또한, 후속의 열처리 단계에서 적층 구조의 상부층내로 산소 확산을 억제하는 데에 특정한 후처리가 효과적이다.
또한 주목해야 할 점은, 웨이퍼상에서 상기한 적층 구조를 형성하는 연속적인 성막 동작 이후에, 처리실은 할로겐 가스, 예를 들어 플루오르를 함유하는 가스에 의해 퍼지되고, 이어서 실란계 가스가 처리실을 통해 흐르게 된다는 점이다. 따라서, 처리 용기내에 잔류하는 할로겐 가스는 처리실 외부로 효과적으로 방출될 수 있다. 또한, 상기한 실란계 가스에 의한 처리는, 새로운 웨이퍼상에서 막을 형성하기 위해 후속 동작에 있어서의 전처리 동안 프리코팅막의 형성을 촉진하는데 있어서 효과적이다.
또한, 본 발명의 성막 장치에서, 균일 분산판은 장치의 샤워 헤드부내에 배치된다. 주목해야 할 점은 작은 지름을 갖는 다수의 분산 구멍이 균일 분산판을 통해 높은 분산 밀도로 형성되어, 반응체 가스 공급 속도 제한 반응 및 반응 속도 제한 반응의 각각에 있어서의 막을 형성하기 위해 처리실의 전체 영역에 걸쳐 가스를 균일하게 공급하는 것이 가능해진다는 점이다. 따라서, 다수의 다양한 종류의 막이 동일한 처리실내에서 연속적으로 형성될 수 있어, 웨이퍼 등의 전체 영역에 걸쳐 형성된 막의 두께가 균일하게 된다.
당 분야에서 통상의 지식을 가진 자라면 부가적인 장점 및 수정이 용이하게 이루어질 것이다. 따라서, 본 발명은 그 폭넓은 관점에서 본 명세서에 도시되고 기술된 특정한 세부사항 및 대표적인 실시예로 제한되지 않는다. 따라서, 첨부되는 청구 범위 및 그 동등어구에 의해 한정되는 바와 같은 본 발명의 일반적인 개념의 정신이나 범위로부터 벗어나지 않고 다양한 수정이 이루어질 수 있다.
본 발명에 의하면, 성막의 재현성이 우수한 막을 형성하여, 성막내에 잔류하는 응력을 완화하고 또한 성막중에 산소가 막으로 확산되지 못하도록 방지할 수 있고, 또한, 반응 속도 제한 형태의 반응 및 반응체 공급 속도 제한 형태의 반응의 각각을 해결할 수 있는 막을 형성할 수 있다는 효과가 있다.

Claims (15)

  1. 처리 용기의 처리실에, 제 1 계(系)의 성막용 가스를 공급하고, 또, 처리실을 가열하여 처리실에 노출된 처리 용기의 표면에 제 1 조성으로 이루어지는 막을 형성하고, 이어서 동 처리 용기의 처리실에, 제 2 계의 성막용 가스를 공급하여 상기 제 1 조성의 막의 위에, 제 2 조성으로 이루어지는 막을 형성하는 전처리 공정과,
    전처리 공정에 이어서 피처리체를 처리실에 반입하여 배치시키는 반입 공정과,
    처리실에, 제 1 계의 성막용 가스를 공급하고, 또 처리실을 가열하여 피처리체의 위에 상기 제 1 조성으로 이루어지는 막을 형성하고, 이어서 처리실에, 제 2 계의 성막용 가스를 공급하여 상기 피처리체의 위의 제 1 조성의 막의 위에, 제 2 조성으로 이루어지는 막을 형성하는 성막 공정과,
    이 성막 공정에 이어서 실란계 가스를 처리실에 공급하여 상기 피처리체의 위의 제 1 조성의 막의 위에 형성된 제 2 조성의 막의 표면에 실리콘을 부착시키는 후처리 공정과,
    상기 막이 형성된 피처리체를 처리 용기로부터 꺼내는 반출공정을 구비한 성막 방법.
  2. 제 1 항에 있어서,
    상기 전처리 공정에서 공급하는 제 1 계의 성막용 가스와 상기 성막 공정에서 공급하는 제 1 계의 성막용 가스는 동일하고, 또, 상기 전처리 공정에서 공급하는 제 2 계의 성막용 가스와 상기 성막 공정에서 공급하는 제 2 계의 성막용 가스는 동일한 성막 방법.
  3. 제 2 항에 있어서,
    상기 제 1 조성으로 이루어지는 막은, 불순물이 도핑된 다결정 실리콘층이고, 상기 제 2 조성으로 이루어지는 막은, 텅스텐 실리사이드층인 성막 방법.
  4. 제 1 항에 있어서,
    상기 반출 공정에 이어서, 전처리 공정부터 반출공정까지를 순차적으로 적어도 하나의 다른 피처리체에 대하여 행하는 부가 처리 공정과,
    이 부가 처리 공정의 후에, 상기 피처리실에 할로겐계의 세정 가스를 공급함과 동시에 열처리해서 세정 처리를 행하는 세정 공정과,
    이 클리닝 공정에 이어서 상기 처리실에 실란계 가스를 공급함과 동시에 열처리를 행하는 클리닝 후처리 공정을 더 구비하는 성막 방법.
  5. (a) 처리실에, 제 1 계의 성막용 가스를 공급하고, 또 처리실을 가열하여 처리실에 노출된 처리 용기의 표면에 제 1 조성으로 이루어지는 막을 형성하고, 이어서 처리실에, 제 2 계의 성막용 가스를 공급하여 상기 제 1 조성의 막 위에, 제 1 조성과는 상이한 제 2 조성으로 이루어지는 막을 형성하는 전처리 공정과,
    (b) 전처리 공정에 이어서 피처리체를 처리실에 반입하여 배치시키는 반입공정과,
    (c) 처리실에, 제 1 계의 성막용 가스를 공급하고, 또 처리실을 가열하여 피처리체 위에 상기 제 1 조성으로 이루어지는 막을 형성하고, 이어서 처리실에, 제 2 계의 성막용 가스를 공급하여 상기 피처리체 위의 제 1 조성의 막 위에, 제 2 조성으로 이루어지는 막을 형성하는 성막 공정과,
    (d) 처리실에 실란계 가스를 공급하여 상기 피처리체 위의 제 1 조성의 막 위에 형성된 제 2 조성으로 이루어지는 막 위에 실리콘을 부착시키는 공정과.
    (e) 상기 제 1 조성의 막과 제 2 조성의 막이 형성된 피처리체를 처리 용기로부터 꺼내는 반출 공정과,
    (f) 상기 처리실에서 상기 (a) 공정부터 (e) 공정까지의 처리를 복수의 피처리체에 대하여 처리하는 공정과,
    (g) 상기 (e)의 처리 공정의 후에, 상기 처리실에 할로겐계 세정 가스를 공급함과 동시에 가열하여 세정 처리를 행하는 세정 공정과,
    (h) 이 세정 공정에 이어서 상기 처리실에 실란계 가스를 공급함과 동시에가열을 행하는 세정 후처리 공정을 구비하는 성막 방법.
  6. 피처리체를 수용하는 처리실을 구비한 처리 용기와,
    내부에 가스실이 규정된 샤워 헤드부로서, 이 샤워 헤드부는, 처리실에 피처리체와 대면하도록 노출되고, 가스실과 처리실을 연통(連通)하는 다수의 가수 분출 구멍을 구비한 가스 분사벽과, 가스실에, 이것을 통해서 반응 속도 제한 반응(a reaction rate-limiting reaction)을 위해 사용된 성막용 가스와 반응체 가스 공급 속도 제한 반응(a reactant gas supply rate-limiting reaction)을 위해 사용된 성막용 가스가 개별적으로 공급되는 가스 도입구를 가지는 샤워 헤드부와,
    상기 분사벽과 가스 도입구의 사이에, 분사벽 및 가스 도입구와 소정 간격을 가지면서 복수의 분산 구멍을 형성하며, 상기 복수의 분산 구멍의 직경과 분포밀도는, 반응 속도 제한 반응을 위해 사용된 성막용 가스와 반응체 가스 공급 속도 제한 반응을 위해 사용된 성막용 가스를 처리실내에 균일한 흐름이 가능하게 되도록 설정되는 균일 분산판을 구비하는 성막 장치.
  7. 제 6 항에 있어서,
    상기 분산 구멍의 직경은, 0.7mm 이하이고, 또한 상기 분산 구멍의 분포 밀도는, 0.3 개/cm2이상인 성막 장치.
  8. 제 7 항에 있어서,
    상기 분산 구멍의 직경은, 약 0.1 ~ 0.7mm이고, 또한 분포 밀도는 0.3 개/cm2~ 1.0 개/cm2인 성막 장치.
  9. 제 8 항에 있어서,
    상기 가스실 내에, 균일 분산판과 가스 도입구 사이에, 균일 분산판과 소정 간격을 가지며 대면하도록 설치된 하나 내지는 수 개의 가스 유출 구멍을 가지는 상단 분산판을 더 구비하는 성막 장치.
  10. (a) 처리실에, 제 1 계의 성막용 가스를 공급하고, 또 처리실을 가열하여 처리실의 내면에 인이 도핑된 다결정 실리콘으로 실질적으로 이루어지는 제 1 프리 코팅막을 형성하고, 이어서 상기 처리실에, 제 2 계의 성막용 가스를 공급하여 상기 제 1 프리 코팅막 위에, 텅스텐 실리사이드로 실질적으로 이루어지는 제 2 프리 코팅막을 형성하는 전처리에서 프리 코팅막을 형성하는 공정과,
    (b) 피처리체를 상기 처리실에 반입하여 배치시키는 반입 공정과,
    (c) 상기 처리실에, 제 1 계의 성막용 가스를 공급하고, 또 처리실을 가열하여 피처리체 위에 인이 도핑된 다결정 실리콘으로 실질적으로 이루어지는 제 1 층을 형성하고, 이어서 처리실에, 제 2 계의 성막용 가스를 공급하여 상기 제 1 층의 위에, 텅스텐 실리사이드로 실질적으로 이루어지는 제 2 층을 형성하는 공정과,
    (d) 실란계 가스를 처리실에 공급하여 상기 제 1 층의 위에 적층된 제 2 층의 위에 실리콘을 부착시키는 공정과,
    (e) 제 1 층과 그 위에 형성된 제 2 층으로 이루어지는 라미네이트 구조를 각각이 가지는 복수의 피처리체를 얻도록, 상기 공정 (a) 내지 (d)를 소정 회수 반복하는 공정과,
    (f) 상기 공정 (e)의 후에, 상기 처리실에 할로겐계 세정 가스를 공급함과 동시에 가열하여 처리실을 세정하는 공정과,
    (g) 상기 처리실에 실란계 가스를 공급함과 동시에 가열을 행하여 처리실에 잔존해 있는 할로겐 원소를 제거하는 공정을 구비하는 성막 방법.
  11. (a) 처리실 내에 기판을 배치하는 공정과,
    (b) 처리실 안에 실리콘을 포함하는 가스를 공급하여, 상기 기판 위에 다결정 실리콘으로 실질적으로 이루어지는 제 1 층을 형성하는 공정과,
    (c) 상기 처리실 안에 텅스텐과 실리콘을 포함하는 가스를 공급하여, 상기제 1 층위에 텅스텐 실리사이드로 실질적으로 이루어지는 제 2 층을 형성하는 공정과,
    (d) 상기 처리실 안에 실리콘을 포함하는 가스를 공급하여, 상기 제 2 층위에 직접 실리콘층을 형성하는 공정을 구비하는 성막 방법.
  12. 제 1 항 또는 제 5 항에 있어서,
    제 1 계의 성막용 가스는, Si를 포함하는 가스이고, 제 2 계의 성막용 가스는, W 및 Si를 포함하는 가스인 성막 방법.
  13. 제 12 항에 있어서,
    제 1 계의 성막용 가스는 Ⅲ 내지는 Ⅴ족의 수소화물 가스를 포함하는 성막 방법.
  14. 제 13 항에 있어서,
    상기 수소화물 가스는, PH3인 성막 방법.
  15. 제 12 항에 있어서,
    상기 Si를 포함하는 가스는, SiH4와 SiH2Cl2중 적어도 하나이고, 또, 상기 W를 포함하는 가스는 WF6으로 이루어지는 성막 방법.
KR10-1998-0007161A 1997-03-04 1998-03-04 성막방법및그장치 KR100373790B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP06545397A JP3341619B2 (ja) 1997-03-04 1997-03-04 成膜装置
JP97-065453 1997-03-04

Publications (2)

Publication Number Publication Date
KR19980079901A KR19980079901A (ko) 1998-11-25
KR100373790B1 true KR100373790B1 (ko) 2003-04-21

Family

ID=13287588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0007161A KR100373790B1 (ko) 1997-03-04 1998-03-04 성막방법및그장치

Country Status (6)

Country Link
US (2) US6022586A (ko)
EP (1) EP0863227B1 (ko)
JP (1) JP3341619B2 (ko)
KR (1) KR100373790B1 (ko)
DE (1) DE69806281T2 (ko)
TW (1) TW419790B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735520B1 (ko) 2005-09-23 2007-07-04 삼성전자주식회사 텅스텐 실리사이드막 형성 방법 및 이를 이용한 반도체소자의 제조 방법
KR101300586B1 (ko) 2009-02-20 2013-08-27 도쿄엘렉트론가부시키가이샤 실리콘 성막 장치 및 그 사용 방법
KR20160053754A (ko) * 2014-11-05 2016-05-13 (주)에스아이 화학기상증착용 가스분사노즐
KR20180005748A (ko) * 2015-06-05 2018-01-16 어플라이드 머티어리얼스, 인코포레이티드 기판 온도 불균일성을 감소시키기 위한 개선된 장치

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127269A (en) * 1996-11-12 2000-10-03 Taiwan Semiconductor Manufacturing Company Method for enhancing sheet resistance uniformity of chemical vapor deposited (CVD) tungsten silicide layers
US6316052B1 (en) * 1998-08-19 2001-11-13 Anelva Corporation Method for the surface treatment of vacuum materials and surface treated vacuum
KR100273767B1 (ko) * 1998-10-28 2001-01-15 윤종용 반도체소자의 텅스텐막 제조방법 및 그에 따라 제조되는 반도체소자
JP2000294775A (ja) * 1999-04-07 2000-10-20 Sony Corp 半導体装置の製造方法
US6181727B1 (en) * 1999-04-19 2001-01-30 General Electric Company Coating for reducing operating temperatures of chamber components of a coating apparatus
JP2002544394A (ja) * 1999-05-19 2002-12-24 アプライド マテリアルズ インコーポレイテッド 堆積プロセスにおけるＳｉＨ４ソークとパージの利用
US6817381B2 (en) * 1999-08-24 2004-11-16 Tokyo Electron Limited Gas processing apparatus, gas processing method and integrated valve unit for gas processing apparatus
DE19945299A1 (de) * 1999-09-22 2001-03-29 Gfe Met & Mat Gmbh Plasmabeschichtungsverfahren und dreidimensionales Kunststoffsubstrat mit einer metallhaltigen Beschichtung auf der Kunststoffoberfläche
JP2001196326A (ja) 2000-01-11 2001-07-19 Tokyo Electron Ltd タングステンシリサイド膜の成膜方法及びゲート電極／配線の作製方法
DE60133159T2 (de) * 2000-01-12 2009-03-19 Tokyo Electron Ltd. Vakuumbehandlungsanlage
JP4505915B2 (ja) * 2000-01-13 2010-07-21 東京エレクトロン株式会社 成膜方法
US6756088B2 (en) * 2000-08-29 2004-06-29 Micron Technology, Inc. Methods of forming coatings on gas-dispersion fixtures in chemical-vapor-deposition systems
US7018504B1 (en) * 2000-09-11 2006-03-28 Asm America, Inc. Loadlock with integrated pre-clean chamber
KR100516844B1 (ko) * 2001-01-22 2005-09-26 동경 엘렉트론 주식회사 처리 장치 및 처리 방법
KR100430473B1 (ko) * 2001-02-06 2004-05-10 삼성전자주식회사 텅스텐 실리사이드 형성방법
JP3990881B2 (ja) * 2001-07-23 2007-10-17 株式会社日立製作所 半導体製造装置及びそのクリーニング方法
US7204886B2 (en) * 2002-11-14 2007-04-17 Applied Materials, Inc. Apparatus and method for hybrid chemical processing
US6899507B2 (en) * 2002-02-08 2005-05-31 Asm Japan K.K. Semiconductor processing apparatus comprising chamber partitioned into reaction and transfer sections
US6776849B2 (en) * 2002-03-15 2004-08-17 Asm America, Inc. Wafer holder with peripheral lift ring
US6772513B1 (en) * 2002-06-27 2004-08-10 Sandia Corporation Method for making electro-fluidic connections in microfluidic devices
US20050136657A1 (en) * 2002-07-12 2005-06-23 Tokyo Electron Limited Film-formation method for semiconductor process
US7494560B2 (en) * 2002-11-27 2009-02-24 International Business Machines Corporation Non-plasma reaction apparatus and method
JP2006524429A (ja) * 2003-03-28 2006-10-26 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ Ｎドープシリコン層のエピタキシャル成長のための方法
KR100520837B1 (ko) * 2003-04-01 2005-10-13 삼성전자주식회사 반도체 소자의 제조방법
KR100529675B1 (ko) * 2003-12-31 2005-11-17 동부아남반도체 주식회사 반도체 소자의 제조 방법
US7364007B2 (en) * 2004-01-08 2008-04-29 Schlumberger Technology Corporation Integrated acoustic transducer assembly
JP2005259870A (ja) * 2004-03-10 2005-09-22 Nikon Corp 基板保持装置、ステージ装置及び露光装置並びに露光方法
US20050260354A1 (en) * 2004-05-20 2005-11-24 Varian Semiconductor Equipment Associates, Inc. In-situ process chamber preparation methods for plasma ion implantation systems
KR100596327B1 (ko) * 2004-09-08 2006-07-06 주식회사 에이디피엔지니어링 플라즈마 처리장치
JP2006140492A (ja) * 2004-11-11 2006-06-01 Samsung Electronics Co Ltd 半導体素子製造に使用される乾式クリーニング装置
JP4541864B2 (ja) * 2004-12-14 2010-09-08 東京エレクトロン株式会社 シリコン酸窒化膜の形成方法、形成装置及びプログラム
KR100686724B1 (ko) * 2005-06-30 2007-02-26 삼성전자주식회사 화학기상증착장치
US7550381B2 (en) * 2005-07-18 2009-06-23 Applied Materials, Inc. Contact clean by remote plasma and repair of silicide surface
US20070054045A1 (en) * 2005-08-25 2007-03-08 Hsienting Hou Method for conditioning chemical vapor deposition chamber
TWI381470B (zh) * 2007-05-08 2013-01-01 Tokyo Electron Ltd And a treatment device provided with the valve
US7993461B2 (en) * 2007-05-30 2011-08-09 Intermolecular, Inc. Method and system for mask handling in high productivity chamber
KR100903565B1 (ko) * 2007-07-11 2009-06-23 주식회사 탑 엔지니어링 탄소나노튜브 도전막 제조 장비
US8673080B2 (en) 2007-10-16 2014-03-18 Novellus Systems, Inc. Temperature controlled showerhead
WO2009085866A2 (en) * 2007-12-27 2009-07-09 Lam Research Corporation Gas transport delay resolution for short etch recipes
JP4430718B2 (ja) * 2008-03-21 2010-03-10 三井造船株式会社 原子層成膜装置
JP5352103B2 (ja) * 2008-03-27 2013-11-27 東京エレクトロン株式会社 熱処理装置および処理システム
JP5102706B2 (ja) * 2008-06-23 2012-12-19 東京エレクトロン株式会社 バッフル板及び基板処理装置
JP5457021B2 (ja) * 2008-12-22 2014-04-02 東京エレクトロン株式会社 混合ガスの供給方法及び混合ガスの供給装置
US8440048B2 (en) 2009-01-28 2013-05-14 Asm America, Inc. Load lock having secondary isolation chamber
WO2010087385A1 (ja) * 2009-01-29 2010-08-05 東京エレクトロン株式会社 成膜装置およびガス吐出部材
CN102422393A (zh) * 2009-03-16 2012-04-18 奥塔装置公司 用于气相沉积的淋喷头
TWI385272B (zh) * 2009-09-25 2013-02-11 Ind Tech Res Inst 氣體分佈板及其裝置
US20110097489A1 (en) * 2009-10-27 2011-04-28 Kerr Roger S Distribution manifold including multiple fluid communication ports
DE102009051347A1 (de) * 2009-10-30 2011-05-12 Sunfilm Ag Verfahren zur Herstellung von Halbleiterschichten
KR101130618B1 (ko) * 2010-04-20 2012-05-22 (주)엔티아 웨이퍼 증착 장치
US20120083129A1 (en) 2010-10-05 2012-04-05 Skyworks Solutions, Inc. Apparatus and methods for focusing plasma
US9478428B2 (en) * 2010-10-05 2016-10-25 Skyworks Solutions, Inc. Apparatus and methods for shielding a plasma etcher electrode
CN106884157B (zh) 2011-03-04 2019-06-21 诺发系统公司 混合型陶瓷喷淋头
US10316409B2 (en) 2012-12-21 2019-06-11 Novellus Systems, Inc. Radical source design for remote plasma atomic layer deposition
CN104250727A (zh) * 2013-06-26 2014-12-31 中芯国际集成电路制造(上海)有限公司 化学气相沉积设备保养后复机方法
US10741365B2 (en) * 2014-05-05 2020-08-11 Lam Research Corporation Low volume showerhead with porous baffle
US10378107B2 (en) 2015-05-22 2019-08-13 Lam Research Corporation Low volume showerhead with faceplate holes for improved flow uniformity
US10023959B2 (en) 2015-05-26 2018-07-17 Lam Research Corporation Anti-transient showerhead
US10604841B2 (en) 2016-12-14 2020-03-31 Lam Research Corporation Integrated showerhead with thermal control for delivering radical and precursor gas to a downstream chamber to enable remote plasma film deposition
KR20200087267A (ko) 2017-12-08 2020-07-20 램 리써치 코포레이션 리모트 플라즈마 막 증착을 인에이블하도록 다운스트림 챔버로 라디칼 및 전구체 가스를 전달하기 위해 개선된 홀 패턴을 갖는 통합된 샤워헤드
US10950449B2 (en) * 2018-01-12 2021-03-16 Asm Ip Holding B.V. Substrate processing apparatus
CN111864529B (zh) * 2019-04-30 2021-12-07 潍坊华光光电子有限公司 一种半导体激光器cos固晶快速压膜拆膜装置及压膜拆膜方法
CN114351118A (zh) * 2020-10-13 2022-04-15 东部超导科技（苏州）有限公司 Mocvd反应系统及rebco高温超导带材的制法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3709066A1 (de) 1986-03-31 1987-10-01 Toshiba Kawasaki Kk Verfahren zum erzeugen eines duennen metallfilms durch chemisches aufdampfen
US4792378A (en) * 1987-12-15 1988-12-20 Texas Instruments Incorporated Gas dispersion disk for use in plasma enhanced chemical vapor deposition reactor
JPH02111032A (ja) * 1988-10-20 1990-04-24 Matsushita Electron Corp Ｍｏｓ集積回路装置の製造方法
JPH02181918A (ja) * 1989-01-09 1990-07-16 Matsushita Electron Corp 半導体装置の製造方法
JPH02292866A (ja) * 1989-05-02 1990-12-04 Nec Corp Ｍｉｓ型半導体装置の製造方法
JP2773938B2 (ja) * 1989-11-24 1998-07-09 沖電気工業株式会社 半導体装置の製造方法
DE4029268C2 (de) * 1990-09-14 1995-07-06 Balzers Hochvakuum Verfahren zur gleichspannungs-bogenentladungs-unterstützten, reaktiven Behandlung von Gut und Vakuumbehandlungsanlage zur Durchführung
US5326723A (en) * 1992-09-09 1994-07-05 Intel Corporation Method for improving stability of tungsten chemical vapor deposition
JP2909364B2 (ja) * 1993-09-20 1999-06-23 東京エレクトロン株式会社 処理装置及びそのクリーニング方法
JP2881371B2 (ja) * 1993-09-20 1999-04-12 東京エレクトロン株式会社 真空処理装置及び真空処理装置集合体のクリーニング方法
JPH07172809A (ja) * 1993-10-14 1995-07-11 Applied Materials Inc 基板上への珪化タングステンコーティングの堆積操作の事前に堆積チャンバのアルミニウムを有する表面を処理する予備処理プロセス
JP3362552B2 (ja) * 1995-03-10 2003-01-07 東京エレクトロン株式会社 成膜処理装置
US5653806A (en) * 1995-03-10 1997-08-05 Advanced Technology Materials, Inc. Showerhead-type discharge assembly for delivery of source reagent vapor to a substrate, and CVD process utilizing same
JP3430277B2 (ja) * 1995-08-04 2003-07-28 東京エレクトロン株式会社 枚葉式の熱処理装置
US5747845A (en) * 1995-08-22 1998-05-05 Nippon Steel Corporation Semiconductor memory device with memory cells each having transistor and capacitor and method of making the same
US5950925A (en) * 1996-10-11 1999-09-14 Ebara Corporation Reactant gas ejector head
KR100252210B1 (ko) * 1996-12-24 2000-04-15 윤종용 반도체장치 제조용 건식식각장치
US6063198A (en) * 1998-01-21 2000-05-16 Applied Materials, Inc. High pressure release device for semiconductor fabricating equipment

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735520B1 (ko) 2005-09-23 2007-07-04 삼성전자주식회사 텅스텐 실리사이드막 형성 방법 및 이를 이용한 반도체소자의 제조 방법
KR101300586B1 (ko) 2009-02-20 2013-08-27 도쿄엘렉트론가부시키가이샤 실리콘 성막 장치 및 그 사용 방법
KR20160053754A (ko) * 2014-11-05 2016-05-13 (주)에스아이 화학기상증착용 가스분사노즐
KR101707102B1 (ko) 2014-11-05 2017-02-27 (주)에스아이 화학기상증착용 가스분사노즐
KR20180005748A (ko) * 2015-06-05 2018-01-16 어플라이드 머티어리얼스, 인코포레이티드 기판 온도 불균일성을 감소시키기 위한 개선된 장치
KR102323363B1 (ko) * 2015-06-05 2021-11-09 어플라이드 머티어리얼스, 인코포레이티드 기판 온도 불균일성을 감소시키기 위한 개선된 장치

Also Published As

Publication number Publication date
DE69806281D1 (de) 2002-08-08
DE69806281T2 (de) 2003-01-16
JPH10247627A (ja) 1998-09-14
US6251188B1 (en) 2001-06-26
TW419790B (en) 2001-01-21
US6022586A (en) 2000-02-08
KR19980079901A (ko) 1998-11-25
EP0863227A1 (en) 1998-09-09
EP0863227B1 (en) 2002-07-03
JP3341619B2 (ja) 2002-11-05

Similar Documents

Publication Publication Date Title
KR100373790B1 (ko) 성막방법및그장치
JP4960598B2 (ja) 基板表面から未変性酸化物を除去する方法及び装置
US6454909B1 (en) Method and apparatus for forming a film on an object to be processed
US6374512B1 (en) Method for reducing contamination of a substrate in a substrate processing system
KR100783845B1 (ko) 텅스텐막의 형성 방법
US6905079B2 (en) Shower head structure and cleaning method thereof
JP5184890B2 (ja) 基板のための処理チャンバ
JP2004533722A (ja) 抵抗加熱された単一ウエハチャンバ内のドープ処理済みシリコン堆積処理
JP2015503841A (ja) 原子水素を用いて基板表面を洗浄するための方法及び装置
KR101217980B1 (ko) 순차 흐름 성막법을 이용한 텅스텐 성막 방법
KR20040030965A (ko) 텅스텐막의 형성 방법
US6387445B1 (en) Tungsten layer forming method and laminate structure of tungsten layer
JPH10321556A (ja) 成膜方法
JP2002289557A (ja) 成膜方法
JPH0917705A (ja) 連続熱処理方法
JP4329171B2 (ja) 成膜方法及び成膜装置
JP4877687B2 (ja) 成膜方法
JPH10321612A (ja) 成膜方法
JPH10321557A (ja) 成膜方法
KR20030079227A (ko) 반도체 기판을 지지하기 위한 서셉터 및 이를 갖는 가공장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080205

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee