KR101366947B1 - 텅스텐 막의 성막 방법 - Google Patents

텅스텐 막의 성막 방법 Download PDF

Info

Publication number
KR101366947B1
KR101366947B1 KR1020120071114A KR20120071114A KR101366947B1 KR 101366947 B1 KR101366947 B1 KR 101366947B1 KR 1020120071114 A KR1020120071114 A KR 1020120071114A KR 20120071114 A KR20120071114 A KR 20120071114A KR 101366947 B1 KR101366947 B1 KR 101366947B1
Authority
KR
South Korea
Prior art keywords
gas
etching
film
tungsten film
forming
Prior art date
Application number
KR1020120071114A
Other languages
English (en)
Other versions
KR20130006314A (ko
Inventor
세이시 무라카미
미츠오 다나카
고이치 사토
야스시 아이바
도모나리 우라노
마유코 이시카와
도코 호리코시
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20130006314A publication Critical patent/KR20130006314A/ko
Application granted granted Critical
Publication of KR101366947B1 publication Critical patent/KR101366947B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

공정이 번잡하게 되는 일없이, 매립 부분의 공극(void)이나 심(seam)을 해소할 수 있는 텅스텐 막의 성막 방법을 제공하는 것이다.
처리 용기 내에서, 홀을 갖는 기판에 CVD에 의해 텅스텐 막을 성막하여 홀 내에 텅스텐의 매립부를 형성하는 공정과, 동일한 처리 용기 내에 에칭 가스로서 ClF3 가스 또는 F2 가스를 공급하고 매립부의 상부를 에칭하여, 개구를 형성하는 공정과, 개구가 형성된 매립부를 갖는 기판에 대하여 동일한 처리 용기 내에서, CVD에 의해 텅스텐 막을 성막하는 공정을 갖는다.

Description

텅스텐 막의 성막 방법{METHOD FOR FORMING A TUNGSTEN FILM}
본 발명은, 기판에 형성된 홀에 텅스텐 막을 매립하는 텅스텐 막의 성막 방법에 관한 것이다.
반도체 디바이스의 제조 공정에 있어서는, 배선 사이의 오목부(비아 홀)나 기판 콘택트용의 오목부(콘택트 홀)를 매립하기 위해서 텅스텐(W) 막이 사용되고 있다.
텅스텐(W)의 성막 방법으로서는, 과거에는 물리적 증착(PVD)이 사용되고 있었지만, W는 고융점 금속인 것, 및 PVD에서는 최근의 디바이스의 미세화에 의한 고 커버리지(coverage)에 대응하기 어려운 것 등의 이유로, 고 커버리지에 대응하는 것이 가능하고, 또한 디바이스의 미세화에 충분히 대응 가능한 화학적 증착법(CVD)이 주류로 되어 있다. CVD에 의해 W 막을 형성하는 경우에는, 원료 가스로서, 예컨대 6불화텅스텐(WF6) 및 환원 가스인 H2 가스를 이용하여, 웨이퍼상에서 WF6 + 3H2 → W + 6HF로 반응시키는 것에 의해 성막된다. 이에 의해, 미세한 홀에서도 거의 100%의 스텝 커버리지로 성막할 수 있다.
그러나, 최근의 홀의 고 종횡비화에 동반하여, 보우잉(bowing)에 의해 홀의 중앙부가 팽창하는 경우가 있고, 이 경우에는, 스텝 커버리지가 100%이더라도, 매립된 텅스텐 막의 중앙부에 불가피하게 공극(void)이나 심(seam)이 생겨 버린다. 이러한 공극이나 심이 생긴 경우에는, 성막 후의 CMP에 의해 공극이나 심이 노출하여, 반도체 성능에 악영향을 미치게 한다.
이러한 문제를 해소할 수 있는 기술로서는, 텅스텐 막을 매립한 후, NF3 가스를 플라즈마화하여 막의 상부를 에칭하고, 그 후에 막중의 심을 매립하는 성막을 행하는 것이 알려져 있다(특허 문헌 1).
또한, 성막 가스로서 WF6와 H2 가스를 이용하여 텅스텐(W)을 매립한 후, WF6의 유량을 변화시켜 에칭 가스로서 이용하고, 매립된 텅스텐(W)의 일부를 에칭하여 관통구를 형성하며, 그 후 재차 텅스텐(W)을 성막하여 공극을 매립하는 기술도 알려져 있다(특허 문헌 2).
또한, 홀 중으로의 텅스텐(W)의 성막과, ClF3 가스에 의한 에칭을 교대로 행하여 오버행(overhang)이 생기게 하지 않고서 텅스텐(W)을 홀에 매립하는 기술도 알려져 있다(특허 문헌 3).
(선행 기술 문헌)
(특허 문헌)
특허 문헌 1 : 일본 특허 공개 제2010-153852호 공보
특허 문헌 2 : 일본 특허 공개 제2010-225697호 공보
특허 문헌 3 : 일본 특허 공개 제2002-9017호 공보
그러나, 상기 특허 문헌 1의 기술은, 에칭에 플라즈마를 사용하고 있고, 성막 챔버와 에칭 챔버를 별개로 설치할 필요가 있어, 처리가 번잡하게 되어 스루풋이 저하되어 버린다.
또, 상기 특허 문헌 2의 기술은, 성막 가스로서 이용하는 WF6를 에칭 가스로서도 이용하고, 유량을 변화시켜 성막과 에칭을 전환하지만, WF6의 에칭 작용은 반드시 충분하다고는 할 수 없고, 또한, 동일한 가스로 성막과 에칭을 행하기 때문에 제어가 어렵고, 확실성에 문제가 있다.
또한, 상기 특허 문헌 3의 기술은, 성막 도중에서 오버행이 생긴 단계에서 에칭하여 막을 평탄화하는 조작을 반복하는 것에 의해, 오버행 부분이 연결되어 공극이 형성되는 것을 방지하는 것으로, 제어가 어렵고 공정이 번잡하게 된다. 또한, 에칭의 조건 등도 충분히 개시되어 있지 않다.
본 발명은 이러한 사정을 감안하여 이루어진 것으로, 공정이 번잡하게 되는 일없이, 매립 부분의 공극이나 심을 해소할 수 있는 텅스텐 막의 성막 방법을 제공하는 것을 과제로 한다.
본 발명은, 처리 용기 내에서, 홀을 갖는 기판에 CVD에 의해 텅스텐 막을 성막하여 홀 내에 텅스텐의 매립부를 형성하는 공정과, 상기 처리 용기 내에 에칭 가스로서 ClF3 가스 또는 F2 가스를 공급해서 상기 매립부의 상부를 에칭하여, 개구를 형성하는 공정과, 상기 개구가 형성된 매립부를 갖는 기판에 대하여 상기 처리 용기 내에서, CVD에 의해 텅스텐 막을 성막하는 공정을 갖는 것을 특징으로 하는 텅스텐 막의 성막 방법을 제공한다.
본 발명에 있어서, 상기 에칭 공정에서의 상기 ClF3 가스 또는 상기 F2 가스의 분압을 0.2 내지 2666Pa의 범위로 하는 것이 바람직하다. 또한, 상기 에칭 공정에서의 상기 처리 용기 내의 압력을 180 내지 5333Pa의 범위로 하는 것이 바람직하다.
또, 상기 텅스텐 막의 성막은 250 내지 450℃의 범위에서 행하고, 상기 에칭은 250 내지 350℃의 범위에서 행할 수 있다. 이 경우에, 상기 텅스텐 막의 성막 시의 온도와, 상기 에칭 시의 온도의 차이가 10℃ 이하인 조건에서 행할 수 있다.
상기 에칭 공정은, 에칭 가스의 공급과, 처리 용기 내의 퍼지(purge)를 복수회 반복하여 행할 수 있다. 또한, 상기 에칭 가스로서 이용하는 ClF3 가스 또는 F2 가스는, 처리 용기 내의 클리닝 가스로서 공급되는 것이 바람직하다.
상기 에칭 가스를 상기 처리 용기 내에 공급하는 공급 라인에, 상기 처리 용기를 바이패스하여 배기 라인에 접속되는 프리 플로우 라인이 접속되어 있고, 상기 에칭 공정에서, 상기 에칭 가스를 상기 프리 플로우 라인에 흘리고 나서 상기 공급 라인으로 전환하여 공급하는 것이 바람직하다.
상기 매립부를 형성하는 공정은, ClF3 가스 또는 F2 가스에 의한 에칭을 사이에 두고 2회 이상 CVD에 의해 텅스텐 막을 성막하는 것에 의해 행하더라도 좋다. 또한, 상기 개구가 형성된 매립부를 갖는 기판에 대하여 텅스텐 막을 성막하는 공정과, 매립부를 형성하는 공정에서의 텅스텐 막을 성막하는 공정은 상이한 조건에서 행하더라도 좋다.
텅스텐 막의 성막은, 텅스텐 원료 가스로서 WF6를 이용하고, 환원 가스로서 H2 가스, SiH4 가스, 및 B2H6 중 적어도 1종을 이용하여 행할 수 있다.
본 발명은 또, 컴퓨터상에서 동작하여, 성막 장치를 제어하기 위한 프로그램이 기억된 기억 매체로서, 상기 프로그램은, 실행 시에, 상기 텅스텐 막의 성막 방법이 행해지도록, 컴퓨터로 상기 성막 장치를 제어시키는 것을 특징으로 하는 기억 매체를 제공한다.
본 발명에 의하면, 처리 용기 내에서, 홀을 갖는 기판에 CVD에 의해 텅스텐 막을 성막하여 홀 내에 텅스텐의 매립부를 형성하고, 그 후, 처리 용기 내에 에칭 가스로서 ClF3 가스 또는 F2 가스를 공급하여 매립부의 상부를 에칭하는 것에 의해 개구를 형성하며, 재차 CVD에 의해 텅스텐 막을 성막하기 때문에, 매립부의 내부에 텅스텐 막을 성막할 수 있고, 매립부 내부의 공극이나 심을 번잡한 공정을 거치는 일없이 해소할 수 있다. 또한, ClF3나 F2는 에칭 작용이 강하고, 이들 가스를 공급하는 것만으로 플라즈마 없이 용이하게 에칭할 수 있다. 또한, 이와 같이 에칭 작용이 강한 ClF3 가스 또는 F2 가스를 이용하여 매립부의 상부만을 약간 에칭할 필요가 있어 제어가 어렵지만, ClF3 가스 또는 F2 가스의 분압을 0.2 내지 2666Pa의 범위로 조정하는 것에 의해 제어성 좋고 최적의 에칭을 행할 수 있다. 또한, 성막을 행하는 처리 용기 내에서 에칭도 행하기 때문에, 스루풋이 높다. 또한, 에칭 공정에 의해, 매립부를 형성했을 때의 텅스텐 막의 표면을 바람직한 에칭량으로 에칭하여 평활화할 수 있고, 그에 의해, 텅스텐 막의 표면 모폴로지(morphology)를 개선하여 매립 성능을 개선시킬 수 있음과 아울러, 반사율이 높은 텅스텐 막을 형성할 수 있다.
도 1은 본 발명에 따른 텅스텐 막의 성막 방법을 실시하기 위한 성막 장치의 일례를 나타내는 단면도이다.
도 2는 본 발명의 일 실시 형태에 따른 성막 방법의 흐름도이다.
도 3은 본 발명의 일 실시 형태에 따른 성막 방법을 설명하기 위한 공정 단면도이다.
도 4는 사전에 가스가 공급되어 있지 않은 가스 라인을 거쳐서 에칭 가스를 공급한 경우와, 사전에 가스 라인에 에칭 가스를 봉입해 두고 나서 가스 라인을 거쳐서 에칭 가스를 공급한 경우에서 가스 유량의 시간 경과에 따른 변화를 나타내는 도면이다.
도 5는 사전에 에칭 가스가 공급되어 있지 않은 가스 라인을 거쳐서 가스를 공급한 경우와, 사전에 가스 라인에 에칭 가스를 봉입해 두고 나서 가스 라인을 거쳐서 에칭 가스를 공급한 경우에서 에칭 상태를 비교하여 나타내는 투과형 전자 현미경 사진이다.
도 6은 종래의 CVD에 의해서만 텅스텐 막을 성막한 경우의 매립부를 나타내는 SEM 사진이다.
도 7은 본 발명의 실험예에 의해 텅스텐 막의 성막을 행한 경우의 매립부를 나타내는 SEM 사진 및 TEM 사진이다.
도 8은 본 발명의 다른 실험예에 의해 텅스텐 막의 성막을 행한 경우의 매립부를 나타내는 SEM 사진 및 TEM 사진이다.
도 9는 텅스텐 막의 성막만을 행한 경우, 및 텅스텐 막 성막의 이후에 ClF3에 의한 에칭을 행한 경우에 있어서의 막 두께와 표면 조도(Rms)의 관계를 나타내는 도면이다.
도 10은 텅스텐 막의 성막만을 행한 경우, 및 텅스텐 막 성막의 이후에 ClF3에 의한 에칭을 행한 경우에 있어서의 막 두께와 반사율의 관계를 나타내는 도면이다.
도 11은 텅스텐 막의 성막만인 경우, 및 텅스텐 막 성막의 이후에 ClF3에 의한 에칭을 행한 경우의 막의 주사형 현미경(SEM) 사진이다.
도 12는 텅스텐 막의 성막만인 경우, 및 텅스텐 막 성막의 이후에 ClF3에 의한 에칭을 행한 경우의 막의 원자간력 현미경(AFM) 사진이다.
이하, 첨부 도면을 참조하여 본 발명의 실시 형태에 대하여 구체적으로 설명한다.
<성막 장치>
도 1은 본 발명에 따른 텅스텐 막의 성막 방법을 실시하기 위한 성막 장치의 일례를 나타내는 단면도이다.
도 1에 나타낸 바와 같이, 성막 장치(100)는, 예컨대, 알루미늄이나 알루미늄 합금 등에 의해 원통 형상 혹은 박스 형상으로 성형된 처리 용기(2)를 갖고 있다. 이 처리 용기(2) 내에는, 용기 바닥부로부터 기립하는 지주(4)상에, 단면 L자 형상의 유지 부재(6)를 거쳐서 피처리 기판인 반도체 웨어퍼(이하 간단히 웨이퍼라고 기재함)(S)를 탑재하기 위한 탑재대(8)가 설치되어 있다. 이 지주(4) 및 유지 부재(6)는, 열선 투과성의 재료, 예컨대, 석영에 의해 구성되어 있고, 또한, 탑재대(8)는, 두께 1mm 정도의, 예컨대, 카본 소재, 알루미늄 화합물 등에 의해 구성되어 있다.
이 탑재대(8)의 아래쪽에는, 복수개, 예컨대, 3개의 리프터 핀(10)(2개만을 도시함)이 설치되고, 각 리프터 핀(10)의 기단부는, 원호 형상의 지지 부재(12)에 의해 지지되어 있다. 이 지지 부재(12)에는 용기 바닥부를 관통하여 마련된 리프팅 바(14)가 부착되어 있고, 리프팅 바(14)는 액추에이터(18)에 의해 승강되도록 되어 있다. 그리고, 액추에이터(18)에 의해 리프팅 바(14)를 상하 이동시키는 것에 의해, 지지 부재(12)를 거쳐서 리프터 핀(10)을 상하 이동시키고, 리프터 핀(10)을 탑재대(8)에 관통하여 마련된 핀 홀(16)에 삽통시켜 웨이퍼 S를 리프트하도록 되어 있다. 리프팅 바(14)의 용기 바닥부의 아래쪽으로 관통한 부분에는, 처리 용기(2) 내의 기밀 상태를 유지하기 위해서 신축 가능한 벨로우즈(bellows)(20)가 설치되어 있다.
탑재대(8)의 주연부에는, 웨이퍼 S의 주연부를 유지하고 이것을 탑재대(8)측에 고정하기 위한 세라믹제의 링 형상을 이루는 클램프 링(22)이 설치되어 있고, 이 클램프 링(22)은, 지지 바(24)를 거쳐서 리프터 핀(10)측에 연결되어 있고, 리프터 핀(10)과 일체적으로 승강하도록 되어 있다. 리프터 핀(10) 및 지지 바(24)도 석영 등의 열선 투과 부재에 의해 구성되어 있다.
탑재대(8) 바로 아래의 용기 바닥부에는, 석영 등의 열선 투과 재료로 되는 투과창(26)이 O 링 등의 밀봉 부재(28)를 거쳐서 기밀하게 설치되어 있고, 그 아래쪽에는, 투과창(26)을 둘러싸도록 박스 형상의 가열실(30)이 설치되어 있다. 이 가열실(30) 내에는 가열 수단으로서 복수의 가열 램프(32)가 반사경도 겸하는 회전대(34)에 부착되어 있고, 이 회전대(34)는, 회전 모터(36)에 의해 회전된다. 따라서, 가열 램프(32)로부터 방출된 열선은, 투과창(26)을 투과하여 탑재대(8)의 하면을 조사하며 이것을 가열할 수 있도록 되어 있다. 또한, 가열 수단으로서 가열 램프(32) 대신에, 탑재대(8)에 설치한 저항 가열 히터를 이용하도록 해도 좋다.
탑재대(8)의 외주측에는, 다수의 정류 홀(38)을 갖는 링 형상의 정류판(40)이, 상하 방향으로 고리 형상으로 성형된 지지 컬럼(42)에 의해 지지된 상태로 설치되어 있다. 정류판(40)의 내주측에는, 클램프 링(22)의 외주부와 접촉하고 이 아래쪽으로 가스가 흐르지 않도록 하는 링 형상의 석영제 첨부재(44)가 설치된다.
정류판(40)의 아래쪽의 바닥부에는 배기구(46)가 설치되고, 이 배기구(46)에는, 배기관(52)이 접속되어 있다. 이 배기관(52)의 도중에는 압력 조정 밸브(48), 진공 펌프(50)가 설치되어 있다. 그리고, 진공 펌프(50)에 의해 처리 용기(2) 내를 진공 흡인하며, 그 내부를 소정의 압력으로 유지한다. 처리 용기(2)의 측벽에는, 처리 용기(2) 내에 대하여 웨이퍼 S를 반입출하기 위한 개구(54)가 설치되고, 이 개구(54)는 게이트 벨브(56)에 의해 개폐 가능하게 되어 있다.
한편, 처리 용기(2)의 천장부에는, 그 내부에 소정의 가스를 도입하기 위한 가스 도입 수단인 샤워 헤드(60)가 설치되어 있다. 이 샤워 헤드(60)는, 예컨대, 알루미늄 합금 등에 의해 원형 박스 형상으로 성형되고, 그 천장부에는 가스 도입구(61)가 설치되어 있다. 샤워 헤드(60)의 하면에는, 가스 도입구(61)로부터 샤워 헤드(60)의 내부에 공급된 가스를 방출하기 위한 다수의 가스 토출 구멍(62)이 균등하게 형성되어 있고, 웨이퍼 S의 상방의 처리 공간에 대하여 균등하게 가스를 방출하도록 되어 있다. 샤워 헤드(60)의 내부에는, 다수의 가스 분산 구멍(64)을 갖는 확산판(65)이 설치되어 있고, 샤워 헤드(60) 내로 도입된 가스를 확산하며 웨이퍼면에, 보다 균등하게 가스를 공급하도록 되어 있다.
가스 도입구(61)에는, 가스 공급부(70)의 가스 배관(71)이 접속되어 있다. 가스 공급부(70)는, 이 가스 배관(71)과, 가스 배관(71)으로부터 분기된 복수의 분기 배관(72a 내지 72f)을 갖고 있다. 또한, 분기 배관(72a)에 접속된 ClF3 가스원(73), 분기 배관(72b)에 접속된 WF6 가스원(74), 분기 배관(72c)에 접속된 Ar 가스원(75), 분기 배관(72d)에 접속된 N2 가스원(76), 분기 배관(72e)에 접속된 SiH4 가스원(77), 분기 배관(72f)에 접속된 H2 가스원(78)을 갖고 있다.
ClF3 가스원(73)으로부터는, 클리닝 및 에칭에 이용하는 ClF3 가스가 공급된다. ClF3 가스 대신에 F2 가스를 이용할 수 있다. F2 가스는 ClF3 가스와 거의 마찬가지의 클리닝 작용 및 에칭 작용을 한다. 또한, WF6 가스원(74)으로부터는 텅스텐 원료인 WF6 가스가 공급된다. 텅스텐 원료로서는 텅스텐 카보닐(W(CO)6)을 사용할 수 있다. 그 경우에는 WF6과는 달리, 환원제를 이용하지 않고 열분해에 의해 텅스텐 막을 성막할 수 있다. Ar 가스원(75), N2 가스원(76)으로부터는 퍼지 가스나 희석 가스로서 이용하는 Ar 가스, N2 가스가 공급된다. 퍼지 가스나 희석 가스로서는, 다른 불활성 가스를 이용하는 것도 가능하다. SiH4 가스원(77)으로부터는 텅스텐 막의 핵 생성을 위해 사용되는 SiH4 가스가 공급된다. SiH4 가스 대신에 B2H6 가스를 이용하는 것도 가능하다. 또한, H2 가스원(78)으로부터는 WF6의 환원 가스로서 H2 가스가 공급된다. 환원 가스로서는 H2 가스의 이외에 SiH4, B2H6 등을 이용할 수 있다.
이들 가스원이 접속된 분기 배관에는 각각 매스 플로우 컨트롤러와 같은 유량 제어기(79)와, 그 전후의 개폐 밸브(80)가 설치되어 있다. 또한, 도시하지 않고 있지만, 탑재대(8)의 아래쪽의 공간에 백가스(back gas)(퍼지 가스)로서 Ar 가스를 공급하는 백가스 Ar 라인도 설치되어 있다.
분기 배관(72a, 72b, 72e)에는 각각 프리 플로우 라인(81, 83, 85)이 접속되어 있다. 프리 플로우 라인(81, 83, 85)은 배기관(52)에 접속되어 있고, 유량 안정 등의 관점에서 ClF3 가스, WF6 가스, SiH4 가스를 처리 용기(2) 내에 흘리기 전에, 프리 플로우할 수 있도록 되어 있다. 프리 플로우 라인(81, 83, 85)의 접속부 근방에는 각각 개폐 밸브(82, 84, 86)가 설치되어 있다.
이 성막 장치(100)는, 성막 장치(100)의 각 구성부, 예컨대, 액추에이터(18), 램프(32)의 전원, 진공 펌프(50), 매스 플로우 컨트롤러(79), 밸브(80) 등을 제어하기 위한 제어부(90)를 갖고 있다. 이 제어부(90)는, 각 구성부의 제어를 실행하는 마이크로프로세서(컴퓨터)로 이루어지는 컨트롤러(91)와, 오퍼레이터가 성막 장치(100)를 관리하기 위해서 커맨드의 입력 조작 등을 행하는 키보드나, 성막 장치(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 사용자 인터페이스(92)와, 성막 장치(100)에서 실행되는 처리를 컨트롤러(91)의 제어로 실현하기 위한 제어 프로그램이나, 각종 데이터, 및 처리 조건에 따라 처리 장치의 각 구성부로 처리를 실행시키기 위한 프로그램, 즉, 처리 레시피(recipe)가 저장된 기억부(93)를 구비하고 있다. 또한, 사용자 인터페이스(92) 및 기억부(93)는 컨트롤러(91)에 접속되어 있다.
상기 처리 레시피는 기억부(93) 중의 기억 매체에 기억되어 있다. 기억 매체는, 하드 디스크이더라도 좋고, CDROM, DVD, 플래시 메모리 등의 가반성(可搬性)의 것이더라도 좋다. 또한, 다른 장치로부터, 예컨대, 전용 회선을 거쳐서 레시피를 적절히 전송시키도록 해도 좋다.
그리고, 필요에 따라, 사용자 인터페이스(92)로부터의 지시 등으로 임의의 레시피를 기억부(93)로부터 호출하여 컨트롤러(91)로 실행시킴으로써, 컨트롤러(91)의 제어 하에서, 성막 장치(100)에서의 이하에 나타내는 바와 같은 처리가 행하여진다.
<성막 방법>
다음에, 이상과 같이 구성된 성막 장치(100)를 이용하여 행해지는 성막 방법의 실시 형태에 대하여 설명한다. 도 2는 본 발명의 일 실시 형태에 따른 성막 방법의 흐름도, 도 3은 그 때의 공정 단면도이다.
우선, 최초에, 반도체 기판 또는 하층의 도전층인 하지(下地)(201) 상에 층간 절연층(202)이 형성되고, 층간 절연층(202)에 홀(콘택트 홀 또는 비아 홀)(203)이 형성된 웨이퍼 S에 대하여 CVD에 의해 텅스텐 막을 성막하며, 홀(203)을 매립하는 텅스텐 매립부(204)를 형성한다(스텝 1, 도 3(a) 참조). 이 때의 텅스텐 막의 성막은, 기본적으로 텅스텐 원료인 WF6와 환원 가스인 H2를 공급하며, 예컨대, 온도 : 250 내지 500℃, 압력 : 500 내지 66666Pa의 범위에서 통상적 방법에 따라서 행하면 좋다.
스텝 1의 텅스텐 막의 성막이 종료한 시점에서는, 홀(203)의 보우잉 등의 영향에 의해 매립부(204)의 내부에 공극(심)(205)이 형성된 상태에서 상부가 막혀 버린다(도 3(a) 참조). 이 때문에, 본 실시 형태에서는 스텝 1의 성막 후, ClF3 가스(또는 F2 가스)에 의해 에칭을 행하여 매립부(204)의 상부에 개구(206)를 형성한다(스텝 2, 도 3(b)).
이 때의 에칭은, 다음 텅스텐 막의 성막에서 공극(심)(205)을 매립할 수 있는 정도로 개구(206)가 형성되면 좋고, 그 경우에는, 텅스텐 막의 형상 에칭량은, 예컨대, 약간 1 내지 20nm로 좋기 때문에 제어성이 높은 것이 요구된다. 그러나, ClF3 가스는 클리닝 가스로서 사용되는 것이며, 그 에칭 작용은 매우 크고, 클리닝과 마찬가지의 조건에서 에칭을 행하면, 에칭 작용이 너무 강하고 제어성이 나빠지는 것이 밝혀졌다. 그리고, 제어성 좋게 에칭을 행하기 위해서는, ClF3 분압을 0.2 내지 2666Pa의 범위로 하는 것이 바람직한 것이 발견되었다. 보다 바람직하게는 0.3 내지 8.0Pa이다. ClF3 가스 대신에 F2 가스를 이용한 경우에도 마찬가지의 범위가 바람직한 것이 발견되었다. 또한, 처리 용기(2) 내의 압력도 제어성 좋게 에칭하기 위해서 중요하고, 10666Pa 이하에서 에칭이 가능하다. 매립부(204)의 숄더 개구를 에칭하여 개구(206)를 유효하게 형성하기 위해서는 5333Pa 이하가 바람직하다. 또한, 압력이 180Pa로 되면, 매립부(204)의 전체가 콘포멀(conformal)하게 에칭되기 때문에, 압력은 180Pa 이상이며, 500Pa 이상이 바람직하다. 따라서, 180 내지 10666Pa, 바람직하게는 180 내지 5333Pa, 또한 500 내지 5333Pa의 사이에서, 매립부(204)의 숄더 개구에 다음의 텅스텐 성막이 형성 가능한 개구(206)가 형성되도록 압력을 컨트롤하면 좋다. 압력의 한층 더 바람직한 범위는 2666 내지 4000Pa이다. 또한, 제어성이 좋은 에칭을 실현하기 위해서는, ClF3 가스의 유량도 중요하며, 10 내지 1000sccm(mL/min)로 에칭이 가능하다. 바람직하게는 15 내지 60sccm(mL/min)이다. 또한, 에칭의 제어성을 양호하게 하기 위해서는 온도도 중요하며, 250 내지 500℃가 바람직하고, 300 내지 350℃가 보다 바람직하다.
이 에칭 공정은, ClF3 가스의 공급을 1회 행하더라도 좋지만, 에칭을 보다 제어성 좋게 행하는 관점에서, 승압→ClF3 플로우→감압 퍼지를 복수 사이클 반복하더라도 좋다.
이와 같이 하여 개구(206)를 형성한 후, 처리 용기(2) 내의 퍼지를 거쳐서 텅스텐 성막을 행한다(스텝 3, 도 3(c)). 이에 의해, 매립부(204)에 형성된 공극(심)(205) 내에 텅스텐을 매립할 수 있어, 번잡한 공정을 거치는 일없이 매립부(204)의 공극이나 심을 해소할 수 있다.
스텝 1의 성막인 때의 성막 조건과 스텝 3의 성막인 때의 성막 조건은, 동일하더라도 좋고 상이하더라도 좋다. 생산성의 관점에서, 스텝 3의 성막인 때의 온도를 높이더라도 좋다.
또, 스텝 1의 매립부(204)의 형성은, 텅스텐 막의 성막을 1회 행하는 것만으로도 좋지만, 1회의 텅스텐 막의 성막만으로는, 매립부(204)의 형상이 나쁜 경우도 있다. 매립부(204)의 형상이 나쁘면, 그 후, 스텝 2의 에칭 및 스텝 3의 성막을 행하더라도 공극(심)(205)을 완전하게 매립하지 않게 될 우려가 있다. 그 경우에는, 스텝 1의 매립부(204)의 형성을, ClF3 가스(또는 F2 가스)에 의한 에칭을 사이에 두고 2회 이상 텅스텐 막을 성막하는 것에 의해 행하는 것이 바람직하다. 예컨대, 스텝 1의 매립부(204)의 형성을, 텅스텐 막의 성막→ClF3 가스(또는 F2 가스) 에칭→텅스텐 막의 성막(성막 2회), 또는 텅스텐 막의 성막→ClF3 가스(또는 F2 가스) 에칭→텅스텐 막의 성막→ClF3 가스(또는 F2 가스) 에칭→텅스텐 막의 성막(성막 3회)에 의해 행하고, 그 후 스텝 2 및 스텝 3을 행하는 것이 바람직하다. 이에 의해, 텅스텐 막의 표면이 평활화됨과 아울러, 매립부(204)가 가지런한 형상으로 되고, 그 후의 스텝 2 및 스텝 3에 의해, 공극이나 심을 보다 확실하게 해소할 수 있다. 이 때의 에칭은, 스텝 2의 에칭과 마찬가지의 조건에서 행할 수 있다.
상기 스텝 2의 에칭 공정의 조건을 이하에 정리하여 나타낸다.
온도 : 250 내지 500℃
압력 : 180 내지 10666Pa
ClF3 분압 : 0.2 내지 2666Pa
시간 : 0.5 내지 20sec
ClF3 유량 : 10 내지 1000sccm(mL/min)
Ar 유량 : 0 내지 14000sccm(mL/min)
N2 유량 : 0 내지 10000sccm(mL/min)
이상의 조건에서의 사이클을 1회 행하거나, 또는 2회 이상 반복한다.
그런데, 통상, 사전에 가스가 공급되어 있지 않은 가스 라인을 거쳐서 가스를 공급하면, 도 4의 A에 나타낸 바와 같이, 목적 유량으로 안정되기 전에, 목적 유량의 약 10배의 가스가 일순간 흐르는 헌팅(hunting) 현상이 생긴다. 따라서, 에칭 가스를 흘리고 있지 않은 스텝 1의 이후, 스텝 2에서 처음으로 에칭 가스를 흘리면, 이러한 헌팅이 생긴다. 상술한 바와 같이 에칭 가스로서 이용하는 ClF3 가스, F2 가스는 에칭 작용이 매우 크기 때문에, 이러한 순간적이더라도 다량으로 흐르면, 도 5의 (a)의 투과형 전자 현미경(TEM) 사진에 나타낸 바와 같이, 텅스텐 막의 하지의 TiN 막까지 깎아 버리는 현상이 확인된다.
이러한 헌팅은, 가스를 공급하기 전에 가스 라인에 가스를 봉입해 두는 것에 의해 방지할 수 있다(도 4의 B). 사전에 가스 라인에 에칭 가스를 봉입해 두고 나서 에칭 가스를 공급한 경우에는, 도 5의 (b)에 나타낸 바와 같이, 하지의 TiN 막으로의 침식은 보이지 않는다. 따라서, 본 실시 형태에서는, WF6 가스, SiH4 가스를 흘리는 분기 배관(72b, 72e)에 프리 플로우 라인(83, 85)을 설치하는 것 이외에, 통상 프리 플로우 라인을 설치하지 않고 ClF3 가스를 흘리는 분기 배관(72a)에도 프리 플로우 라인(81)을 설치하여, 프리 플로우 라인(81)을 거쳐서 프리 플로우를 행하여 ClF3 가스 공급 라인인 분기 배관(72a)에 ClF3 가스를 봉입한 후에, 에칭 가스를 분기 배관(72a) 및 가스 배관(71)을 거쳐서 처리 용기(2) 내에 공급함으로써, 이러한 하지의 에칭을 방지한다.
ClF3 가스를 통상의 클리닝 가스로서 사용하는 경우에는, 헌팅이 생기더라도 문제는 없기 때문에, ClF3 가스용의 프리 플로우 라인은 설치되어 있지 않지만, 본 실시 형태에서는 얼마 안되는 양의 텅스텐 막을 고정밀도로 에칭할 필요가 있기 때문에, 이와 같이 프리 플로우 라인을 설치하는 것이 바람직하다.
상기 스텝 1, 3의 텅스텐 막의 성막은, 상술한 바와 같이 통상적 방법에 따라서 행하면 좋지만, 최초에 WF6 가스와 SiH4 가스(또는 B2H6 가스)를 교대로 공급하여 ALD(Atomic Layered Deposition)에 의해 핵 생성(Nucleation)을 행하며, 이어서, WF6 가스와 H2 가스를 이용하여, 메인(main) 성막의 압력을 향해서 압력을 서서히 상승시켜 텅스텐 막을 성막하는 램프업(ramp up) 성막을 행하며, 압력이 소정치에 도달한 시점에서 WF6 가스와 H2 가스를 이용한 메인 성막을 행하는 방법을 채용하는 것이 바람직하다.
텅스텐 막 성막의 바람직한 조건은 이하와 같다.
(a) 핵 생성(ALD)
온도 : 250 내지 500℃
압력 : 500 내지 10666Pa
1회 당의 시간 : 6 내지 15sec
반복 회수 : 3회
WF6 유량 : 50 내지 750sccm(mL/min)
SiH4 유량 : 40 내지 800sccm(mL/min)
(B2H6의 경우, 500 내지 10000sccm(mL/min))
H2 유량 : 0 내지 12000sccm(mL/min)
Ar 유량 : 0 내지 14000sccm(mL/min)
N2 유량 : 0 내지 10000sccm(mL/min)
(b) 램프업 성막 및 메인 성막
온도 : 250 내지 500℃
압력 : 500 내지 66666Pa
WF6 유량 : 50 내지 750sccm(mL/min)
SiH4 유량 : 0 내지 800sccm(mL/min)
H2 유량 : 0 내지 12000sccm(mL/min)
Ar 유량 : 0 내지 14000sccm(mL/min)
N2 유량 : 0 내지 10000sccm(mL/min)
또한, 텅스텐 막 성막(스텝 1 및 스텝 3)인 때의 보다 바람직한 온도는 250 내지 450℃이며, 에칭인 때의 보다 바람직한 온도는 250 내지 350℃이므로, 각각의 공정을 이들 온도 범위에서 행하는 것이 바람직하다. 예컨대, 텅스텐 막 성막인 때의 온도를 410℃, 에칭인 때의 온도를, 예컨대, 250℃로 하는 것에 의해, 양호한 매립부(204)를 형성할 수 있다. 단, 이 경우에는 양자의 온도가 100℃ 이상 상이하기 때문에, 온도의 변경에 시간이 필요하고, 스루풋의 면에서 불리하다. 이 때문에, 스루풋을 더 향상시키는 관점에서, 온도 범위가 보다 바람직한 범위로부터 벗어나는 경우가 있지만, 양자를 거의 동일한 온도(양자의 온도차가 10℃ 이하), 예컨대, 텅스텐 막 성막을 345℃, 에칭을 340℃에서 행하는 것이 바람직하다.
이상과 같은 공정을 소정 횟수 행한 후, 처리 용기(2) 내를 ClF3 가스에 의해 클리닝한다. 이 때의 조건으로서는, 온도 : 실온 내지 340℃, 압력 : 1333 내지 2666Pa, ClF3 유량 : 300 내지 500sccm(mL/min)이 예시된다.
본 실시 형태의 방법에 의하면, 콘택트 홀 및 비아 홀과 같은 홀에 텅스텐을 매립하여 매립부를 형성하며, 매립부의 상부를 ClF3 가스 또는 F2 가스에 의해 에칭하여 개구를 형성한 후, 재차 텅스텐 막을 형성하기 때문에, 매립부의 내부에 텅스텐 막을 성막할 수 있어, 매립부 내부의 공극이나 심을 번잡한 공정을 거치는 일없이 해소할 수 있다. 또한, ClF3나 F2는 에칭 작용이 강하고, 이들 가스를 공급하는 것만으로 플라즈마 없이 용이하게 에칭할 수 있다. 또한, 이와 같이 에칭 작용이 강한 ClF3 가스 또는 F2 가스를 이용하여 매립부의 상부만을 약간 에칭할 필요가 있어 제어가 어렵지만, ClF3 가스 또는 F2 가스의 분압을 0.2 내지 2666Pa의 범위로 조정하는 것에 의해 제어성 좋게 최적의 에칭을 행할 수 있다. 또한, 성막을 행하는 처리 용기 내에서 에칭도 행하기 때문에, 스루풋이 높다. 또한, ClF3나 F2는 원래 클리닝 가스로서 처리 용기 내에 공급되도록 되어 있는 것으로, 새롭게 에칭을 위한 설비를 설치할 필요가 없다. 또한, 스텝 2의 에칭에 의해, 스텝 1에서 형성한 텅스텐 막의 표면을 바람직한 에칭량으로 에칭하여 평활화할 수 있고, 그에 의해, 텅스텐 막의 표면 모폴로지를 개선하여 매립 성능을 개선시킬 수 있음과 아울러, 반사율이 높은 텅스텐 막을 형성할 수 있다.
<실험 결과>
다음에, 실험 결과에 대하여 설명한다.
여기서는, 이하의 조건 1 ,2에 의해, 스텝 1, 스텝 2, 및 스텝 3을 순차적으로 행하여 텅스텐 막을 획득한 조건 1에 관해서는, 스텝 1에 있어서 에칭을 사이에 두고 성막을 2회 반복하고, 그 후 스텝 2 및 스텝 3을 행한 막도 형성했다. 이 때의 에칭은 이하에 나타내는 스텝 2와 마찬가지의 조건으로 했다. 또한, 종래와 마찬가지로 CVD만의 텅스텐 막도 준비했다. 이 때의 성막 조건은 이하에 나타내는 조건 1의 스텝 1과 동일한 조건으로 했다.
[조건 1]
(1) 텅스텐 막 성막(스텝 1, 3 모두 동일한 조건)
(a) 핵 생성(ALD)
온도 : 410℃
압력 : 1000Pa
1 사이클(WF6→퍼지→SiH4→퍼지) 당의 시간 : 6sec
사이클 수 : 3회
WF6 유량 : 400sccm(mL/min)
SiH4 유량 : 400sccm(mL/min)
H2 유량 : 0(mL/min)
Ar 유량 : 6000sccm(mL/min)
N2 유량 : 2000sccm(mL/min)
(b) 램프업 성막
온도 : 410℃
압력 : 1000→10666Pa
시간 : 13sec
WF6 유량 : 450sccm(mL/min)
SiH4 유량 : 0sccm(mL/min)
H2 유량 : 0→3900sccm(mL/min)
Ar 유량 : 4000sccm(mL/min)
N2 유량 : 2000sccm(mL/min)
(c) 메인 성막
온도 : 410℃
압력 : 10666Pa
WF6 유량 : 450sccm(mL/min)
SiH4 유량 : 0sccm(mL/min)
H2 유량 : 3900sccm(mL/min)
Ar 유량 : 2000sccm(mL/min)
N2 유량 : 200sccm(mL/min)
(2) 에칭(스텝 2)
온도 : 250℃
압력 : 5333Pa
시간 : 3sec×10회
ClF3 유량 : 30sccm(mL/min)
Ar 유량 : 6000sccm(mL/min)
N2 유량 : 2000sccm(mL/min)
[조건 2]
(1) 텅스텐 막 성막(스텝 1)
(a) 핵 생성(ALD)
온도 : 345℃
압력 : 2666Pa
1 사이클(WF6→퍼지→SiH4→퍼지) 당의 시간 : 9sec
사이클 수 : 3회
WF6 유량 : 160sccm(mL/min)
SiH4 유량 : 200sccm(mL/min)
H2 유량 : 0(m L/min)
Ar 유량 : 6000sccm(mL/min)
N2 유량 : 2700sccm(mL/min)
(b) 램프업 성막
온도 : 345℃
압력 : 2666→26666Pa
시간 : 13sec
WF6 유량 : 600sccm(mL/min)
SiH4 유량 : 0sccm(mL/min)
H2 유량 : 0→10000sccm(mL/min)
Ar 유량 : 12000→2000sccm(mL/min)
N2 유량 : 500sccm(mL/min)
(c) 메인 성막
온도 : 345℃
압력 : 26666Pa
WF6 유량 : 600sccm(mL/min)
SiH4 유량 : 0sccm(mL/min)
H2 유량 : 10000sccm(mL/min)
Ar 유량 : 2000sccm(mL/min)
N2 유량 : 500sccm(mL/min)
(2) 에칭(스텝 2)
온도 : 340℃
압력 : 500 내지 5333Pa
1회 당의 시간 : 3 내지 30sec(1회 또는 복수 사이클)
ClF3 유량 : 30 내지 90sccm(mL/min)
Ar 유량 : 6000sccm(mL/min)
N2 유량 : 2000sccm(mL/min)
(3) 최종 텅스텐 성막(스텝 3)
(a) 핵 생성(ALD)
온도 : 345℃
압력 : 2666Pa
1 사이클(WF6→퍼지→SiH4→퍼지) 당의 시간 : 7.5sec
사이클 수 : 2회
WF6 유량 : 160ccm(mL/min)
SiH4 유량 : 200sccm(mL/min)
H2 유량 : 0(mL/min)
Ar 유량 : 6000sccm(mL/min)
N2 유량 : 2000sccm(mL/min)
(b) 램프업 성막
온도 : 345→385℃
압력 : 2666→26666Pa
시간 : 13sec
WF6 유량 : 600sccm(mL/min)
SiH4 유량 : 0sccm(mL/min)
H2 유량 : 0→10000sccm(mL/min)
Ar 유량 : 12000→2000sccm(mL/min)
N2 유량 : 500sccm(mL/min)
(c) 메인 성막
온도 : 385℃
압력 : 26666Pa
WF6 유량 : 600sccm(mL/min)
SiH4 유량 : 0sccm(mL/min)
H2 유량 : 10000sccm(mL/min)
Ar 유량 : 2000sccm(mL/min)
N2 유량 : 500sccm(mL/min)
종래와 같이 텅스텐 막을 통상의 CVD를 이용하여 성막을 행한 경우의 매립부의 주사형 전자 현미경(SEM) 사진을 도 6에 나타내고, 조건 1을 이용하여 텅스텐 막의 성막을 행한 경우의 매립부의 SEM 사진 및 투과형 전자 현미경(TEM) 사진을 도 7에 나타내며, 조건 2를 이용하여 텅스텐 막의 성막을 행한 경우의 매립부의 SEM 사진 및 TEM 사진을 도 8에 나타낸다. 또한, 도 6 내지 도 8에는 CMP에 의해 연마하는 라인(표면으로부터 180nm)을 나타내고 있다.
도 6에 나타낸 바와 같이, 종래의 CVD 성막만을 한 경우에는, 스텝 커버리지 100%는 얻어지지만, 홀의 보우잉에 따라서 큰 공극이 형성되어 있고, CMP를 행한 경우에 공극이 노출하여 버린다. 이에 대하여, 도 7에 나타낸 바와 같이, 조건 1에서는, 스텝 커버리지 120%로 텅스텐을 매립할 수 있어, 매립부의 공극 등은 대부분이 해소되어 있고, CMP를 행하더라도 공극이 노출되어 않는 것을 알 수 있다. 특히, 스텝 1에 있어서 에칭을 사이에 두고 성막을 2회 반복한 것은 매립부의 공극이 완전하게 소실되어 있는 것이 확인되었다. 또한, 도 8에 나타낸 바와 같이, 조건 2에서도 매립부의 공극 등은 대부분이 해소되어 있고, 생산성을 고려한 조건 2에서도 조건 1과 마찬가지의 매립 성능이 얻어졌다. 이상의 실험 결과로부터 본 발명의 효과가 확인되었다.
다음에, 상기 조건 1과 마찬가지의 조건에서, 여러 가지의 막 두께로 스텝 1의 텅스텐 막을 성막한 후, 스텝 2의 ClF3에 의한 에칭을 행했을 때의 텅스텐 막의 표면 조도(모폴로지) 및 반사율을 측정한 결과 및 표면 관찰 결과에 대하여 설명한다.
도 9는, 텅스텐 막의 성막만을 행한 경우, 및 텅스텐 막 성막의 이후에 ClF3에 의한 에칭을 행한 경우에 있어서의 막 두께와 표면 조도(Rms)의 관계를 나타내는 도면이다. 또한, 도 10은, 텅스텐 막의 성막만을 행한 경우, 및 텅스텐 막 성막의 이후에 ClF3에 의한 에칭을 행한 경우에 있어서의 막 두께와 반사율의 관계를 나타내는 도면이다. 이들 도면에 나타낸 바와 같이, ClF3에 의한 에칭을 행한 것은, 텅스텐 막의 성막만의 경우보다도, 표면 조도가 2% 개선되고, 반사율이 4 내지 7% 개선되는 것이 확인되었다.
도 11은, 텅스텐 막의 성막만의 경우, 및 텅스텐 막 성막의 이후에 ClF3에 의한 에칭을 행한 경우의 막의 주사형 현미경(SEM) 사진이다. 또한, 도 12은, 텅스텐 막의 성막만의 경우, 및 텅스텐 막 성막의 이후에 ClF3에 의한 에칭을 행한 경우의 막의 원자간력 현미경(AFM) 사진이다. 도 11의 SEM 사진에 나타낸 바와 같이, (a)의 텅스텐 막의 성막만의 경우(막 두께 75nm)보다도, (b)의 에칭을 행한 경우(막 두께 80nm)가 표면이 완만한 형태로 되어 있는 것을 알 수 있다. 또한, 도 12의 AFM 사진에 나타낸 바와 같이, (a)의 텅스텐 막의 성막만의 경우(막 두께75nm)보다도, (b)의 에칭을 행한 경우(막 두께 80nm)가 결정립이 크고, 요철도 적은 것이 확인되었다.
이상의 결과로부터, ClF3에 의한 에칭을 행하는 것에 의해, 볼록부가 깎이고, 선단부보다 넓은 단면이 표면에 출현하고, 그 결과 반사율이 높아져 모폴로지가 개선된 것으로 생각된다.
<다른 적용>
이상, 본 발명의 실시 형태에 대하여 설명했지만, 본 발명은 상기 실시 형태에 한정되는 일없이 여러 가지로 변형 가능하다. 예컨대, 성막인 때의 원료는 상기의 것에 한하지 않고 텅스텐 막을 형성할 수 있는 것이면 좋고, 예컨대, 텅스텐 카르보닐(W(CO)6)을 이용하여, 열 분해해서 텅스텐을 성막할 수도 있다. 또한, 성막 장치로서 WF6 가스와 H2 가스를 사용하여 텅스텐 막을 형성하는 것을 기재했지만, 이것에 한하지 않고, 이용하는 가스에 의해서 최적의 장치를 선택하면 바람직하다. 또한, 상기 실시 형태에서는, 피처리 기판으로서 반도체 웨어퍼를 예로 들어 설명했지만, 반도체 웨어퍼는 실리콘이더라도, GaAs, SiC, GaN 등의 화합물 반도체이더라도 좋고, 또한, 반도체 웨어퍼에 한정되지 않고, 액정 표시 장치 등의 FPD(Flat Panel Display)에 이용하는 유리 기판이나, 세라믹 기판 등에도 본 발명을 적용할 수 있다.
2 : 처리 용기 8 : 탑재대
30 : 가열실 32 : 가열 램프
50 : 진공 펌프 52 : 배기관
60 : 샤워 헤드 70 : 가스 공급부
90 : 제어부 91 : 컨트롤러
92 : 사용자 인터페이스 93 : 기억부(기억 매체)
100 : 성막 장치 201 : 하지
202 : 층간 절연막 203 : 홀
204 : 매립부 205 : 공극(심)
206 : 개구 W : 반도체 웨어퍼(피처리 기판)

Claims (12)

  1. 처리 용기 내에서, 홀을 갖는 기판에 CVD에 의해 텅스텐 막을 성막하여 홀 내에 텅스텐의 매립부를 형성하는 공정과,
    상기 처리 용기 내에 에칭 가스로서 ClF3 가스 또는 F2 가스를 공급해서 상기 매립부의 상부를 에칭하여, 개구를 형성하는 공정과,
    상기 개구가 형성된 매립부를 갖는 기판에 대하여 상기 처리 용기 내에서, CVD에 의해 텅스텐 막을 성막하는 공정
    을 갖되,
    상기 에칭 가스를 상기 처리 용기 내에 공급하는 공급 라인에, 상기 처리 용기를 바이패스하여 배기 라인에 접속되는 프리 플로우 라인이 접속되어 있고, 상기 에칭 공정에서, 상기 에칭 가스를 상기 프리 플로우 라인에 흘리고 나서 상기 공급 라인으로 전환하여 공급하는 것
    을 특징으로 하는 텅스텐 막의 성막 방법.
  2. 제 1 항에 있어서,
    상기 에칭 공정에서의 상기 ClF3 가스 또는 상기 F2 가스의 분압을 0.2 내지 2666Pa의 범위로 하는 것을 특징으로 하는 텅스텐 막의 성막 방법.
  3. 제 1 항에 있어서,
    상기 에칭 공정에서의 상기 처리 용기 내의 압력을 180 내지 5333Pa의 범위로 하는 것을 특징으로 하는 텅스텐 막의 성막 방법.
  4. 제 1 항에 있어서,
    상기 텅스텐 막의 성막은 250 내지 450℃의 범위에서 행하고, 상기 에칭은 250 내지 350℃의 범위에서 행하는 것을 특징으로 하는 텅스텐 막의 성막 방법.
  5. 제 4 항에 있어서,
    상기 텅스텐 막의 성막 시의 온도와, 상기 에칭 시의 온도의 차이가 10℃ 이하인 것을 특징으로 하는 텅스텐 막의 성막 방법.
  6. 제 1 항에 있어서,
    상기 에칭 공정은, 에칭 가스의 공급과, 처리 용기 내의 퍼지(purge)를 복수회 반복하여 행하는 것을 특징으로 하는 텅스텐 막의 성막 방법.
  7. 제 1 항에 있어서,
    상기 에칭 가스로서 이용하는 ClF3 가스 또는 F2 가스는 처리 용기 내의 클리닝 가스로서 공급되는 것을 특징으로 하는 텅스텐 막의 성막 방법.
  8. 삭제
  9. 제 1 항에 있어서,
    상기 매립부를 형성하는 공정은, ClF3 가스 또는 F2 가스에 의한 에칭을 사이에 두고 2회 이상 CVD에 의해 텅스텐 막을 성막하는 것에 의해 행하는 것을 특징으로 하는 텅스텐 막의 성막 방법.
  10. 제 1 항에 있어서,
    상기 개구가 형성된 매립부를 갖는 기판에 대하여 텅스텐 막을 성막하는 공정과, 매립부를 형성하는 공정에서의 텅스텐 막을 성막하는 공정은 상이한 조건에서 행하는 것을 특징으로 하는 텅스텐 막의 성막 방법.
  11. 제 1 항에 있어서,
    텅스텐 막의 성막은, 텅스텐 원료 가스로서 WF6을 이용하고, 환원 가스로서 H2 가스, SiH4 가스, 및 B2H6 중 적어도 1종을 이용하여 행하는 것을 특징으로 하는 텅스텐 막의 성막 방법.
  12. 컴퓨터상에서 동작하여 성막 장치를 제어하기 위한 프로그램이 기억된 기억 매체로서, 상기 프로그램은, 실행 시에, 청구항 1의 텅스텐 막의 성막 방법이 행해지도록, 컴퓨터로 상기 성막 장치를 제어시키는 것
    을 특징으로 하는 기억 매체.
KR1020120071114A 2011-07-06 2012-06-29 텅스텐 막의 성막 방법 KR101366947B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011149900 2011-07-06
JPJP-P-2011-149900 2011-07-06
JP2012009452A JP5829926B2 (ja) 2011-07-06 2012-01-19 タングステン膜の成膜方法
JPJP-P-2012-009452 2012-01-19

Publications (2)

Publication Number Publication Date
KR20130006314A KR20130006314A (ko) 2013-01-16
KR101366947B1 true KR101366947B1 (ko) 2014-02-24

Family

ID=47788659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120071114A KR101366947B1 (ko) 2011-07-06 2012-06-29 텅스텐 막의 성막 방법

Country Status (3)

Country Link
JP (1) JP5829926B2 (ko)
KR (1) KR101366947B1 (ko)
TW (1) TWI545692B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082826B2 (en) * 2013-05-24 2015-07-14 Lam Research Corporation Methods and apparatuses for void-free tungsten fill in three-dimensional semiconductor features
US9748105B2 (en) * 2013-08-16 2017-08-29 Applied Materials, Inc. Tungsten deposition with tungsten hexafluoride (WF6) etchback
JP6297884B2 (ja) 2014-03-28 2018-03-20 東京エレクトロン株式会社 タングステン膜の成膜方法
US10276393B2 (en) * 2015-01-26 2019-04-30 Kokusai Electric Corporation Method of manufacturing semiconductor device
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US9978610B2 (en) 2015-08-21 2018-05-22 Lam Research Corporation Pulsing RF power in etch process to enhance tungsten gapfill performance
KR102365114B1 (ko) 2015-08-28 2022-02-21 삼성전자주식회사 반도체 장치 및 그 제조 방법
TWI720106B (zh) 2016-01-16 2021-03-01 美商應用材料股份有限公司 Pecvd含鎢硬遮罩膜及製造方法
JP6583081B2 (ja) * 2016-03-22 2019-10-02 東京エレクトロン株式会社 半導体装置の製造方法
US10566211B2 (en) 2016-08-30 2020-02-18 Lam Research Corporation Continuous and pulsed RF plasma for etching metals
CN112740364B (zh) * 2018-09-14 2024-02-27 株式会社国际电气 半导体装置的制造方法、基板处理装置和记录介质
JP7149788B2 (ja) * 2018-09-21 2022-10-07 東京エレクトロン株式会社 成膜方法及び成膜装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064885A (ja) * 1996-08-16 1998-03-06 Sony Corp ドライエッチング方法
JPH10256192A (ja) * 1997-02-25 1998-09-25 Applied Materials Inc 三ふっ化塩素による処理チャンバクリーニング方法および装置
JPH10321556A (ja) * 1997-05-17 1998-12-04 Tokyo Electron Ltd 成膜方法
KR20090098073A (ko) * 2008-03-13 2009-09-17 주식회사 하이닉스반도체 반도체 소자의 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4027960B2 (ja) * 1991-10-24 2007-12-26 東京エレクトロン株式会社 成膜処理装置
KR100272523B1 (ko) * 1998-01-26 2000-12-01 김영환 반도체소자의배선형성방법
JP2000058643A (ja) * 1998-08-10 2000-02-25 Sony Corp プラグの形成方法
JP2002009017A (ja) * 2000-06-22 2002-01-11 Mitsubishi Electric Corp 半導体装置の製造方法
JP5550843B2 (ja) * 2009-03-19 2014-07-16 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US8119527B1 (en) * 2009-08-04 2012-02-21 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064885A (ja) * 1996-08-16 1998-03-06 Sony Corp ドライエッチング方法
JPH10256192A (ja) * 1997-02-25 1998-09-25 Applied Materials Inc 三ふっ化塩素による処理チャンバクリーニング方法および装置
JPH10321556A (ja) * 1997-05-17 1998-12-04 Tokyo Electron Ltd 成膜方法
KR20090098073A (ko) * 2008-03-13 2009-09-17 주식회사 하이닉스반도체 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR20130006314A (ko) 2013-01-16
TWI545692B (zh) 2016-08-11
JP5829926B2 (ja) 2015-12-09
JP2013032575A (ja) 2013-02-14
TW201308516A (zh) 2013-02-16

Similar Documents

Publication Publication Date Title
KR101366947B1 (ko) 텅스텐 막의 성막 방법
KR102133625B1 (ko) 텅스텐 막의 성막 방법
TWI717341B (zh) 鎢膜之成膜方法
TWI683022B (zh) 成膜方法、鎢膜之成膜方法及記憶媒體
TWI713523B (zh) 金屬膜之成膜方法
JP6437324B2 (ja) タングステン膜の成膜方法および半導体装置の製造方法
KR101912995B1 (ko) 금속막의 스트레스 저감 방법 및 금속막의 성막 방법
KR101263856B1 (ko) 비저항이 감소되고 표면 형태가 개선된 텅스텐 필름을 증착하는 방법
JP6554418B2 (ja) タングステン膜の成膜方法および成膜装置
TWI731052B (zh) 鎢膜之成膜方法
US9536745B2 (en) Tungsten film forming method
KR102361907B1 (ko) 성막 방법 및 기판 처리 시스템
TW201619432A (zh) 鎢膜成膜方法
JP6608026B2 (ja) タングステン膜の成膜方法および成膜装置
JP2023023459A (ja) 成膜方法及び成膜装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180202

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200205

Year of fee payment: 7