KR101594933B1 - 실리콘막의 형성 방법 및 그의 형성 장치 - Google Patents

실리콘막의 형성 방법 및 그의 형성 장치 Download PDF

Info

Publication number
KR101594933B1
KR101594933B1 KR1020130058189A KR20130058189A KR101594933B1 KR 101594933 B1 KR101594933 B1 KR 101594933B1 KR 1020130058189 A KR1020130058189 A KR 1020130058189A KR 20130058189 A KR20130058189 A KR 20130058189A KR 101594933 B1 KR101594933 B1 KR 101594933B1
Authority
KR
South Korea
Prior art keywords
film
silicon film
forming
doped
etching
Prior art date
Application number
KR1020130058189A
Other languages
English (en)
Other versions
KR20130133672A (ko
Inventor
카츠히코 고모리
아키노부 가키모토
미츠히로 오카다
노부히로 다카하시
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20130133672A publication Critical patent/KR20130133672A/ko
Application granted granted Critical
Publication of KR101594933B1 publication Critical patent/KR101594933B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(과제) 보이드나 심의 발생을 억제할 수 있는 실리콘막의 형성 방법 및 그의 형성 장치를 제공한다.
(해결 수단) 실리콘막의 형성 방법은, 제1 성막 공정과, 에칭 공정과, 도프 공정과, 제2 성막 공정을 구비하고 있다. 제1 성막 공정에서는, 피처리체의 홈을 매입하도록 붕소를 포함하는 불순물이 도프된 실리콘막을 성막한다. 에칭 공정에서는, 제1 성막 공정에서 성막된 실리콘막을 에칭한다. 도프 공정에서는, 에칭 공정에서 에칭된 실리콘막을 붕소를 포함하는 불순물로 도프한다. 제2 성막 공정에서는, 도프 공정에서 도프된 실리콘막을 매입하도록, 붕소를 포함하는 불순물이 도프된 실리콘막을 성막한다.

Description

실리콘막의 형성 방법 및 그의 형성 장치{METHOD AND APPARATUS FOR FORMING SILICON FILM}
본 발명은, 실리콘막의 형성 방법 및 그 형성 장치에 관한 것이다.
반도체 장치, 예를 들면, DRAM(Dynamic Random Access Memory)의 스토리지 노드 콘택트(storage node contact)나 플래시 메모리의 컨트롤 게이트(control gate) 등의 제조 프로세스에서는, 피(被)처리체, 예를 들면, 반도체 웨이퍼에 형성된 트렌치, 홀 형상의 홈 내에, 붕소(B)와 같은 불순물로 도프된 폴리실리콘막 등의 실리콘막(Si막)을 매입하는 공정이 있다.
이러한 공정으로서, 예를 들면, 특허문헌 1에는, 수소 화합물계의 도핑 가스를 공급하여 피처리체의 표면을 환원하는 표면 처리를 행한 후에, 도핑 가스와 성막 가스를 공급하여 성막을 행하는 성막 방법이 개시되어 있다.
일본공개특허공보 평10-321612호
그런데, 반도체 장치의 미세화에 수반하여, 매입하는 홈의 폭도 좁아지는 경향이 있다. 이 때문에, 매입시에 홈 내에 보이드(void)나 심(seam)이 발생하기 쉬워져, 이들이 저항 성분이 되어 버린다는 문제가 있다.
본 발명은, 상기 문제를 감안하여 이루어진 것으로, 보이드나 심의 발생을 억제할 수 있는 실리콘막의 형성 방법 및 그 형성 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 제1 관점에 따른 실리콘막의 형성 방법은,
표면에 홈이 형성된 피처리체의 홈에 실리콘막을 형성하는 실리콘막의 형성 방법으로서,
상기 피처리체의 홈을 매입하도록 붕소를 포함하는 불순물이 도프된 실리콘막을 성막하는 제1 성막 공정과,
상기 제1 성막 공정에서 성막된 실리콘막을 에칭하는 에칭 공정과,
상기 에칭 공정에서 에칭된 실리콘막을 매입하도록, 붕소를 포함하는 불순물이 도프된 실리콘막을 성막하는 제2 성막 공정을 구비하는 것을 특징으로 한다.
상기 제1 성막 공정에서는, 상기 피처리체의 홈에 개구부를 갖도록, 상기 붕소를 포함하는 불순물이 도프된 실리콘막을 성막하고,
상기 에칭 공정에서는, 상기 개구부를 넓히도록, 상기 성막된 실리콘막을 에칭하고,
상기 제2 성막 공정에서는, 상기 개구부를 매입하도록, 상기 붕소를 포함하는 불순물이 도프된 실리콘막을 성막하는 것이 바람직하다.
상기 에칭 공정에서는, 상기 개구부가 V자형 형상이 되도록, 상기 성막된 실리콘막을 에칭하는 것이 바람직하다.
상기 에칭 공정에서 에칭된 실리콘막을 상기 붕소를 포함하는 불순물로 도프하는 도프 공정을, 추가로 구비해도 좋다. 이 경우, 상기 제2 성막 공정에서는, 상기 도프 공정에서 도프된 실리콘막을 매입하도록, 상기 붕소를 포함하는 불순물이 도프된 실리콘막을 성막한다.
상기 불순물로 붕소와 탄소를 포함하는 불순물을 이용해도 좋다.
상기 제1 성막 공정 및, 상기 에칭 공정을 복수회 반복한 후, 상기 제2 성막 공정을 행해도 좋다.
반응실 내에 상기 피처리체가 수용된 상태에서, 상기 제1 성막 공정, 상기 에칭 공정 및, 상기 제2 성막 공정을 행해도 좋다.
본 발명의 제2의 관점에 따른 실리콘막의 형성 장치는,
표면에 홈이 형성된 피처리체의 홈에 실리콘막을 형성하는 실리콘막의 형성 장치로서,
상기 피처리체의 홈을 매입하도록 붕소를 포함하는 불순물이 도프된 실리콘막을 성막하는 제1 성막 수단과,
상기 제1 성막 수단으로 성막된 실리콘막을 에칭하는 에칭 수단과,
상기 에칭 수단으로 에칭된 실리콘막을 매입하도록, 붕소를 포함하는 불순물이 도프된 실리콘막을 성막하는 제2 성막 수단을 구비하는 것을 특징으로 한다.
상기 제1 성막 수단은, 상기 피처리체의 홈에 개구부를 갖도록, 상기 붕소를 포함하는 불순물이 도프된 실리콘막을 성막하고,
상기 에칭 수단은, 상기 개구부를 넓히도록, 상기 성막된 실리콘막을 에칭하고,
상기 제2 성막 수단은, 상기 개구부를 매입하도록, 상기 붕소를 포함하는 불순물이 도프된 실리콘막을 성막하는 것이 바람직하다.
상기 불순물은, 붕소와 탄소를 포함하는 불순물이라도 좋다.
본 발명에 의하면, 보이드나 심의 발생을 억제할 수 있다.
도 1은 본 발명의 실시 형태의 열처리 장치를 나타내는 도면이다.
도 2는 도 1의 제어부의 구성을 나타내는 도면이다.
도 3은 본 실시 형태의 실리콘막의 형성 방법을 설명하는 레시피를 나타낸 도면이다.
도 4는 본 실시 형태의 실리콘막의 형성 방법을 설명하기 위한 도면이다.
(발명을 실시하기 위한 형태)
이하, 본 발명의 실리콘막의 형성 방법 및 그 형성 장치에 대해서 설명한다. 본 실시 형태에서는, 실리콘막의 형성 장치로서, 도 1에 나타내는 배치(batch)식의 종형(vertical)의 열처리 장치를 이용한 경우를 예로 설명한다.
도 1에 나타내는 바와 같이, 열처리 장치(1)는, 길이 방향이 수직 방향으로 향해진 대략 원통 형상의 반응관(2)을 구비하고 있다. 반응관(2)은, 내관(3)과, 내관(3)을 덮음과 함께 내관(3)과 일정한 간격을 갖도록 형성된 천정이 있는 외관(4)으로 구성된 2중관 구조를 갖는다. 내관(3) 및 외관(4)은, 내열(heat resistance) 및 내부식성(corrosion resistance)이 우수한 재료, 예를 들면, 석영에 의해 형성되어 있다.
외관(4)의 하방에는, 통 형상으로 형성된 스테인리스 강(SUS)으로 이루어지는 매니폴드(5)가 배치되어 있다. 매니폴드(5)는, 외관(4)의 하단과 기밀하게 접속되어 있다. 또한, 내관(3)은, 매니폴드(5)의 내벽으로부터 돌출됨과 함께, 매니폴드(5)와 일체로 형성된 지지 링(6)에 지지되어 있다.
매니폴드(5)의 하방에는 덮개체(7)가 배치되고, 보트 엘리베이터(8)에 의해 덮개체(7)는 상하동 가능하게 구성되어 있다. 그리고, 보트 엘리베이터(8)에 의해 덮개체(7)가 상승하면, 매니폴드(5)의 하방측(로구(furnace entry) 부분)이 폐쇄되고, 보트 엘리베이터(8)에 의해 덮개체(7)가 하강하면, 매니폴드(5)의 하방측(로구 부분)이 개구된다.
덮개체(7)에는, 예를 들면, 석영으로 이루어지는 웨이퍼 보트(9)가 올려놓여져 있다. 웨이퍼 보트(9)는, 피처리체, 예를 들면, 반도체 웨이퍼(10)가 수직 방향으로 소정의 간격을 두고 복수매 수용 가능하게 구성되어 있다.
반응관(2)의 주위에는, 반응관(2)을 둘러싸도록 단열체(11)가 설치되어 있다. 단열체(11)의 내벽면에는, 예를 들면, 저항 발열체로 이루어지는 승온용 히터(12)가 설치되어 있다. 이 승온용 히터(12)에 의해 반응관(2)의 내부가 소정의 온도로 가열되고, 이 결과, 반도체 웨이퍼(10)가 소정의 온도로 가열된다.
매니폴드(5)의 측면에는, 복수의 처리 가스 도입관(13)이 삽입 통과(접속)되어 있다. 또한, 도 1에서는 처리 가스 도입관(13)을 1개만 그리고 있다. 처리 가스 도입관(13)은, 내관(3) 내를 향하도록 배설되어 있다. 예를 들면, 도 1에 나타내는 바와 같이, 처리 가스 도입관(13)은, 지지 링(6)보다 하방(내관(3)의 하방)의 매니폴드(5)의 측면에 삽입 통과되어 있다.
처리 가스 도입관(13)은, 도시하지 않는 매스 플로우 컨트롤러 등을 통하여, 도시하지 않는 처리 가스 공급원이 접속되어 있다. 이 때문에, 처리 가스 공급원으로부터 처리 가스 도입관(13)을 통하여 소망량의 처리 가스가 반응관(2) 내로 공급된다. 처리 가스 도입관(13)으로부터 공급되는 처리 가스로서는, 예를 들면, 불순물로서의 붕소(B)로 도프된 폴리실리콘막(Si막)을 성막하는 성막용 가스가 있다. 성막용 가스로서, 예를 들면, SiH4 등과 붕소(B)가 포함된 가스(BCl3, B2H6)가 이용된다. 또한, 불순물로서의 붕소(B)와 탄소(C)로 도프된 폴리실리콘막(Si막)을 성막하는 경우에는, 예를 들면, SiH4 등과, 붕소(B)가 포함된 가스(BCl3, B2H6)와, 탄소(C)가 포함된 가스(C2H4)가 이용된다. 또한, 불순물로 도프된 폴리실리콘막을 추가로 불순물로 도프하는 경우에는, 전술의 BCl3 등이 이용된다.
또한, 본 발명의 실리콘막의 형성 방법에서는, 후술하는 바와 같이, 반도체 웨이퍼(10)의 표면에 형성된 홈에 제1 성막 공정에서 Si막이 매입된 후, 에칭 공정에서 매입된 홈의 개구부가 넓혀져, 제2 성막 공정에서 개구부가 넓혀진 홈에 Si막이 매입된다. 이 때문에, 처리 가스 도입관(13)으로부터 공급되는 처리 가스로서, 에칭 가스가 있다. 에칭 가스로서는, 예를 들면, Cl2, F2, ClF3 등의 할로겐 가스가 이용된다 .
또한, 본 발명의 실리콘막의 형성 방법에 있어서, 후술하는 바와 같이, 제1 성막 공정 전에 홈에 시드층을 형성하는 경우에는, 처리 가스 도입관(13)으로부터 시드층 형성용 가스, 예를 들면, 아미노기를 포함하는 실란, Si2H6, Si4H10 등의 고차 실란이 반응관(2) 내로 공급된다. 아미노기를 포함하는 실란으로서는, 예를 들면, 비스터셔리부틸아미노실란(BTBAS), 트리디메틸아미노실란(3DMAS), 테트라디메틸아미노실란(4DMAS), 디이소프로필아미노실란(DIPAS), 비스디에틸아미노실란(BDEAS), 비스디메틸아미노실란(BDMAS) 등이 있다.
매니폴드(5)의 측면에는 반응관(2) 내의 가스를 배기하기 위한 배기구(14)가 설치되어 있다. 배기구(14)는 지지 링(6)보다 상방에 설치되어 있고, 반응관(2) 내의 내관(3)과 외관(4)과의 사이에 형성된 공간에 연통(communication)된다. 그리고, 내관(3)에서 발생한 배기 가스 등이 내관(3)과 외관(4)과의 사이의 공간을 지나 배기구(14)로 배기된다.
매니폴드(5)의 측면의 배기구(14)의 하방에는, 퍼지 가스 공급관(15)이 삽입 통과되어 있다. 퍼지 가스 공급관(15)에는, 도시하지 않는 퍼지 가스 공급원이 접속되어 있고, 퍼지 가스 공급원으로부터 퍼지 가스 공급관(15)을 통하여 소망량의 퍼지 가스, 예를 들면, 질소 가스가 반응관(2) 내로 공급된다.
배기구(14)에는 배기관(16)이 기밀하게 접속되어 있다. 배기관(16)에는, 그의 상류측으로부터, 밸브(17)와, 진공 펌프(18)가 개설(介設)되어 있다. 밸브(17)는, 배기관(16)의 개도(opening degree)를 조정하여, 반응관(2) 내의 압력을 소정의 압력으로 제어한다. 진공 펌프(18)는, 배기관(16)을 통하여 반응관(2) 내의 가스를 배기함과 함께, 반응관(2) 내의 압력을 조정한다.
또한, 배기관(16)에는, 도시하지 않는 트랩(trap), 스크러버(scrubber) 등이 개설되어 있고, 반응관(2)으로부터 배기된 배기 가스를, 무해화(purification)한 후, 열처리 장치(1) 밖으로 배기하도록 구성되어 있다.
또한, 열처리 장치(1)는, 장치 각 부의 제어를 행하는 제어부(100)를 구비하고 있다. 도 2에 제어부(100)의 구성을 나타낸다. 도 2에 나타내는 바와 같이, 제어부(100)에는, 조작 패널(121), 온도 센서(군)(122), 압력계(군)(123), 히터 컨트롤러(124), MFC 제어부(125), 밸브 제어부(126) 등이 접속되어 있다.
조작 패널(121)은, 표시 화면과 조작 버튼을 구비하여, 오퍼레이터의 조작 지시를 제어부(100)에 전달하고, 또한, 제어부(100)로부터의 여러 가지의 정보를 표시 화면에 표시한다.
온도 센서(군)(122)는, 반응관(2) 내, 처리 가스 도입관(13) 내, 배기관(16) 내 등의 각 부의 온도를 측정하고, 그의 측정값을 제어부(100)에 통지한다.
압력계(군)(123)는, 반응관(2) 내, 처리 가스 도입관(13) 내, 배기관(16) 내 등의 각 부의 압력을 측정하고, 그의 측정값을 제어부(100)에 통지한다.
히터 컨트롤러(124)는, 승온용 히터(12)를 개별로 제어하기 위한 것으로, 제어부(100)로부터의 지시에 응답하고, 이들에게 통전(通電)하여 이들을 가열하고, 또한, 이들의 소비 전력을 개별로 측정하여, 제어부(100)에 통지한다.
MFC 제어부(125)는, 처리 가스 도입관(13) 및, 퍼지 가스 공급관(15)에 설치된 도시하지 않는 매스 플로우 컨트롤러(MFC)를 제어하여, 이들에 흐르는 가스의 유량을 제어부(100)로부터 지시받은 양으로 함과 함께, 실제로 흐른 가스의 유량을 측정하여, 제어부(100)에 통지한다.
밸브 제어부(126)는, 각 관에 배치된 밸브의 개도를 제어부(100)로부터 지시받은 값으로 제어한다.
제어부(100)는, 레시피 기억부(111)와, ROM(112)과, RAM(113)과, I/O 포트(114)와, CPU(Central Processing Unit)(115)와, 이들을 서로 접속하는 버스(116)로 구성되어 있다.
레시피 기억부(111)에는, 셋업용 레시피와 복수의 프로세스용 레시피가 기억되어 있다. 열처리 장치(1)의 제조 당초는, 셋업용 레시피만이 격납된다. 셋업용 레시피는, 각 열처리 장치에 따른 열 모델 등을 생성할 때에 실행되는 것이다. 프로세스용 레시피는, 유저가 실제로 행하는 열처리(프로세스)마다 준비되는 레시피이고, 예를 들면, 반응관(2)으로의 반도체 웨이퍼(10)의 로드로부터, 처리가 끝난 반도체 웨이퍼(10)를 언로드할 때까지의, 각 부의 온도의 변화, 반응관(2) 내의 압력 변화, 처리 가스의 공급의 개시 및 정지의 타이밍과 공급량 등을 규정한다.
ROM(112)은, EEPROM, 플래시 메모리, 하드 디스크 등으로 구성되고, CPU(115)의 동작 프로그램 등을 기억하는 기록 매체이다.
RAM(113)은, CPU(115)의 워크 에어리어(work area) 등으로서 기능한다.
I/O 포트(114)는, 조작 패널(121), 온도 센서(군)(122), 압력계(군)(123), 히터 컨트롤러(124), MFC 제어부(125), 밸브 제어부(126) 등에 접속되어, 데이터나 신호의 입출력을 제어한다.
CPU(115)는, 제어부(100)의 중추를 구성하고, ROM(112)에 기억된 제어 프로그램을 실행하여, 조작 패널(121)로부터의 지시에 따라, 레시피 기억부(111)에 기억되어 있는 레시피(프로세스용 레시피)에 따라, 열처리 장치(1)의 동작을 제어한다. 즉, CPU(115)는, 온도 센서(군)(122), 압력계(군)(123), MFC 제어부(125) 등에 반응관(2) 내, 처리 가스 도입관(13) 내 및, 배기관(16) 내의 각 부의 온도, 압력, 유량 등을 측정시키고, 이 측정 데이터에 기초하여, 히터 컨트롤러(124), MFC 제어부(125), 밸브 제어부(126) 등으로 제어 신호 등을 출력하여, 상기 각 부가 프로세스용 레시피에 따르도록 제어한다.
버스(116)는, 각 부의 사이에서 정보를 전달한다.
다음으로, 이상과 같이 구성된 열처리 장치(1)를 이용한 실리콘막의 형성 방법에 대해서 설명한다. 또한, 이하의 설명에 있어서, 열처리 장치(1)를 구성하는 각 부의 동작은, 제어부(100)(CPU(115))에 의해 제어되고 있다. 또한, 각 처리에 있어서의 반응관(2) 내의 온도, 압력, 가스의 유량 등은, 전술과 같이, 제어부(100)(CPU(115))가 히터 컨트롤러(124)(승온용 히터(12)), MFC 제어부(125), 밸브 제어부(126) 등을 제어함으로써, 예를 들면, 도 3에 나타내는 바와 같은 레시피에 따른 조건으로 설정된다.
또한, 본 실시 형태에서는, 피처리체로서의 반도체 웨이퍼(10)에는, 도 4(a)에 나타내는 바와 같이, 기판(51) 상에 절연막(52)이 형성되어 있고, 반도체 웨이퍼(10)의 표면에는 홈(53)이 형성되어 있다.
본 실시 형태의 실리콘막의 형성 방법에서는, 홈(53)을 매입하도록, 개구부(54)를 갖고, 붕소(B)를 포함하는 불순물이 도프된 실리콘막(Si막)(55)을 성막하는 제1 성막 공정과, 성막된 Si막(55)을 에칭하여 개구부(54)를 V자형 형상으로 넓히는 에칭 공정과, 개구부(54)가 넓혀진 Si막(55)을 붕소(B)를 포함하는 불순물로 도프하는 도프 공정과, 불순물이 도프된 Si막(55)(개구부(54))을 매입하도록, 붕소(B)를 포함하는 불순물이 도프된 Si막(56)을 성막하는 제2 성막 공정을 구비하고 있다. 이하, 이들 공정을 포함하는 실리콘막의 형성 방법에 대해서 설명한다.
우선, 반응관(2)(내관(3)) 내를 소정의 온도, 예를 들면, 도 3(a)에 나타내는 바와 같이, 400℃로 설정한다. 또한, 도 3(c)에 나타내는 바와 같이, 퍼지 가스 공급관(15)으로부터 내관(3)(반응관(2)) 내에 소정량의 질소를 공급한다. 다음으로, 도 4(a)에 나타내는 반도체 웨이퍼(10)가 수용되어 있는 웨이퍼 보트(9)를 덮개체(7) 상에 올려놓는다. 그리고, 보트 엘리베이터(8)에 의해 덮개체(7)를 상승시켜, 반도체 웨이퍼(10)(웨이퍼 보트(9))를 반응관(2) 내에 로드한다(로드 공정).
이어서, 도 3(c)에 나타내는 바와 같이, 퍼지 가스 공급관(15)으로부터 내관(3) 내에 소정량의 질소를 공급함과 함께, 반응관(2) 내를 소정의 온도, 예를 들면, 도 3(a)에 나타내는 바와 같이, 525℃로 설정한다. 또한, 반응관(2) 내의 가스를 배출하고, 반응관(2)을 소정의 압력, 예를 들면, 도 3(b)에 나타내는 바와 같이, 74.5Pa(0.56Torr)로 감압한다. 그리고, 반응관(2) 내를 이 온도 및 압력에서 안정시킨다(안정화 공정).
여기에서, 반응관(2) 내의 온도는, 450℃∼700℃인 것이 바람직하고, 490℃∼650℃인 것이 더욱 바람직하다. 또한, 반응관(2) 내의 압력은, 1.33Pa∼133Pa(0.01Torr∼1Torr)인 것이 바람직하다. 반응관(2) 내의 온도 및 압력을 이러한 범위로 함으로써, Si막을 보다 균일하게 성막할 수 있기 때문이다.
반응관(2) 내가 소정의 압력 및 온도에서 안정되면, 퍼지 가스 공급관(15)으로부터의 질소의 공급을 정지한다. 그리고, 도 3(d)에 나타내는 바와 같이, 처리 가스 도입관(13)으로부터 반응관(2) 내에 소정량의 성막용 가스, 예를 들면, SiH4와, 도 3(f)에 나타내는 바와 같이, 붕소(B)를 포함하는 가스, 예를 들면, BCl3을 공급한다(제1 성막 공정). 이 제1 성막 공정에 의해, 도 4(b)에 나타내는 바와 같이, 반도체 웨이퍼(10)의 절연막(52) 상 및, 홈(53) 내에, 개구부(54)를 갖고, 붕소(불순물)가 도프된 Si막(55)이 형성된다.
여기에서, 제1 성막 공정에서는, 개구부(54)를 갖도록, 반도체 웨이퍼(10)의 절연막(52) 상 및, 홈(53) 내에 붕소가 도프된 Si막(55)을 형성하는 것이 바람직하다. 즉, 제1 성막 공정에서는, 홈(53)을 완전히 메우도록 붕소가 도프된 Si막(55)을 형성하는 것이 아니라, 홈(53) 내에 개구부(54)를 갖도록 붕소가 도프된 Si막(55)을 형성하는 것이 바람직하다. 이에 따라, 제1 성막 공정에서 홈(53) 내의 보이드가 발생하는 것을 확실하게 방지할 수 있다.
반도체 웨이퍼(10)에 소정량의 붕소가 도프된 Si막(55)이 형성되면, 처리 가스 도입관(13)으로부터의 성막용 가스의 공급을 정지한다. 다음으로, 도 3(c)에 나타내는 바와 같이, 퍼지 가스 공급관(15)으로부터 내관(3) 내에 소정량의 질소를 공급함과 함께, 반응관(2) 내를 소정의 온도, 예를 들면, 도 3(a)에 나타내는 바와 같이, 300℃로 설정한다. 또한, 반응관(2) 내의 가스를 배출하고, 반응관(2)을 소정의 압력, 예를 들면, 도 3(b)에 나타내는 바와 같이, 40Pa(0.3Torr)로 감압한다. 그리고, 반응관(2) 내를 이 온도 및 압력에서 안정시킨다(퍼지·안정화 공정). 또한, 반응관(2) 내의 가스를 확실하게 배출하기 위해, 반응관(2) 내의 가스의 배출 및 질소 가스의 공급을 복수회 반복하는 것이 바람직하다.
여기에서, 반응관(2) 내의 온도는, 100℃∼550℃인 것이 바람직하다. 100℃보다 낮으면 후술하는 에칭 공정에 있어서 붕소가 도프된 Si막(55)을 에칭할 수 없을 우려가 있고, 550℃보다 높으면 붕소가 도프된 Si막(55)의 에칭 제어가 곤란해질 우려가 있기 때문이다. 반응관(2) 내의 압력은, 1.33Pa∼666.7Pa(0.01Torr∼5Torr)인 것이 바람직하다.
반응관(2) 내가 소정의 압력 및 온도에서 안정되면, 도 3(c)에 나타내는 바와 같이, 퍼지 가스 공급관(15)으로부터 내관(3) 내에 소정량의 질소를 공급함과 함께, 도 3(e)에 나타내는 바와 같이, 처리 가스 도입관(13)으로부터 반응관(2) 내에 소정량의 에칭용 가스, 예를 들면, Cl2를 공급한다(에칭 공정). 이 에칭 공정에 의해, 도 4(c)에 나타내는 바와 같이, 반도체 웨이퍼(10)의 홈(53)에 형성된 개구부(54)를 갖는 Si막(55)이 에칭된다.
여기에서, 에칭 공정에서는, 제1 성막 공정에서 형성된 Si막(55)의 개구부(54)가 넓어지도록 에칭한다. 즉, 도 4(c)에 나타내는 바와 같이, 개구부(54)에 형성된 Si막(55)의 에칭량을 많게 함과 함께, 홈(53)의 저부(底部) 부근에 형성된 Si막(55)의 에칭량을 적게 하여, 개구부(54)가 V자형 형상이 되도록 에칭하는 것이 바람직하다. 이에 따라, 후술하는 제2 성막 공정에서 홈(53)의 저부 부근에 Si막을 형성하기 쉬워진다. 또한, 후술하는 도프 공정에서 홈(53)의 저부 부근의 Si막(55)에 불순물을 도프하기 쉬워진다.
또한, 에칭용 가스는, Si막(55)의 에칭 제어가 용이한 Cl2를 이용하는 것이 바람직하다. 에칭용 가스에 Cl2를 이용한 경우에는, 반응관(2) 내의 온도를 250℃∼300℃로 하는 것이 바람직하다. 또한, 반응관(2) 내의 압력을 1.33Pa∼666.7Pa(0.01Torr∼5Torr)로 하는 것이 바람직하다. 반응관(2) 내의 온도 및 압력을 이러한 범위로 함으로써, 에칭 균일성을 양호하게 할 수 있다.
붕소가 도프된 Si막(55)의 소망하는 에칭이 완료되면, 처리 가스 도입관(13)으로부터의 에칭용 가스의 공급을 정지한다. 다음으로, 반응관(2) 내를 소정의 온도, 예를 들면, 도 3(a)에 나타내는 바와 같이, 525℃로 가열함과 함께, 반응관(2) 내의 가스를 배출하고, 반응관(2)을 소정의 압력, 예를 들면, 도 3(b)에 나타내는 바와 같이, 74.5Pa(0.56Torr)로 감압한다. 그리고, 도 3(f)에 나타내는 바와 같이, 처리 가스 도입관(13)으로부터 반응관(2) 내에 소정량의 불순물, 예를 들면, 붕소 B(BCl3)를 공급한다(도프 공정). 이 도프 공정에 의해, Si막(55)에 포함되는 불순물(B)의 양을 소망하는 양으로 조정할 수 있다.
여기에서, 에칭 공정에 의해 제1 성막 공정에서 형성된 Si막(55)의 개구부(54)가 넓어지도록 에칭되어 있기 때문에, 홈(53)의 저부 부근의 Si막(55)에 불순물을 도프하기 쉬워진다.
다음으로, 도 3(c)에 나타내는 바와 같이, 퍼지 가스 공급관(15)으로부터 내관(3) 내에 소정량의 질소를 공급함과 함께, 반응관(2) 내를 525℃, 74.5Pa(0.56Torr)에서 안정시킨다(퍼지·안정화 공정). 또한, 반응관(2) 내의 가스를 확실하게 배출하기 위해, 반응관(2) 내의 가스의 배출 및 질소 가스의 공급을 복수회 반복하는 것이 바람직하다.
반응관(2) 내가 소정의 압력 및 온도에서 안정되면, 퍼지 가스 공급관(15)으로부터의 질소의 공급을 정지한다. 그리고, 도 3(d) 및 도 3(f)에 나타내는 바와 같이, 처리 가스 도입관(13)으로부터 반응관(2) 내에 소정량의 성막용 가스, 예를 들면, SiH4 및 BCl3을 공급한다(제2 성막 공정). 이 제2 성막 공정에 의해, 도 4(d)에 나타내는 바와 같이, 붕소(B)가 도프된 Si막(55) 상에, 붕소(B)가 도프된 Si막(56)이 형성된다.
여기에서, 에칭 공정에 의해 제1 성막 공정에서 형성된 Si막(55)의 개구부(54)가 넓어지도록 에칭되어 있기 때문에, 홈(53)의 저부 부근에 Si막(56)을 형성하기 쉬워진다. 이 때문에, 홈(53)으로의 Si막(56) 매입시에, 홈(53) 내에 보이드나 심이 발생하는 것을 억제할 수 있다.
소망하는 Si막(56)이 형성되면, 처리 가스 도입관(13)으로부터의 성막용 가스의 공급을 정지한다. 다음으로, 도 3(c)에 나타내는 바와 같이, 퍼지 가스 공급관(15)으로부터 내관(3) 내에 소정량의 질소를 공급함과 함께, 반응관(2) 내를 소정의 온도, 예를 들면, 도 3(a)에 나타내는 바와 같이, 400℃로 설정한다. 또한, 반응관(2) 내의 가스를 배출하고, 반응관(2)을 상압(atmospheric pressure)으로 되돌린다(퍼지 공정). 또한, 반응관(2) 내의 가스를 확실하게 배출하기 위해, 반응관(2) 내의 가스의 배출 및 질소 가스의 공급을 복수회 반복하는 것이 바람직하다. 그리고, 보트 엘리베이터(8)에 의해 덮개체(7)를 하강시킴으로써, 반도체 웨이퍼(10)(웨이퍼 보트(9))를 반응관(2) 내로부터 언로드한다(언로드 공정). 이에 따라, Si막의 형성이 종료된다.
다음으로, 본 발명의 실리콘 형성 방법의 효과를 확인하기 위해, 도 3에 나타내는 레시피에 따라, 도 4(a)에 나타내는 반도체 웨이퍼(10)에, 도 4(d)와 같이 Si막을 형성했다. 형성한 Si막을 SEM 관찰한 결과, 보이드나 심이 발생하지 않은 것을 확인할 수 있었다.
이상 설명한 바와 같이, 본 실시 형태에 의하면, 개구부(54)를 갖는 Si막(55)을 성막하는 제1 성막 공정 후에, Si막(55)을 에칭하여 개구부(54)를 넓히는 에칭 공정, 개구부(54)가 넓혀진 Si막(55)을 불순물로 도프하는 도프 공정 및, 불순물이 도프된 Si막(56)을 성막하는 제2 성막 공정을 실시하고 있기 때문에, 형성하는 Si막의 보이드나 심의 발생을 억제할 수 있다.
또한, 본 발명은, 상기의 실시 형태에 한정되지 않고, 여러 가지의 변형, 응용이 가능하다. 이하, 본 발명에 적용 가능한 다른 실시 형태에 대해서 설명한다.
상기 실시 형태에서는, 개구부(54)를 갖도록, 붕소가 도프된 Si막(55)을 성막한 경우를 예로 본 발명을 설명했지만, 예를 들면, 홈(53)을 메우도록 붕소가 도프된 Si막(55)을 형성해도 좋다. 이 경우에도, 에칭 공정에 의한 Si막(55)의 에칭 및, 제2 성막 공정에 의한 도프된 Si막(56)의 성막에 의해, 형성하는 Si막의 보이드나 심의 발생을 억제할 수 있다.
상기 실시 형태에서는, 에칭 공정에서 개구부(54)가 V자형 형상이 되도록 에칭한 경우를 예로 본 발명을 설명했지만, 예를 들면, 개구부(54)가 U자형 형상이 되도록 에칭해도 좋다. 이 경우에도 형성하는 Si막의 보이드나 심의 발생을 억제할 수 있다.
상기 실시 형태에서는, 제1 성막 공정, 에칭 공정, 도프 공정 및, 제2 성막 공정을 실시한 경우를 예로 본 발명을 설명했지만, 예를 들면, 에칭 공정 후에 도프 공정을 실시하지 않고 제2 성막 공정을 실시해도 좋다. 이 경우에도 형성하는 Si막의 보이드나 심의 발생을 억제할 수 있다.
또한, 제1 성막 공정, 에칭 공정 및, 도프 공정을 복수회 반복한 후, 제2 성막 공정을 실시해도 좋다. 또한, 제1 성막 공정 전에, 절연막(52) 및 홈(53) 상에 시드(seed)층을 형성하는 시드층 형성 공정을 실시해도 좋다. 또한, 제1 성막 공정 전에, 홈(53)의 저부에 형성된 자연 산화막을 제거하는 자연 산화막 제거 공정을 실시해도 좋다.
상기 실시 형태에서는, 불순물이 붕소(B)인 경우를 예로 본 발명을 설명했지만, 불순물은 붕소를 포함하는 불순물이면 좋고, 예를 들면, 붕소와 탄소를 포함하는 불순물이라도 좋다.
상기 실시 형태에서는, 성막용 가스로서 SiH4를 이용한 경우를 예로 본 발명을 설명했지만, Si막을 성막 가능한 가스이면, 다른 가스를 이용해도 좋다.
상기 실시 형태에서는, 에칭 가스로서, Cl2를 이용한 경우를 예로 본 발명을 설명했지만, 제1 성막 공정에서 형성된 붕소를 포함하는 불순물이 도프된 Si막을 에칭 가능한 가스이면 좋고, F2, ClF3 등의 다른 할로겐 가스를 이용해도 좋다.
상기 실시 형태에서는, 열처리 장치로서, 2중관 구조의 배치식 종형 열처리 장치를 이용한 경우를 예로 본 발명을 설명했지만, 예를 들면, 본 발명을 단관(single chamber) 구조의 배치식 열처리 장치에 적용하는 것도 가능하다.
본 발명의 실시 형태에 따른 제어부(100)는, 전용의 시스템에 의하지 않고, 통상의 컴퓨터 시스템을 이용하여 실현 가능하다. 예를 들면, 범용 컴퓨터에, 전술의 처리를 실행하기 위한 프로그램을 격납한 기록 매체(플렉시블 디스크, CD-ROM등)로부터 당해 프로그램을 인스톨함으로써, 전술의 처리를 실행하는 제어부(100)를 구성할 수 있다.
그리고, 이들 프로그램을 공급하기 위한 수단은 임의이다. 전술과 같이 소정의 기록 매체를 통하여 공급할 수 있는 것 외, 예를 들면, 통신 회선, 통신 네트워크, 통신 시스템 등을 통하여 공급해도 좋다. 이 경우, 예를 들면, 통신 네트워크의 게시판(BBS)에 당해 프로그램을 게시하고, 이것을 네트워크를 통하여 반송파에 중첩하여 제공해도 좋다. 그리고, 이와 같이 제공된 프로그램을 기동하여, OS의 제어하에서, 다른 어플리케이션 프로그램과 동일하게 실행함으로써, 전술의 처리를 실행할 수 있다.
본 발명은, 실리콘막의 형성 방법 및 그 형성 장치에 유용하다.
1 : 열처리 장치
2 : 반응관
3 : 내관
4 : 외관
5 : 매니폴드
6 : 지지 링
7 : 덮개체
8 : 보트 엘리베이터
9 : 웨이퍼 보트
10 : 반도체 웨이퍼
11 : 단열체
12 : 승온용 히터
13 : 처리 가스 도입관
14 : 배기구
15 : 퍼지 가스 공급관
16 : 배기관
17 : 밸브
18 : 진공 펌프
100 : 제어부
111 : 레시피 기억부
112 : ROM
113 : RAM
114 : I/O 포트
115 : CPU
116 : 버스
121 : 조작 패널
122 : 온도 센서
123 : 압력계
124 : 히터 컨트롤러
125 : MFC 제어부
126 : 밸브 제어부

Claims (10)

  1. 표면에 홈이 형성된 피(被)처리체의 홈에 실리콘막을 형성하는 실리콘막의 형성 방법으로서,
    상기 피처리체의 홈을 매입하도록 붕소를 포함하는 불순물이 도프된 실리콘막을 성막하는 제1 성막 공정과,
    상기 제1 성막 공정에서 성막된 실리콘막을 에칭하는 에칭 공정과,
    상기 에칭 공정에서 에칭된 실리콘막을 상기 붕소를 포함하는 불순물로 도프하는 도프 공정과,
    상기 도프 공정에서 도프된 실리콘막을 매입하도록, 붕소를 포함하는 불순물이 도프된 실리콘막을 성막하는 제2 성막 공정
    을 구비하는 것을 특징으로 하는 실리콘막의 형성 방법.
  2. 제1항에 있어서,
    상기 제1 성막 공정에서는, 상기 피처리체의 홈에 개구부를 갖도록, 상기 붕소를 포함하는 불순물이 도프된 실리콘막을 성막하고,
    상기 에칭 공정에서는, 상기 개구부를 넓히도록, 상기 성막된 실리콘막을 에칭하고,
    상기 제2 성막 공정에서는, 상기 개구부를 매입하도록, 상기 붕소를 포함하는 불순물이 도프된 실리콘막을 성막하는 것을 특징으로 하는 실리콘막의 형성 방법.
  3. 제2항에 있어서,
    상기 에칭 공정에서는, 상기 개구부가 V자형 형상이 되도록, 상기 성막된 실리콘막을 에칭하는 것을 특징으로 하는 실리콘막의 형성 방법.
  4. 삭제
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 불순물로 붕소와 탄소를 포함하는 불순물을 이용하는 것을 특징으로 하는 실리콘막의 형성 방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 성막 공정 및 상기 에칭 공정을 복수회 반복한 후, 상기 제2 성막 공정을 행하는 것을 특징으로 하는 실리콘막의 형성 방법.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서,
    반응실 내에 상기 피처리체가 수용된 상태에서, 상기 제1 성막 공정, 상기 에칭 공정 및 상기 제2 성막 공정을 행하는 것을 특징으로 하는 실리콘막의 형성 방법.
  8. 표면에 홈이 형성된 피처리체의 홈에 실리콘막을 형성하는 실리콘막의 형성 장치로서,
    상기 피처리체의 홈을 매입하도록 붕소를 포함하는 불순물이 도프된 실리콘막을 성막하는 제1 성막 수단과,
    상기 제1 성막 수단으로 성막된 실리콘막을 에칭하는 에칭 수단과,
    상기 에칭 수단에 의해 에칭된 실리콘막을 상기 붕소를 포함하는 불순물로 도프하는 도프 수단과,
    상기 도프 수단에 의해 도프된 실리콘막을 매입하도록, 붕소를 포함하는 불순물이 도프된 실리콘막을 성막하는 제2 성막 수단
    을 구비하는 것을 특징으로 하는 실리콘막의 형성 장치.
  9. 제8항에 있어서,
    상기 제1 성막 수단은, 상기 피처리체의 홈에 개구부를 갖도록, 상기 붕소를 포함하는 불순물이 도프된 실리콘막을 성막하고,
    상기 에칭 수단은, 상기 개구부를 넓히도록, 상기 성막된 실리콘막을 에칭하고,
    상기 제2 성막 수단은, 상기 개구부를 매입하도록, 상기 붕소를 포함하는 불순물이 도프된 실리콘막을 성막하는 것을 특징으로 하는 실리콘막의 형성 장치.
  10. 제8항 또는 제9항에 있어서,
    상기 불순물은, 붕소와 탄소를 포함하는 불순물인 것을 특징으로 하는 실리콘막의 형성 장치.
KR1020130058189A 2012-05-29 2013-05-23 실리콘막의 형성 방법 및 그의 형성 장치 KR101594933B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-121940 2012-05-29
JP2012121940A JP5794949B2 (ja) 2012-05-29 2012-05-29 シリコン膜の形成方法およびその形成装置

Publications (2)

Publication Number Publication Date
KR20130133672A KR20130133672A (ko) 2013-12-09
KR101594933B1 true KR101594933B1 (ko) 2016-02-17

Family

ID=49670734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130058189A KR101594933B1 (ko) 2012-05-29 2013-05-23 실리콘막의 형성 방법 및 그의 형성 장치

Country Status (4)

Country Link
US (1) US9318328B2 (ko)
JP (1) JP5794949B2 (ko)
KR (1) KR101594933B1 (ko)
TW (1) TWI529784B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
JP6092040B2 (ja) 2013-08-02 2017-03-08 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
KR102437779B1 (ko) 2015-08-11 2022-08-30 삼성전자주식회사 3차원 반도체 메모리 장치
CN110306171B (zh) * 2019-06-28 2023-09-08 郑州磨料磨具磨削研究所有限公司 一种改善气体分布的沉积室及mpcvd装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6298747A (ja) * 1985-10-25 1987-05-08 Fujitsu Ltd 半導体装置の製造方法
JPH01111877A (ja) * 1987-10-26 1989-04-28 Hitachi Ltd 成膜方法および装置
JPH04118924A (ja) * 1990-02-20 1992-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH0410412A (ja) * 1990-04-26 1992-01-14 Nec Corp 半導体装置およびその製造方法
JP3018408B2 (ja) 1990-06-28 2000-03-13 日本電気株式会社 半導体装置の製造方法
JP2746167B2 (ja) * 1995-01-25 1998-04-28 日本電気株式会社 半導体装置の製造方法
JPH10321556A (ja) * 1997-05-17 1998-12-04 Tokyo Electron Ltd 成膜方法
JP3393213B2 (ja) 1997-05-17 2003-04-07 東京エレクトロン株式会社 成膜方法
JPH11340217A (ja) * 1998-05-22 1999-12-10 Tokyo Electron Ltd プラズマ成膜方法
JP2000232093A (ja) 1999-02-09 2000-08-22 Sony Corp ポリシリコン・プラグの形成方法
JP3485081B2 (ja) * 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
JP4029559B2 (ja) * 2000-11-06 2008-01-09 株式会社デンソー 半導体装置の製造方法
KR100455725B1 (ko) 2001-10-08 2004-11-12 주식회사 하이닉스반도체 반도체소자의 플러그 형성방법
JP2003142484A (ja) * 2001-10-31 2003-05-16 Mitsubishi Electric Corp 半導体装置の製造方法
JP2003218037A (ja) * 2002-01-21 2003-07-31 Denso Corp 半導体基板の製造方法
US6909186B2 (en) * 2003-05-01 2005-06-21 International Business Machines Corporation High performance FET devices and methods therefor
JP4773716B2 (ja) * 2004-03-31 2011-09-14 株式会社デンソー 半導体基板の製造方法
KR100809606B1 (ko) * 2006-10-16 2008-03-04 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
US7939422B2 (en) * 2006-12-07 2011-05-10 Applied Materials, Inc. Methods of thin film process
JP5311791B2 (ja) * 2007-10-12 2013-10-09 東京エレクトロン株式会社 ポリシリコン膜の形成方法
JP5696530B2 (ja) * 2010-05-01 2015-04-08 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
JP2012004542A (ja) * 2010-05-20 2012-01-05 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
JP5870478B2 (ja) * 2010-09-30 2016-03-01 富士通セミコンダクター株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
TWI529784B (zh) 2016-04-11
US9318328B2 (en) 2016-04-19
US20130323915A1 (en) 2013-12-05
TW201413798A (zh) 2014-04-01
KR20130133672A (ko) 2013-12-09
JP2013247332A (ja) 2013-12-09
JP5794949B2 (ja) 2015-10-14

Similar Documents

Publication Publication Date Title
KR101477159B1 (ko) 실리콘막의 형성 방법 및 그의 형성 장치
KR101536654B1 (ko) 실리콘막의 형성 방법 및 그 형성 장치
KR101716085B1 (ko) 박막 형성 방법 및 박막 형성 장치
JP6092040B2 (ja) シリコン膜の形成方法およびその形成装置
JP5692763B2 (ja) シリコン膜の形成方法およびその形成装置
KR101594933B1 (ko) 실리콘막의 형성 방법 및 그의 형성 장치
KR101689925B1 (ko) 실리콘막의 형성 방법 및 그 형성 장치
KR101686702B1 (ko) 적층형 반도체 소자의 제조 방법, 적층형 반도체 소자 및 그의 제조 장치
KR20140005090A (ko) 실리콘 산화막의 형성 방법 및 그 형성 장치
JP5658118B2 (ja) シリコン酸化膜の形成方法およびその形成装置
KR101658268B1 (ko) 적층막의 형성 방법 및 그 형성 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200205

Year of fee payment: 5