KR20140005090A - 실리콘 산화막의 형성 방법 및 그 형성 장치 - Google Patents

실리콘 산화막의 형성 방법 및 그 형성 장치 Download PDF

Info

Publication number
KR20140005090A
KR20140005090A KR1020130076566A KR20130076566A KR20140005090A KR 20140005090 A KR20140005090 A KR 20140005090A KR 1020130076566 A KR1020130076566 A KR 1020130076566A KR 20130076566 A KR20130076566 A KR 20130076566A KR 20140005090 A KR20140005090 A KR 20140005090A
Authority
KR
South Korea
Prior art keywords
silicon oxide
oxide film
forming
gas
film
Prior art date
Application number
KR1020130076566A
Other languages
English (en)
Inventor
도모유키 오부
마사키 구로카와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20140005090A publication Critical patent/KR20140005090A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명의 과제는, 에칭 내성을 향상시킴과 함께 디바이스 성능에 악영향을 미치지 않는 실리콘 산화막의 형성 방법 및 그 형성 장치를 제공하는 것이다. 실리콘 산화막의 형성 방법은, 피처리체가 수용된 반응실 내에 염소 원자를 포함하는 실리콘 소스를 공급하여, 피처리체에 실리콘 산화막을 성막하는 성막 공정을 구비하고 있다. 성막 공정에서는, 반응실 내에 수소 가스를 공급하여 상기 반응실 내를 수소 분위기하로 한다. 이에 의해, 형성되는 실리콘 산화막의 에칭 내성을 향상시킬 수 있고, 디바이스 성능에 악영향을 미치지 않게 된다.

Description

실리콘 산화막의 형성 방법 및 그 형성 장치{SILICON OXIDE FILM FORMING METHOD AND APPARATUS}
본 발명은, 실리콘 산화막의 형성 방법 및 그 형성 장치에 관한 것이다.
반도체 장치의 제조 공정에서는, CVD(Chemical Vapor Deposition) 등의 처리에 의해, 피처리체, 예를 들어, 반도체 웨이퍼에 실리콘 산화막 등의 박막을 형성하는 박막 형성 처리가 행해지고 있다. 이러한 박막 형성 처리에서는, 고온에서 성막함으로써, 막 중의 불순물 농도가 저감되어, 막질이 양호해진다고 생각되고 있고, 예를 들어, 특허문헌 1에는, CVD법에 의해 800℃ 부근의 고온에서 실리콘 산화막[HTO(High Temperature Oxide)막]을 형성하는 것이 기재되어 있다.
일본 특허 출원 공개 제2001-85333호 공보
그런데, CVD법에 의해 형성되는 실리콘 산화막에서는, DHF(희불산) 내성을 크게 향상시키기 위해, 실리콘 산화막 중에, 예를 들어, C2H4, NH3 등의 불순물을 도핑하는 것이 행해지고 있다.
그러나, 실리콘 산화막 중에 C2H4, NH3 등의 불순물을 도핑하면, 다른 약품에 대한 내성, 예를 들어, H3PO4에 대한 에칭 내성을 손상시키거나, 디바이스 성능에 악영향을 미칠 우려가 있다.
본 발명은, 상기 실정을 감안하여 이루어진 것으로, 에칭 내성을 향상시킴과 함께 디바이스 성능에 악영향을 미치지 않는 실리콘 산화막의 형성 방법 및 그 형성 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 제1 양태에 따른 실리콘 산화막의 형성 방법은, 복수매의 피처리체가 수용된 반응실 내에 염소 원자를 포함하는 실리콘 소스를 공급하여, 상기 복수매의 피처리체에 실리콘 산화막을 성막하는 성막 공정을 구비하고, 상기 성막 공정에서는, 상기 반응실 내에 수소 가스를 공급하여 상기 반응실 내를 수소 분위기하로 한다.
상기 염소 원자를 포함하는 실리콘 소스는, 예를 들어, 테트라클로로실란, 트리클로로실란, 디클로로실란, 모노클로로실란, 헥사클로로디실란 중 어느 하나를 포함한다.
상기 성막 공정에 있어서의 반응실 내의 온도를 600℃ 내지 1000℃로 유지하는 것이 바람직하다.
상기 반응실 내에 공급하는 수소 가스를, 상기 염소 원자를 포함하는 실리콘 소스의 공급량의 0.5배 내지 5배 공급하는 것이 바람직하다.
본 발명의 제2 양태에 따른 실리콘 산화막의 형성 장치는, 복수매의 피처리체가 수용된 반응실 내에 염소 원자를 포함하는 실리콘 소스를 갖는 성막용 가스를 공급하는 성막용 가스 공급 수단과, 상기 반응실 내에 수소 가스를 공급하는 수소 공급 수단과, 상기 성막용 가스 공급 수단 및 상기 수소 공급 수단을 제어하는 제어 수단을 구비하고, 상기 제어 수단은, 상기 수소 공급 수단을 제어하여, 상기 반응실 내에 수소 가스를 공급시켜, 상기 반응실 내를 수소 분위기하로 함과 함께, 상기 성막용 가스 공급 수단을 제어하여, 상기 반응실 내에 성막용 가스를 공급함으로써 상기 복수매의 피처리체에 실리콘 산화막을 성막한다.
상기 염소 원자를 포함하는 실리콘 소스는, 예를 들어, 테트라클로로실란, 트리클로로실란, 디클로로실란, 모노클로로실란, 헥사클로로디실란 중 어느 하나를 포함한다.
본 발명에 따르면, 에칭 내성을 향상시킴과 함께 디바이스 성능에 악영향을 미치지 않는 실리콘 산화막의 형성 방법 및 그 형성 장치를 제공할 수 있다.
도 1은 본 발명의 실시 형태의 열처리 장치를 도시하는 도면.
도 2는 도 1의 제어부의 구성을 나타내는 도면.
도 3은 본 실시 형태의 실리콘 산화막의 형성 방법을 설명하는 레시피를 나타낸 도면.
도 4는 DHF에 대한 웨트 에칭 레이트를 나타내는 그래프.
도 5는 실리콘 산화막 중에 포함되는 수소 농도 및 염소 농도를 나타내는 그래프.
이하, 본 발명의 실리콘 산화막의 형성 방법 및 그 형성 장치에 대해 설명한다. 본 실시 형태에서는, 실리콘 산화막의 형성 장치로서, 도 1에 도시하는 뱃치식의 종형의 열처리 장치를 사용한 경우를 예로 들어 설명한다.
도 1에 도시하는 바와 같이, 열처리 장치(1)는, 길이 방향을 수직 방향으로 한 대략 원통 형상의 반응관(2)(반응관의 일예)을 구비하고 있다. 반응관(2)은, 내관(3)과, 내관(3)을 덮는 동시에 내관(3)과 일정한 간격을 갖도록 형성된 천정을 갖는 외관(4)으로 구성된 이중관 구조를 갖는다. 내관(3) 및 외관(4)은, 내열 및 내부식성이 우수한 재료, 예를 들어, 석영에 의해 형성되어 있다.
외관(4)의 하방에는, 통 형상으로 형성된 스테인리스강(SUS)으로 이루어지는 매니홀드(5)가 배치되어 있다. 매니홀드(5)는, 외관(4)의 하단과 기밀하게 접속되어 있다. 또한, 내관(3)은, 매니홀드(5)의 내벽으로부터 돌출됨과 함께, 매니홀드(5)와 일체로 형성된 지지 링(6)에 의해 지지되어 있다.
매니홀드(5)의 하방에는 덮개(7)가 배치되고, 보트 엘리베이터(8)에 의해 덮개(7)는 상하 이동 가능하게 구성되어 있다. 그리고, 보트 엘리베이터(8)에 의해 덮개(7)가 상승하면, 매니홀드(5)의 하방측(노구 부분)이 폐쇄되고, 보트 엘리베이터(8)에 의해 덮개(7)가 하강하면, 매니홀드(5)의 하방측(노구 부분)이 개방된다.
덮개(7)에는, 예를 들어, 석영으로 이루어지는 웨이퍼 보트(9)가 재치되어 있다. 웨이퍼 보트(9)는, 피처리체, 예를 들어, 반도체 웨이퍼(10)가 수직 방향으로 소정의 간격을 두고 복수매 수용 가능하게 구성되어 있다.
반응관(2)의 주위에는, 반응관(2)을 둘러싸도록 단열체(11)가 설치되어 있다. 단열체(11)의 내벽면에는, 예를 들어, 저항 발열체로 이루어지는 승온용 히터(12)가 설치되어 있다. 이 승온용 히터(12)에 의해 반응관(2)의 내부가 소정의 온도로 가열되고, 이 결과, 반도체 웨이퍼(10)가 소정의 온도로 가열된다.
매니홀드(5)의 측벽에는, 복수의 처리 가스 도입관(13)이 삽입 관통(접속)되어 있다. 또한, 도 1에서는 처리 가스 도입관(13)을 1개만 도시하고 있다. 처리 가스 도입관(13)은, 내관(3) 내를 면하도록 배치되어 있다. 예를 들어, 도 1에 도시하는 바와 같이, 처리 가스 도입관(13)은, 지지 링(6)보다 하방[내관(3)의 하방]의 매니홀드(5)의 측벽에 삽입 관통되어 있다.
처리 가스 도입관(13)은, 도시하지 않은 매스 플로우 컨트롤러 등을 통해, 도시하지 않은 처리 가스 공급원에 접속되어 있다. 이 때문에, 처리 가스 공급원으로부터 처리 가스 도입관(13)을 통해 원하는 양의 처리 가스가 반응관(2) 내에 공급된다. 처리 가스 도입관(13)으로부터 공급되는 처리 가스로서는, 예를 들어, 실리콘 산화막을 성막하는 성막용 가스, 성막 시에 있어서의 반응관(2) 내를 수소(H2) 분위기하로 하는 수소 가스 등을 들 수 있다. 성막용 가스는, 염소 원자를 포함하는 실리콘 소스와 산화제를 포함하고 있다. 염소 원자를 포함하는 실리콘 소스로서는, 테트라클로로실란, 트리클로로실란, 디클로로실란(DCS), 모노클로로실란, 헥사클로로디실란(HCD) 등을 들 수 있다. 산화제로서는, 아산화질소(N2O), 산화질소(NO), 이산화질소(NO2), 오존(O3) 등을 들 수 있다.
매니홀드(5)의 측벽에는 반응관(2) 내의 가스를 배기하기 위한 배기구(14)가 형성되어 있다. 배기구(14)는 지지 링(6)보다 상방에 형성되어 있고, 반응관(2) 내의 내관(3)과 외관(4) 사이에 형성된 공간에 연통된다. 그리고 내관(3)에서 발생한 배기 가스 등이 내관(3)과 외관(4) 사이의 공간을 통과하여 배기구(14)로 배기된다.
매니홀드(5)의 측벽의 배기구(14)의 하방에는, 퍼지 가스 공급관(15)이 삽입 관통되어 있다. 퍼지 가스 공급관(15)에는, 도시하지 않은 퍼지 가스 공급원이 접속되어 있고, 퍼지 가스 공급원으로부터 퍼지 가스 공급관(15)을 통해 원하는 양의 퍼지 가스, 예를 들어, 질소 가스가 반응관(2) 내에 공급된다.
배기구(14)에는 배기관(16)이 기밀하게 접속되어 있다. 배기관(16)에는, 그 상류측으로부터, 밸브(17)와, 진공 펌프(18)가 개재하여 설치되어 있다. 밸브(17)는, 배기관(16)의 개방도를 조정하여, 반응관(2) 내의 압력을 소정의 압력으로 제어한다. 진공 펌프(18)는, 배기관(16)을 통해 반응관(2) 내의 가스를 배기함과 함께, 반응관(2) 내의 압력을 조정한다.
또한, 배기관(16)에는, 도시하지 않은 트랩, 스크러버 등이 개재하여 설치되어 있고, 반응관(2)으로부터 배기된 배기 가스를, 무해화한 후, 열처리 장치(1) 밖으로 배기하도록 구성되어 있다.
또한, 열처리 장치(1)는, 장치 각 부의 제어를 행하는 제어부(100)를 구비하고 있다. 도 2에 제어부(100)의 구성을 나타낸다. 도 2에 나타내는 바와 같이, 제어부(100)에는, 조작 패널(121), 온도 센서(군)(122), 압력계(군)(123), 히터 컨트롤러(124), MFC 제어부(125), 밸브 제어부(126) 등이 접속되어 있다.
조작 패널(121)은, 표시 화면과 조작 버튼을 구비하고, 오퍼레이터의 조작 지시를 제어부(100)에 전달하고, 또한, 제어부(100)로부터의 여러 가지 정보를 표시 화면에 표시한다.
온도 센서(군)(122)는, 반응관(2), 처리 가스 도입관(13), 배기관(16) 등의 각 부 내의 온도를 측정하고, 그 측정값을 제어부(100)에 통지한다.
압력계(군)(123)는, 반응관(2), 처리 가스 도입관(13), 배기관(16) 등의 각 부 내의 압력을 측정하고, 그 측정값을 제어부(100)에 통지한다.
히터 컨트롤러(124)는, 승온용 히터(12)를 개별로 제어하기 위한 것으로, 제어부(100)로부터의 지시에 응답하여, 이들에 통전하여 이들을 가열하고, 또한, 이들의 소비 전력을 개별로 측정하여, 제어부(100)에 통지한다.
MFC 제어부(125)는, 처리 가스 도입관(13), 및, 퍼지 가스 공급관(15)에 설치된 도시하지 않은 매스 플로우 컨트롤러(MFC)를 제어하여, 이들에 흐르는 가스의 유량을 제어부(100)로부터 지시받은 유량으로 함과 함께, 실제로 흐른 가스의 유량을 측정하여, 제어부(100)에 통지한다.
밸브 제어부(126)는, 각 관에 배치된 밸브의 개방도를 제어부(100)로부터 지시받은 값으로 제어한다.
제어부(100)는, 레시피 기억부(111)와, ROM(Read Only Memory)(112)과, RAM(Random Access Memory)(113)과, I/O 포트(114)와, CPU(Central Processing Unit)(115)와, 이들을 서로 접속하는 버스(116)로 구성되어 있다.
레시피 기억부(111)에는, 셋업용 레시피와 복수의 프로세스용 레시피가 기억되어 있다. 열처리 장치(1)의 제조 당초에는, 셋업용 레시피만이 저장된다. 셋업용 레시피는, 각 열처리 장치에 따른 열 모델 등을 생성할 때에 실행되는 것이다. 프로세스용 레시피는, 사용자가 실제로 행하는 열처리(프로세스)마다 준비되는 레시피로서, 예를 들어, 반응관(2)으로의 반도체 웨이퍼(10)의 로딩으로부터, 처리 완료된 반도체 웨이퍼(10)를 언로딩할 때까지의, 각 부의 온도의 변화, 반응관(2) 내의 압력 변화, 처리 가스의 공급의 개시 및 정지의 타이밍과 공급량 등을 규정한다.
ROM(112)은, EEPROM(Electrically Erasable Programmable Read Only Memory), 플래시 메모리, 하드 디스크 등으로 구성되고, CPU(115)의 동작 프로그램 등을 기억하는 기록 매체이다.
RAM(113)은, CPU(115)의 워크 에리어 등으로서 기능한다.
I/O 포트(114)는, 조작 패널(121), 온도 센서(군)(122), 압력계(군)(123), 히터 컨트롤러(124), MFC 제어부(125), 밸브 제어부(126) 등에 접속되고, 데이터나 신호의 입출력을 제어한다.
CPU(115)는, 제어부(100)의 중추를 구성하고, ROM(112)에 기억된 제어 프로그램을 실행하고, 조작 패널(121)로부터의 지시에 따라, 레시피 기억부(111)에 기억되어 있는 레시피(프로세스용 레시피)를 따라, 열처리 장치(1)의 동작을 제어한다. 즉, CPU(115)는, 온도 센서(군)(122), 압력계(군)(123), MFC 제어부(125) 등에 반응관(2), 처리 가스 도입관(13), 및, 배기관(16)의 각 부 내의 온도, 압력, 유량 등을 측정시키고, 이 측정 데이터에 기초하여, 히터 컨트롤러(124), MFC 제어부(125), 밸브 제어부(126) 등에 제어 신호 등을 출력하고, 상기 각 부가 프로세스용 레시피에 따르도록 제어한다.
버스(116)는, 각 부의 사이에서 정보를 전달한다.
다음으로, 이상과 같이 구성된 열처리 장치(1)를 사용한 실리콘 산화막의 형성 방법에 대해 설명한다. 또한, 이하의 설명에 있어서, 열처리 장치(1)를 구성하는 각 부의 동작은, 제어부(100)[CPU(115)]에 의해 제어되고 있다. 또한, 각 처리에 있어서의 반응관(2) 내의 온도, 압력, 가스의 유량 등은, 전술한 바와 같이, 제어부(100)[CPU(115)]가 히터 컨트롤러(124)[승온용 히터(12)], MFC 제어부(125), 밸브 제어부(126) 등을 제어함으로써, 예를 들어, 도 3에 나타내는 바와 같은 레시피에 따른 조건으로 설정된다.
우선, 도 3의 (a)에 나타내는 바와 같이, 반응관(2)[내관(3)] 내를 소정의 온도로 설정한다. 또한, 도 3의 (c)에 나타내는 바와 같이, 퍼지 가스 공급관(15)으로부터 내관(3)[반응관(2)] 내에 소정량의 질소를 공급한다. 다음으로, 반도체 웨이퍼(10)가 수용되어 있는 웨이퍼 보트(9)를 덮개(7) 상에 재치한다. 그리고 보트 엘리베이터(8)에 의해 덮개(7)를 상승시켜, 반도체 웨이퍼(10)[웨이퍼 보트(9)]를 반응관(2) 내에 로딩한다(로딩 공정).
계속해서, 도 3의 (c)에 나타내는 바와 같이, 퍼지 가스 공급관(15)으로부터 내관(3) 내에 소정량의 질소를 공급함과 함께, 반응관(2) 내를 소정의 온도, 예를 들어, 도 3의 (a)에 나타내는 바와 같이, 780℃로 설정한다. 또한, 반응관(2) 내의 가스를 배출하고, 반응관(2)을 소정의 압력, 예를 들어, 도 3의 (b)에 나타내는 바와 같이, 250㎩(1.88Torr)로 감압한다. 그리고 반응관(2) 내를 상기 소정 온도 및 압력으로 안정시킨다(안정화 공정).
성막 공정에 있어서의 반응관(2) 내의 온도는, 600℃ 내지 1000℃인 것이 바람직하고, 700℃ 내지 900℃인 것이 더욱 바람직하다. 또한, 성막 공정에 이TDj서, 반응관(2) 내의 압력은, 1.33㎩ 내지 1330㎩(0.01Torr 내지 10Torr)인 것이 바람직하고, 13.3㎩ 내지 665㎩(0.1Torr 내지 5Torr)인 것이 더욱 바람직하다. 이는, 반응관(2) 내의 온도 및 압력을 이러한 범위로 함으로써, 실리콘 산화막을 보다 균일하게 성막할 수 있기 때문이다.
반응관(2) 내가 소정의 압력 및 온도로 안정되면, 퍼지 가스 공급관(15)으로부터의 질소의 공급을 정지한다. 그리고, 처리 가스 도입관(13)으로부터 반응관(2) 내에 소정량의 성막용 가스, 예를 들어, 도 3의 (d)에 나타내는 바와 같이, 실리콘 소스로서의 DCS를 0.175slm 공급함과 함께, 도 3의 (e)에 나타내는 바와 같이, 산화제로서의 N2O를 0.175slm 공급한다. 또한, 도 3의 (f)에 나타내는 바와 같이, 수소(H2) 가스를 0.35slm 공급한다(성막 공정). 이에 의해, 반도체 웨이퍼(10)의 표면에 실리콘 산화막(HTO막)이 형성된다.
여기서, 성막 공정에 있어서, 수소 가스를 공급하여, 반응관(2) 내를 수소 분위기하(H2 분위기하)로 하고 있으므로, 반도체 웨이퍼(10)의 표면에 형성되는 실리콘 산화막 중에 수소 원자나 염소 원자가 포함되기 어려워진다. 이 때문에, 실리콘 산화막의 에칭 내성을 향상시킴과 함께 디바이스 성능에 악영향을 미치지 않게 된다.
수소 가스의 공급량은, DCS(실리콘 소스)의 공급량의 0.5배 내지 10배인 것이 바람직하고, 0.8배 내지 5배인 것이 더욱 바람직하다. 이는, 수소 가스의 공급량을 이러한 범위로 함으로써, 형성되는 실리콘 산화막 중에 수소 원자나 염소 원자가 포함되기 어려워져, 실리콘 산화막의 에칭 내성을 보다 향상시킴과 함께 디바이스 성능에 악영향을 미치지 않게 되기 때문이다. 수소 가스의 공급량은, DCS의 공급량의 1배 내지 2.5배인 것이 가장 바람직하다. 이는, 수소 가스의 공급량을 많게 하면 실리콘 산화막 중의 염소 원자의 양을 저감 가능하지만, HTO막의 성막 레이트가 저하될 우려가 있기 때문이다.
반도체 웨이퍼(10)에 소정량의 실리콘 산화막이 형성되면, 처리 가스 도입관(13)으로부터의 성막용 가스 및 수소 가스의 공급을 정지한다. 다음으로, 도 3의 (c)에 나타내는 바와 같이, 퍼지 가스 공급관(15)으로부터 내관(3) 내에 소정량의 질소를 공급함과 함께, 도 3의 (a)에 나타내는 바와 같이, 반응관(2) 내를 소정의 온도로 설정한다. 또한, 반응관(2) 내의 가스를 배출하고, 반응관(2) 내의 압력을 상압으로 복귀시킨다(퍼지 공정). 또한, 반응관(2) 내의 가스를 확실하게 배출하기 위해, 반응관(2) 내의 가스의 배출 및 질소 가스의 공급을 복수회 반복하는 것이 바람직하다. 그리고 보트 엘리베이터(8)에 의해 덮개(7)를 하강시킴으로써, 반도체 웨이퍼(10)[웨이퍼 보트(9)]를 반응관(2) 내로부터 언로딩한다(언로딩 공정). 이에 의해, 실리콘 산화막의 형성이 종료된다.
다음으로, 본 발명의 실리콘 산화막의 형성 방법의 효과를 확인하기 위해, 도 3에 나타내는 레시피를 따라 반도체 웨이퍼(10)에 실리콘 산화막(HTO막)을 형성한 후, 50％ DHF(희불산):DIW(순수)＝1:200의 비율로 조합한 DHF에 있어서의 HTO막의 웨트 에칭 레이트를 측정하였다(제1 실시예). 또한, 성막 공정에 있어서의 수소(H2) 가스의 공급량을 0.175slm으로 한 경우에 대해서도, 마찬가지로 DHF에 있어서의 HTO막의 웨트 에칭 레이트를 측정하였다(제2 실시예). 또한, 비교를 위해, 성막 공정에 있어서 수소(H2) 가스를 공급하지 않는 경우에 대해서도 마찬가지로, DHF에 있어서의 HTO막의 웨트 에칭 레이트를 측정하였다(비교예). 결과를 도 4에 나타낸다.
도 4에 나타내는 바와 같이, 성막 공정에 있어서 수소 가스를 공급함으로써, DHF에 있어서의 HTO막의 웨트 에칭 레이트가 10％ 이상 저하되어, DHF 내성이 향상되는 것을 확인할 수 있었다.
또한, 제1 실시예, 비교예에 대해, 실리콘 산화막 중에 포함되는 수소 농도(수소 원자수) 및 염소 농도(염소 원자수)를 측정하였다. 결과를 도 5에 나타낸다. 도 5에 나타내는 바와 같이, 제1 실시예에서는, 수소 농도 및 염소 농도가 비교예에 비해 모두 감소되어 있는 것을 확인할 수 있었다. 이 때문에, 성막 공정에 있어서 수소 가스를 공급함으로써, 형성되는 실리콘 산화막 중의 수소 농도 및 염소 농도가 감소되는 것을 확인할 수 있었다.
따라서, 성막 공정에 있어서 수소 가스를 공급함으로써, 에칭 내성을 향상시킬 수 있는 동시에, 디바이스 성능에 악영향을 미치지 않게 되는 것을 확인할 수 있었다.
이상 설명한 바와 같이, 본 실시 형태에 따르면, 실리콘 산화막을 성막하는 성막 공정에 있어서 수소 가스를 공급하고 있으므로, 에칭 내성을 향상시킴과 함께 디바이스 성능에 악영향을 미치지 않게 된다.
또한, 본 발명은, 상기한 실시 형태에 한정되지 않고, 다양한 변형, 응용이 가능하다. 이하, 본 발명에 적용 가능한 다른 실시 형태에 대해 설명한다.
상기 실시 형태에서는, 성막용 가스로서 DCS를 사용한 경우를 예로 본 발명을 설명하였지만, 염소 원자를 포함하는 실리콘 소스이면 되고, 테트라클로로실란, 트리클로로실란, 헥사클로로디실란(HCD)이어도 된다. 또한, 산화제로서, 산화질소(NO), 이산화질소(NO2), 오존(O3)을 사용하여도 된다.
상기 실시 형태에서는, 열처리 장치로서, 이중관 구조의 뱃치식 종형 열처리 장치를 사용한 경우를 예로 본 발명을 설명하였지만, 예를 들어, 본 발명을 단관 구조의 뱃치식 열처리 장치에 적용하는 것도 가능하다.
본 발명의 실시 형태에 따른 제어부(100)는, 전용의 시스템에 상관없이, 통상의 컴퓨터 시스템을 이용하여 실현 가능하다. 예를 들어, 범용 컴퓨터에, 상술한 처리를 실행하기 위한 프로그램을 저장한 기록 매체(플렉시블 디스크, CD―ROM 등)로부터 상기 프로그램을 인스톨함으로써, 상술한 처리를 실행하는 제어부(100)를 구성할 수 있다.
그리고 이들 프로그램을 공급하기 위한 수단은 임의이다. 상술한 바와 같이 소정의 기록 매체를 통해 공급할 수 있는 것 외에, 예를 들어, 통신 회선, 통신 네트워크, 통신 시스템 등을 통해 공급하여도 된다. 이 경우, 예를 들어, 통신 네트워크의 게시판(BBS)에 상기 프로그램을 게시하고, 이것을 네트워크를 통해 반송파에 중첩하여 제공하여도 된다. 그리고, 이와 같이 제공된 프로그램을 기동하고, OS의 제어하에서, 다른 애플리케이션 프로그램과 마찬가지로 실행함으로써, 상술한 처리를 실행할 수 있다.
본 발명은, 실리콘 산화막의 형성 방법 및 그 형성 장치에 유용하다.
1 : 열처리 장치
2 : 반응관
3 : 내관
4 : 외관
5 : 매니홀드
6 : 지지 링
7 : 덮개
8 : 보트 엘리베이터
9 : 웨이퍼 보트
10 : 반도체 웨이퍼
11 : 단열체
12 : 승온용 히터
13 : 처리 가스 도입관
14 : 배기구
15 : 퍼지 가스 공급관
16 : 배기관
17 : 밸브
18 : 진공 펌프
100 : 제어부
111 : 레시피 기억부
112 : ROM
113 : RAM
114 : I/O 포트
115 : CPU
116 : 버스
121 : 조작 패널
122 : 온도 센서
123 : 압력계
124 : 히터 컨트롤러
125 : MFC 제어부
126 : 밸브 제어부

Claims (6)

  1. 복수매의 피처리체가 수용된 반응실 내에 염소 원자를 포함하는 실리콘 소스를 공급하여, 상기 복수매의 피처리체에 실리콘 산화막을 성막하는 성막 공정을 구비하고,
    상기 성막 공정에서는, 상기 반응실 내에 수소 가스를 공급하여 상기 반응실 내를 수소 분위기하로 하는
    실리콘 산화막의 형성 방법.
  2. 제1항에 있어서,
    상기 염소 원자를 포함하는 상기 실리콘 소스는, 테트라클로로실란, 트리클로로실란, 디클로로실란, 모노클로로실란, 헥사클로로디실란 중 어느 하나를 포함하는
    실리콘 산화막의 형성 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 성막 공정에 있어서의 상기 반응실 내의 온도를 600℃ 내지 1000℃로 유지하는 실리콘 산화막의 형성 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 반응실 내에 공급하는 상기 수소 가스의 공급량은, 상기 염소 원자를 포함하는 상기 실리콘 소스의 공급량의 0.5배 내지 5배인
    실리콘 산화막의 형성 방법.
  5. 복수매의 피처리체가 수용된 반응실 내에 염소 원자를 포함하는 실리콘 소스를 갖는 성막용 가스를 공급하는 성막용 가스 공급 수단과,
    상기 반응실 내에 수소 가스를 공급하는 수소 공급 수단과,
    상기 성막용 가스 공급 수단 및 상기 수소 공급 수단을 제어하는 제어 수단을 구비하고,
    상기 제어 수단은, 상기 수소 공급 수단을 제어하여, 상기 반응실 내에 상기 수소 가스를 공급시켜, 상기 반응실 내를 수소 분위기하로 함과 함께, 상기 성막용 가스 공급 수단을 제어하여, 상기 반응실 내에 상기 성막용 가스를 공급함으로써 상기 복수매의 피처리체에 실리콘 산화막을 성막하는
    실리콘 산화막의 형성 장치.
  6. 제5항에 있어서,
    상기 염소 원자를 포함하는 상기 실리콘 소스는, 테트라클로로실란, 트리클로로실란, 디클로로실란, 모노클로로실란, 헥사클로로디실란 중 어느 하나를 포함하는
    실리콘 산화막의 형성 장치.
KR1020130076566A 2012-07-04 2013-07-01 실리콘 산화막의 형성 방법 및 그 형성 장치 KR20140005090A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012150758A JP2014013837A (ja) 2012-07-04 2012-07-04 シリコン酸化膜の形成方法およびその形成装置
JPJP-P-2012-150758 2012-07-04

Publications (1)

Publication Number Publication Date
KR20140005090A true KR20140005090A (ko) 2014-01-14

Family

ID=49878842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130076566A KR20140005090A (ko) 2012-07-04 2013-07-01 실리콘 산화막의 형성 방법 및 그 형성 장치

Country Status (4)

Country Link
US (1) US20140011371A1 (ko)
JP (1) JP2014013837A (ko)
KR (1) KR20140005090A (ko)
CN (1) CN103526178A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9947174B2 (en) * 2014-10-30 2018-04-17 Microsoft Technology Licensing, Llc Computer system for multiple user, multiple event real-time online wagering
JP6749268B2 (ja) * 2017-03-07 2020-09-02 東京エレクトロン株式会社 基板処理装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465044B1 (en) * 1999-07-09 2002-10-15 Silicon Valley Group, Thermal Systems Llp Chemical vapor deposition of silicon oxide films using alkylsiloxane oligomers with ozone
US7199061B2 (en) * 2003-04-21 2007-04-03 Applied Materials, Inc. Pecvd silicon oxide thin film deposition
JP2010087187A (ja) * 2008-09-30 2010-04-15 Tokyo Electron Ltd 酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JP2011077322A (ja) * 2009-09-30 2011-04-14 Tokyo Electron Ltd 結晶性珪素膜の成膜方法およびプラズマｃｖｄ装置
JP5616737B2 (ja) * 2009-11-20 2014-10-29 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置

Also Published As

Publication number Publication date
US20140011371A1 (en) 2014-01-09
JP2014013837A (ja) 2014-01-23
CN103526178A (zh) 2014-01-22

Similar Documents

Publication Publication Date Title
KR101716085B1 (ko) 박막 형성 방법 및 박막 형성 장치
JP5064296B2 (ja) シリコン炭窒化膜の形成方法および形成装置
US8586448B2 (en) Method and apparatus for forming silicon film
KR20110128145A (ko) 실리콘막의 형성 방법 및 그의 형성 장치
JP4916257B2 (ja) 酸化膜の形成方法、酸化膜の形成装置及びプログラム
JP2006351689A (ja) シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム
JP5692763B2 (ja) シリコン膜の形成方法およびその形成装置
JP6092040B2 (ja) シリコン膜の形成方法およびその形成装置
JP6013313B2 (ja) 積層型半導体素子の製造方法、積層型半導体素子、及び、その製造装置
KR20150112820A (ko) 아몰퍼스 실리콘막 형성 장치의 세정 방법, 아몰퍼스 실리콘막의 형성 방법 및 아몰퍼스 실리콘막 형성 장치
JP2008283148A (ja) 薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置
KR20130133672A (ko) 실리콘막의 형성 방법 및 그의 형성 장치
KR20140005090A (ko) 실리콘 산화막의 형성 방법 및 그 형성 장치
KR20150100557A (ko) 카본을 포함하는 실리콘막의 형성 방법, 및 형성 장치
KR20150098195A (ko) 실리콘 산화막의 형성 방법 및 실리콘 산화막의 형성 장치
US9006115B2 (en) Silicon oxide film forming method and apparatus
JP5571233B2 (ja) 薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置
JP5658118B2 (ja) シリコン酸化膜の形成方法およびその形成装置
JP5922542B2 (ja) 積層膜の形成方法およびその形成装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
E801 Decision on dismissal of amendment