KR20110128145A - 실리콘막의 형성 방법 및 그의 형성 장치 - Google Patents

실리콘막의 형성 방법 및 그의 형성 장치 Download PDF

Info

Publication number
KR20110128145A
KR20110128145A KR1020110046713A KR20110046713A KR20110128145A KR 20110128145 A KR20110128145 A KR 20110128145A KR 1020110046713 A KR1020110046713 A KR 1020110046713A KR 20110046713 A KR20110046713 A KR 20110046713A KR 20110128145 A KR20110128145 A KR 20110128145A
Authority
KR
South Korea
Prior art keywords
film
silicon film
groove
forming
etching
Prior art date
Application number
KR1020110046713A
Other languages
English (en)
Other versions
KR101477159B1 (ko
Inventor
아키노부 가키모토
사토시 다카기
쥰지 아리가
노리후미 기무라
카즈히데 하세베
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20110128145A publication Critical patent/KR20110128145A/ko
Application granted granted Critical
Publication of KR101477159B1 publication Critical patent/KR101477159B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(과제) 보이드의 발생을 억제할 수 있는 실리콘막의 형성 방법 및 그의 형성 장치를 제공한다.
(해결 수단) 실리콘막의 형성 방법은, 제1 성막 공정과, 에칭 공정과, 제2 성막 공정을 구비하고 있다. 제1 성막 공정에서는, 피(被)처리체의 홈을 매입하도록 실리콘막을 성막한다. 에칭 공정에서는, 제1 성막 공정으로 성막된 실리콘막을 에칭하여 상기 홈의 개구부를 넓힌다. 제2 성막 공정에서는, 에칭 공정으로 개구부가 넓혀진 홈에 실리콘막을 매입하도록 성막한다. 이에 따라, 표면에 홈이 형성된 피처리체의 홈에 실리콘막을 형성한다.

Description

실리콘막의 형성 방법 및 그의 형성 장치{SILICON FILM FORMATION METHOD AND SILICON FILM FORMATION APPARATUS}
본 발명은, 실리콘막의 형성 방법 및 그의 형성 장치에 관한 것이다.
반도체 장치 등의 제조 프로세스에서는, 실리콘 기판 상의 층간 절연막에 트렌치, 홀 형상의 홈(콘택트 홀)을 형성하고, 폴리실리콘막, 어모퍼스 실리콘막, 불순물로 도프된 폴리실리콘막 및 어모퍼스 실리콘막 등의 실리콘막(Si막)을 매입하여 전극을 형성하는 공정이 있다.
이러한 공정에서는, 예를 들면, 특허문헌 1에 나타내는 바와 같이, 실리콘 기판 상의 층간 절연막에 콘택트 홀을 형성하여, CVD(Chemical Vapor Deposition)법으로 폴리실리콘의 성막과, 그 폴리실리콘의 근소한 에칭 후에 재차 폴리실리콘을 성막하는 방법이 개시되어 있다.
일본공개특허공보 평10－321556호
그런데, 반도체 장치의 미세화에 수반하여, Si막을 매입하는 홈의 애스펙트비(aspect ratio)가 높아져 있다. 애스펙트비가 높아지면, Si막 매입시에 보이드(void)가 발생하기 쉬워, Si막의 전극으로서의 특성이 열화되어 버릴 우려가 있다. 이 때문에, 애스펙트비가 높아져도 보이드의 발생을 억제할 수 있는 Si막의 형성 방법이 요구되고 있다.
본 발명은, 상기 문제를 감안하여 이루어진 것으로, 보이드의 발생을 억제할 수 있는 실리콘막의 형성 방법 및 그의 형성 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 제1 관점에 따른 실리콘막의 형성 방법은,
표면에 홈이 형성된 피(被)처리체의 홈에 실리콘막을 형성하는 실리콘막의 형성 방법으로서,
상기 피처리체의 홈을 매입하도록 실리콘막을 성막하는 제1 성막 공정과,
상기 제1 성막 공정으로 성막된 실리콘막을 에칭하여 상기 홈의 개구부를 넓히는 에칭 공정과,
상기 에칭 공정으로 개구부가 넓혀진 홈에 실리콘막을 매입하도록 성막하는 제2 성막 공정을 구비하는 것을 특징으로 한다.
상기 피처리체를 수용하는 반응실 내에 복수의 피처리체를 수용하는 수용 공정을 추가로 구비해도 좋다. 이 경우, 상기 제1 성막 공정 및 상기 제2 성막 공정에서는, 상기 반응실 내에 실리콘 성막용 가스를 공급하여 실리콘막을 성막하고, 상기 에칭 공정에서는, 상기 반응실 내에 에칭용 가스를 공급하여 상기 제1 성막 공정으로 성막된 실리콘막을 에칭한다.
상기 피처리체의 표면에 시드층(seed layer)을 형성하는 시드층 형성 공정을 추가로 구비해도 좋다. 이 경우, 상기 제1 성막 공정에서는, 상기 시드층 상에 실리콘막을 성막한다.
상기 피처리체의 홈의 저부(底部)에 형성된 자연 산화막을 제거하는 자연 산화막 제거 공정을 추가로 구비해도 좋다.
상기 제1 성막 공정 후에, 상기 에칭 공정 및, 상기 제2 성막 공정을 복수회 반복해도 좋다.
상기 반응실 내에 상기 피처리체가 수용된 상태에서, 상기 제1 성막 공정, 상기 에칭 공정 및, 상기 제2 성막 공정을 연속하여 행해도 좋다.
본 발명의 제2 관점에 따른 실리콘막의 형성 장치는,
표면에 홈이 형성된 피처리체의 홈에 실리콘막을 형성하는 실리콘막의 형성 장치로서,
상기 피처리체의 홈을 매입하도록 실리콘막을 성막하는 제1 성막 수단과,
상기 제1 성막 수단으로 성막된 실리콘막을 에칭하여 상기 홈의 개구부를 넓히는 에칭 수단과,
상기 에칭 수단으로 개구부가 넓혀진 홈에 실리콘막을 매입하도록 성막하는 제2 성막 수단을 구비하는 것을 특징으로 한다.
상기 피처리체를 수용하는 반응실 내에 복수의 피처리체를 수용하는 수용 수단을 추가로 구비해도 좋다. 이 경우, 상기 제1 성막 수단 및 상기 제2 성막 수단은 상기 반응실 내에 실리콘 성막용 가스를 공급하여 실리콘막을 성막하고, 상기 에칭 수단에서는 상기 반응실 내에 에칭용 가스를 공급하여 상기 제1 성막 수단으로 성막된 실리콘막을 에칭한다.
상기 피처리체의 표면에 시드층을 형성하는 시드층 형성 수단을 추가로 구비해도 좋다. 이 경우, 상기 제1 성막 수단은, 상기 시드층 상에 실리콘막을 성막한다.
상기 피처리체의 홈의 저부에 형성된 자연 산화막을 제거하는 자연 산화막 제거 수단을 추가로 구비해도 좋다.
장치의 각 부를 제어하는 제어 수단을 추가로 구비하고, 상기 제어 수단은, 상기 제1 성막 수단, 상기 에칭 수단 및, 상기 제2 성막 수단을 제어하고, 상기 반응실 내에 상기 피처리체가 수용된 상태에서, 상기 피처리체의 홈을 매입하도록 실리콘막을 성막하고, 성막한 실리콘막을 에칭하여 상기 홈의 개구부를 넓히고, 개구부를 넓힌 홈에 실리콘막을 매입하도록 성막해도 좋다.
본 발명에 의하면, 보이드의 발생을 억제할 수 있다.
도 1은 본 발명의 실시 형태의 열처리 장치를 나타내는 도면이다.
도 2는 도 1의 제어부의 구성을 나타내는 도면이다.
도 3은 본 실시 형태의 실리콘막의 형성 방법을 설명하는 레시피를 나타낸 도면이다.
도 4는 본 실시 형태의 실리콘막의 형성 방법을 설명하기 위한 도면이다.
도 5(a)는 실리콘막의 제조 조건을 나타내는 도면이고, 도 5(b)는 보이드율을 나타내는 도면이다.
도 6은 다른 실시 형태의 실리콘막의 형성 방법을 설명하는 레시피를 나타낸 도면이다.
도 7은 다른 실시 형태의 실리콘막의 형성 방법을 설명하기 위한 도면이다.
도 8은 다른 실시 형태의 실리콘막의 형성 방법을 설명하는 레시피를 나타낸 도면이다.
(발명을 실시하기 위한 형태)
이하, 본 발명의 실리콘막의 형성 방법 및 그의 형성 장치에 대해서 설명한다. 본 실시 형태에서는, 실리콘막의 형성 장치로서, 도 1에 나타내는 배치식(batch type)의 종형(vertical)의 열처리 장치를 이용한 경우를 예로 설명한다.
도 1에 나타내는 바와 같이, 열처리 장치(1)는, 길이 방향이 수직 방향으로 향해진 대략 원통 형상의 반응관(2)을 구비하고 있다. 반응관(2)은, 내관(3)과, 내관(3)을 덮음과 함께 내관(3)과 일정한 간격을 갖도록 형성된 천정이 있는 외관(4)으로 구성된 이중관 구조를 갖는다. 내관(3) 및 외관(4)은, 내열 및 내(耐)부식성이 우수한 재료, 예를 들면, 석영에 의해 형성되어 있다.
외관(4)의 하방에는, 통 형상으로 형성된 스테인리스 강(SUS)으로 이루어지는 매니폴드(manifold; 5)가 배치되어 있다. 매니폴드(5)는, 외관(4)의 하단(下端)과 기밀하게 접속되어 있다. 또한, 내관(3)은, 매니폴드(5)의 내벽으로부터 돌출됨과 함께, 매니폴드(5)와 일체로 형성된 지지 링(6)에 지지되어 있다.
매니폴드(5)의 하방에는 덮개체(7)가 배치되고, 보트 엘리베이터(8)에 의해 덮개체(7)는 상하 이동이 가능하게 구성되어 있다. 그리고, 보트 엘리베이터(8)에 의해 덮개체(7)가 상승하면 매니폴드(5)의 하방측(로(furnace) 입구 부분)이 폐쇄되고, 보트 엘리베이터(8)에 의해 덮개체(7)가 하강하면 매니폴드(5)의 하방측(로 입구 부분)이 개구된다.
덮개체(7)에는, 예를 들면, 석영으로 이루어지는 웨이퍼 보트(9)가 올려놓여져 있다. 웨이퍼 보트(9)는, 피처리체, 예를 들면, 반도체 웨이퍼(10)가 수직 방향으로 소정의 간격을 두고 복수매 수용 가능하게 구성되어 있다.
반응관(2)의 주위에는, 반응관(2)을 둘러싸도록 단열체(11)가 형성되어 있다. 단열체(11)의 내벽면에는, 예를 들면, 저항 발열체로 이루어지는 승온용(昇溫用) 히터(12)가 설치되어 있다. 이 승온용 히터(12)에 의해 반응관(2)의 내부가 소정의 온도로 가열되고, 이 결과, 반도체 웨이퍼(10)가 소정의 온도로 가열된다.
매니폴드(5)의 측면에는, 복수의 처리 가스 도입관(13)이 삽입 통과(접속)되어 있다. 또한, 도 1에서는 처리 가스 도입관(13)을 1개만 그리고 있다. 처리 가스 도입관(13)은, 내관(3) 내를 면하도록 설치되어 있다. 예를 들면, 도 1에 나타내는 바와 같이, 처리 가스 도입관(13)은, 지지 링(6)보다 하방(내관(3)의 하방)의 매니폴드(5)의 측면에 삽입 통과되어 있다.
처리 가스 도입관(13)은, 도시하지 않은 매스 플로우 컨트롤러 등을 통하여, 도시하지 않은 처리 가스 공급원이 접속되어 있다. 이 때문에, 처리 가스 공급원으로부터 처리 가스 공급관(13)을 통하여 원하는 양의 처리 가스가 반응관(2) 내에 공급된다. 처리 가스 도입관(13)으로부터 공급되는 처리 가스로서, 폴리실리콘막, 어모퍼스 실리콘막, 불순물로 도프된 폴리실리콘막 및 어모퍼스 실리콘막 등의 실리콘막(Si막)을 성막하는 성막용 가스가 있다. 성막용 가스로서는, 예를 들면, SiH4 등이 이용된다. 또한, Si막을 불순물로 도프하는 경우에는, PH3, BCl3 등의 불순물이 포함된다.
또한, 본 발명의 실리콘막의 형성 방법에서는, 후술하는 바와 같이, 반도체 웨이퍼(10)의 표면에 형성된 홈에 제1 성막 공정에서 Si막을 매입한 후, 에칭 공정에서 매입한 홈의 개구부가 넓혀지고, 제2 성막 공정에서 개구부가 넓혀진 홈에 Si막이 매입된다. 이 때문에, 처리 가스 도입관(13)으로부터 공급되는 처리 가스로서 에칭 가스가 있다. 에칭 가스로서는, 예를 들면, Cl2, F2, ClF3 등의 할로겐 가스가 이용된다.
또한, 본 발명의 실리콘막의 형성 방법에 있어서, 후술하는 바와 같이, 제1 성막 공정 전에 홈에 시드층을 형성하는 경우에는, 처리 가스 도입관(13)으로부터 시드층 형성용 가스, 예를 들면, 아미노기를 포함하는 실란, Si2H6, Si4H10 등의 고차 실란이 반응관(2) 내에 공급된다. 아미노기를 포함하는 실란으로서는, 예를 들면, 비스터셔리부틸아미노실란(BTBAS), 트리-디메틸아미노실란(3DMAS), 테트라-디메틸아미노실란(4DMAS), 디이소프로필아미노실란(DIPAS), 비스디에틸아미노실란(BDEAS), 비스디메틸아미노실란(BDMAS) 등이 있다. 또한, 실리콘막의 형성 방법에 있어서, 후술하는 바와 같이, 제1 성막 공정 전에 홈의 자연 산화막을 제거하는 경우에는, 처리 가스 도입관(13)으로부터 자연 산화막 제거용 가스, 예를 들면, 암모니아와 HF, 또는 암모니아와 NF3가 동시에 반응관(2) 내에 공급된다.
매니폴드(5)의 측면에는 반응관(2) 내의 가스를 배기하기 위한 배기구(14)가 형성되어 있다. 배기구(14)는 지지 링(6)보다 상방에 형성되어 있어, 반응관(2) 내의 내관(3)과 외관(4)과의 사이에 형성된 공간으로 연통(communication)한다. 그리고, 내관(3)에서 발생한 배기 가스 등이 내관(3)과 외관(4)과의 사이의 공간을 지나 배기구(14)로 배기된다.
매니폴드(5)의 측면의 배기구(14)의 하방에는, 퍼지 가스 공급관(15)이 삽입 통과되어 있다. 퍼지 가스 공급관(15)에는, 도시하지 않은 퍼지 가스 공급원이 접속되어 있어, 퍼지 가스 공급원으로부터 퍼지 가스 공급관(15)을 통하여 원하는 양의 퍼지 가스, 예를 들면, 질소 가스가 반응관(2) 내에 공급된다.
배기구(14)에는 배기관(16)이 기밀하게 접속되어 있다. 배기관(16)에는, 그의 상류측으로부터, 밸브(17)와 진공 펌프(18)가 개설되어 있다. 밸브(17)는, 배기관(16)의 개도(開度)를 조정하여, 반응관(2) 내의 압력을 소정의 압력으로 제어한다. 진공 펌프(18)는, 배기관(16)을 통하여 반응관(2) 내의 가스를 배기함과 함께, 반응관(2) 내의 압력을 조정한다.
또한, 배기관(16)에는, 도시하지 않은 트랩, 스크러버 등이 개설되어 있어, 반응관(2)으로부터 배기된 배기 가스를, 무해화(無害化)한 후, 열처리 장치(1) 밖으로 배기하도록 구성되어 있다.
또한, 열처리 장치(1)는, 장치 각 부의 제어를 행하는 제어부(100)를 구비하고 있다. 도 2에 제어부(100)의 구성을 나타낸다. 도 2에 나타내는 바와 같이, 제어부(100)에는, 조작 패널(121), 온도 센서(군)(122), 압력계(군)(123), 히터 컨트롤러(124), MFC 제어부(125), 밸브 제어부(126) 등이 접속되어 있다.
조작 패널(121)은, 표시 화면과 조작 버튼을 구비하여, 오퍼레이터의 조작 지시를 제어부(100)에 전달하고, 또한, 제어부(100)로부터의 여러 가지 정보를 표시 화면에 표시한다.
온도 센서(군)(122)는, 반응관(2) 내, 처리 가스 도입관(13) 내, 배기관(16) 내 등의 각 부의 온도를 측정하고, 그의 측정값을 제어부(100)에 통지한다.
압력계(군)(123)는, 반응관(2) 내, 처리 가스 도입관(13) 내, 배기관(16) 내 등의 각 부의 압력을 측정하고, 그의 측정값을 제어부(100)에 통지한다.
히터 컨트롤러(124)는, 승온용 히터(12)를 개별적으로 제어하기 위한 것으로, 제어부(100)로부터의 지시에 응답하여, 이들에 통전하여 이들을 가열하고, 또한, 이들 소비 전력을 개별적으로 측정하고, 제어부(100)에 통지한다.
MFC 제어부(125)는, 처리 가스 도입관(13) 및, 퍼지 가스 공급관(15)에 설치된 도시하지 않은 매스 플로우 컨트롤러(MFC)를 제어하여, 이들에 흐르는 가스의 유량을 제어부(100)로부터 지시된 양으로 함과 함께, 실제로 흐른 가스의 유량을 측정하여, 제어부(100)에 통지한다.
밸브 제어부(126)는, 각 관에 배치된 밸브의 개도를 제어부(100)로부터 지시된 값으로 제어한다.
제어부(100)는, 레시피 기억부(111)와, ROM(112)과, RAM(113)과, I/O 포트(114)와, CPU(Central Processing Unit; 115)와, 이들을 상호 접속하는 버스(116)로 구성되어 있다.
레시피 기억부(111)에는, 셋업용 레시피와 복수의 프로세스용 레시피가 기억되어 있다. 열처리 장치(1)의 제조 당초는, 셋업용 레시피만이 격납된다. 셋업용 레시피는, 각 열처리 장치에 따른 열 모델 등을 생성할 때에 실행되는 것이다. 프로세스용 레시피는, 유저가 실제로 행하는 열처리(프로세스)마다 준비되는 레시피로, 예를 들면, 반응관(2)으로의 반도체 웨이퍼(10)의 로드로부터, 처리를 종료한 반도체 웨이퍼(10)를 언로드할 때까지의, 각 부의 온도의 변화, 반응관(2) 내의 압력 변화, 처리 가스의 공급의 개시 및 정지의 타이밍과 공급량 등을 규정한다.
ROM(112)은, EEPROM, 플래시 메모리, 하드 디스크 등으로 구성되고, CPU(115)의 동작 프로그램 등을 기억하는 기록 매체이다.
RAM(113)은, CPU(115)의 워크 에어리어(work area) 등으로서 기능한다.
I/O 포트(114)는, 조작 패널(121), 온도 센서(122), 압력계(123), 히터 컨트롤러(124), MFC 제어부(125), 밸브 제어부(126) 등에 접속되어, 데이터나 신호의 입출력을 제어한다.
CPU(115)는, 제어부(100)의 중추를 구성하고, ROM(112)에 기억된 제어 프로그램을 실행하여, 조작 패널(121)로부터의 지시에 따라, 레시피 기억부(111)에 기억되어 있는 레시피(프로세스용 레시피)를 따라서, 열처리 장치(1)의 동작을 제어한다. 즉, CPU(115)는, 온도 센서(군)(122), 압력계(군)(123), MFC 제어부(125) 등에 반응관(2) 내, 처리 가스 도입관(13) 내 및, 배기관(16) 내의 각 부의 온도, 압력, 유량 등을 측정시키고, 이 측정 데이터에 기초하여, 히터 컨트롤러(124), MFC 제어부(125), 밸브 제어부(126) 등에 제어 신호 등을 출력하여, 상기 각 부가 프로세스용 레시피에 따르도록 제어한다.
버스(116)는, 각 부의 사이에서 정보를 전달한다.
다음으로, 이상과 같이 구성된 열처리 장치(1)를 이용한 실리콘막의 형성 방법에 대해서 설명한다. 또한, 이하의 설명에 있어서, 열처리 장치(1)를 구성하는 각 부의 동작은, 제어부(100)(CPU(115))에 의해 제어되고 있다. 또한, 각 처리에 있어서의 반응관(2) 내의 온도, 압력, 가스의 유량 등은, 전술하는 바와 같이, 제어부(100)(CPU(115))가 히터 컨트롤러(124)(승온용 히터(12)), MFC 제어부(125), 밸브 제어부(126) 등을 제어함으로써, 예를 들면, 도 3에 나타내는 바와 같은 레시피에 따른 조건으로 설정된다.
또한, 본 실시 형태에서는, 피처리체로서의 반도체 웨이퍼(10)에는, 도 4의 (a)에 나타내는 바와 같이, 기판(51) 상에 절연막(52)이 형성되어 있고, 반도체 웨이퍼(10)의 표면에는 콘택트 홀을 형성하기 위한 홈(53)이 형성되어 있다. 본 발명의 실리콘막의 형성 방법은, 이 반도체 웨이퍼(10)의 표면에 형성된 홈(53)을 매입하도록, 폴리실리콘막, 어모퍼스 실리콘막, 불순물로 도프된 폴리실리콘막 및 어모퍼스 실리콘막 등의 실리콘막(Si막)을 성막하는 제1 성막 공정과, 성막된 Si막을 에칭하여 홈(53)의 개구부를 넓히는 에칭 공정과, 에칭 공정으로 개구부가 넓혀진 홈(53)에 Si막을 매입하도록 성막하는 제2 성막 공정을 구비하고 있다. 이하, 이들 공정을 포함하는 실리콘막의 형성 방법에 대해서 설명한다.
우선, 반응관(2)(내관(3)) 내를 소정의 온도, 예를 들면, 도 3의 (a)에 나타내는 바와 같이 300℃로 설정한다. 또한, 도 3의 (c)에 나타내는 바와 같이, 퍼지 가스 공급관(15)으로부터 내관(3)(반응관(2)) 내에 소정량의 질소를 공급한다. 다음으로, 도 4의 (a)에 나타내는 반도체 웨이퍼(10)가 수용되어 있는 웨이퍼 보트(9)를 덮개체(7) 상에 올려놓는다. 그리고, 보트 엘리베이터(8)에 의해 덮개체(7)를 상승시켜, 반도체 웨이퍼(10)(웨이퍼 보트(9))를 반응관(2) 내에 로드한다(로드 공정).
이어서, 도 3의 (c)에 나타내는 바와 같이, 퍼지 가스 공급관(15)으로부터 내관(3) 내에 소정량의 질소를 공급함과 함께, 반응관(2) 내를 소정의 온도, 예를 들면, 도 3의 (a)에 나타내는 바와 같이, 535℃로 설정한다. 또한, 반응관(2) 내의 가스를 배출하여, 반응관(2)을 소정의 압력, 예를 들면, 도 3의 (b)에 나타내는 바와 같이, 93Pa(0.7Torr)으로 감압한다. 그리고, 반응관(2) 내를 이 온도 및 압력으로 안정시킨다(안정화 공정).
여기에서, 반응관(2) 내의 온도는, 450℃∼700℃인 것이 바람직하고, 490℃∼650℃인 것이 더욱 바람직하다. 또한, 반응관(2) 내의 압력은, 1.33Pa∼133Pa(0.01Torr∼1Torr)인 것이 바람직하다. 반응관(2) 내의 온도 및 압력을 이러한 범위로 함으로써, Si막을 보다 균일하게 성막할 수 있기 때문이다.
반응관(2) 내가 소정의 압력 및 온도로 안정되면, 퍼지 가스 공급관(15)으로부터의 질소의 공급을 정지한다. 그리고, 도 3의 (d)에 나타내는 바와 같이, 처리 가스 도입관(13)으로부터 반응관(2) 내에 소정량의 성막용 가스, 예를 들면, SiH4를 공급한다(제1 성막 공정). 이 제1 성막 공정에 의해, 도 4의 (b)에 나타내는 바와 같이, 반도체 웨이퍼(10)의 절연막(52) 상 및, 홈(53) 내에 Si막(54)이 형성된다.
여기에서, 제1 성막 공정에서는, 홈(53)이 개구부를 갖도록, 반도체 웨이퍼(10)의 절연막(52) 상 및, 홈(53) 내에 Si막(54)을 형성하는 것이 바람직하다. 즉, 제1 성막 공정에서는, 홈(53)을 완전하게 메우도록 Si막(54)을 형성하는 것이 아니라, 홈(53)이 개구부를 갖도록 Si막(54)을 형성하는 것이 바람직하다. 이에 따라, 제1 성막 공정에서 홈(53) 내의 보이드가 발생하는 것을 확실히 방지할 수 있다.
반도체 웨이퍼(10)에 소정량의 Si막이 형성되면, 처리 가스 도입관(13)으로부터의 성막용 가스의 공급을 정지한다. 다음으로, 도 3의 (c)에 나타내는 바와 같이, 퍼지 가스 공급관(15)으로부터 내관(3) 내에 소정량의 질소를 공급함과 함께, 반응관(2) 내를 소정의 온도, 예를 들면, 도 3의 (a)에 나타내는 바와 같이 300℃로 설정한다. 또한, 반응관(2) 내의 가스를 배출하여, 반응관(2)을 소정의 압력, 예를 들면, 도 3의 (b)에 나타내는 바와 같이 40Pa(0.3Torr)로 감압한다. 그리고, 반응관(2) 내를 이 온도 및 압력으로 안정시킨다(퍼지·안정화 공정). 또한, 반응관(2) 내의 가스를 확실히 배출하기 위해, 반응관(2) 내의 가스의 배출 및 질소 가스의 공급을 복수회 반복하는 것이 바람직하다.
여기에서, 반응관(2) 내의 온도는, 100℃∼550℃인 것이 바람직하다. 100℃보다 낮으면 후술하는 에칭 공정에 있어서 Si막(54)을 에칭할 수 없을 우려가 있고, 550℃보다 높으면 Si막(54)의 에칭 제어가 곤란해질 우려가 있기 때문이다. 반응관(2) 내의 압력은, 1.33Pa∼133Pa(0.01Torr∼1Torr)인 것이 바람직하다.
반응관(2) 내가 소정의 압력 및 온도로 안정되면, 도 3의 (c)에 나타내는 바와 같이, 퍼지 가스 공급관(15)으로부터 내관(3) 내에 소정량의 질소를 공급함과 함께, 도 3의 (e)에 나타내는 바와 같이, 처리 가스 도입관(13)으로부터 반응관(2) 내에 소정량의 에칭용 가스, 예를 들면, Cl2를 공급한다(에칭 공정). 이 에칭 공정에 의해, 도 4의 (c)에 나타내는 바와 같이, 반도체 웨이퍼(10)의 홈(53)에 형성된 Si막(54)이 에칭된다.
이 에칭 공정에서는, 제1 성막 공정으로 형성된 Si막(54)을 홈(53)의 개구부가 넓어지도록 에칭한다. 즉, 도 4의 (c)에 나타내는 바와 같이, 홈(53)의 개구부에 형성된 Si막(54)의 에칭량을 많게 함과 함께, 홈(53)의 저부 부근에 형성된 Si막(54)의 에칭량을 적게 한다. 이에 따라, 후술하는 제2 성막 공정에서 홈(53)의 저부 부근에 Si막(54)을 형성하기 쉬워진다.
또한, 에칭용 가스는, Si막(54)의 에칭 제어가 용이한 Cl2를 이용하는 것이 바람직하다. 에칭용 가스에 Cl2를 이용한 경우에는, 반응관(2) 내의 온도를 250℃∼300℃로 하는 것이 바람직하다. 또한, 반응관(2) 내의 압력을 1.33Pa∼40Pa(0.01Torr∼0.3Torr)로 하는 것이 바람직하다. 반응관(2) 내의 온도 및 압력을 이러한 범위로 함으로써, 에칭 균일성을 양호하게 할 수 있다.
원하는 Si막(54)이 에칭되면, 처리 가스 도입관(13)으로부터의 에칭용 가스의 공급을 정지한다. 다음으로, 도 3의 (c)에 나타내는 바와 같이, 퍼지 가스 공급관(15)으로부터 내관(3) 내에 소정량의 질소를 공급함과 함께, 반응관(2) 내를 소정의 온도, 예를 들면, 도 3의 (a)에 나타내는 바와 같이 535℃로 설정한다. 또한, 반응관(2) 내의 가스를 배출하여, 반응관(2)을 소정의 압력, 예를 들면, 도 3의 (b)에 나타내는 바와 같이 93Pa(0.7Torr)로 감압한다. 그리고, 반응관(2) 내를 이 온도 및 압력으로 안정시킨다(퍼지·안정화 공정). 또한, 반응관(2) 내의 가스를 확실히 배출하기 위해, 반응관(2) 내의 가스의 배출 및 질소 가스의 공급을 복수회 반복하는 것이 바람직하다.
반응관(2) 내가 소정의 압력 및 온도로 안정되면, 퍼지 가스 공급관(15)으로부터의 질소의 공급을 정지한다. 그리고, 도 3의 (d)에 나타내는 바와 같이, 처리 가스 도입관(13)으로부터 반응관(2) 내에 소정량의 성막용 가스, 예를 들면, SiH4를 공급한다(제2 성막 공정). 이 제2 성막 공정에 의해, 도 4의 (d)에 나타내는 바와 같이, 반도체 웨이퍼(10)의 홈(53) 내에 Si막(56)이 형성된다.
여기에서, 에칭 공정에 의해 제1 성막 공정으로 형성된 Si막(54)을 홈(53)의 개구부가 넓어지도록 에칭하고 있기 때문에, 홈(53)의 저부 부근에 Si막(56)을 형성하기 쉬워진다. 이 때문에, 홈(53)으로의 Si막(56) 매입시에, 홈(53) 내에 보이드가 발생하는 것을 억제할 수 있다.
원하는 Si막이 형성되면, 처리 가스 도입관(13)으로부터의 성막용 가스의 공급을 정지한다. 다음으로, 도 3의 (c)에 나타내는 바와 같이, 퍼지 가스 공급관(15)으로부터 내관(3) 내에 소정량의 질소를 공급함과 함께, 반응관(2) 내를 소정의 온도, 예를 들면, 도 3의 (a)에 나타내는 바와 같이 300℃로 설정한다. 또한, 반응관(2) 내의 가스를 배출하여, 반응관(2)을 상압(常壓)으로 되돌린다(퍼지 공정). 또한, 반응관(2) 내의 가스를 확실히 배출하기 위해, 반응관(2) 내의 가스의 배출 및 질소 가스의 공급을 복수회 반복하는 것이 바람직하다. 그리고, 보트 엘리베이터(8)에 의해 덮개체(7)를 하강시킴으로써, 반도체 웨이퍼(10)(웨이퍼 보트(9))를 반응관(2) 내로부터 언로드한다(언로드 공정). 이에 따라, 실리콘막의 형성이 종료된다.
다음으로, 제1 성막 공정 후에, 에칭 공정, 및, 제2 성막 공정을 실시하는 본 발명의 실리콘 형성 방법의 효과를 확인하기 위해, 에칭 공정에 있어서의 반응관(2) 내의 온도를 350℃로 한 것 이외에는 도 3에 나타내는 레시피를 따라서, 도 4의 (a)에 나타내는 반도체 웨이퍼(10)에 Si막을 형성하여, 홈(53) 중의 Si막의 보이드율을 구했다(실시예 1). 보이드율은, 홈(53)에 형성된 Si막을 SEM 관찰하고, 홈(53) 내의 Si막의 보이드 체적을 홈(53)의 매입 체적으로 나눔으로써 산출했다. 제조 조건을 도 5의 (a)에 나타내고, 산출한 보이드율을 도 5의 (b)에 나타낸다. 또한, 도 5의 (a) 중의 막두께는, 베타 기판으로의 퇴적 막두께, 평탄한 Si막의 에칭 막두께이다. 또한, 5의 (a)에 나타내는 바와 같이, 실시예 2에서는, 제1 성막 공정 및 제2 성막 공정에 있어서의 반응관(2) 내의 온도를 500℃로 했다. 비교를 위해, 에칭 공정 및 제2 성막 공정을 실시하지 않는 경우에 대해서도 동일하게, 반도체 웨이퍼(10)에 실리콘막을 형성하여, 홈(53) 중의 Si막의 보이드율을 구했다(비교예 1, 2).
또한, 본 예에서는, 제1 성막 공정 전에, 후술하는 시드층 형성 공정을 실시했다. 시드층 형성 공정에서는, 시드층 형성용 가스로서 DIPAS를 이용하여, 반응관(2) 내의 온도를 400℃, 압력을 133Pa(1Torr)로 하여 시드층을 형성했다.
도 5의 (b)에 나타내는 바와 같이, 제1 성막 공정 후에, 에칭 공정, 및, 제2 성막 공정을 실시함으로써, 홈(53) 중의 Si막의 보이드율이 크게 저감하는 것을 확인할 수 있었다.
이상 설명한 바와 같이, 본 실시 형태에 의하면, 반도체 웨이퍼(10)의 표면에 형성된 홈(53)이 개구부를 갖도록 Si막을 성막하는 제1 성막 공정 후에, 홈(53)의 개구부를 넓히도록 에칭하는 에칭 공정 및, 재차 홈(53)에 Si막을 매입하도록 성막하는 제2 성막 공정을 실시하고 있기 때문에, 홈(53)으로의 Si막(56) 매입시에, 홈(53) 내에 보이드가 발생하는 것을 억제할 수 있다.
또한, 본 발명은, 상기의 실시 형태로 한하지 않고, 여러 가지의 변형, 응용이 가능하다. 이하, 본 발명에 적용 가능한 다른 실시 형태에 대해서 설명한다.
상기 실시 형태에서는, 제1 성막 공정, 에칭 공정 및, 제2 성막 공정을 실시한 경우를 예로 본 발명을 설명했지만, 예를 들면, 제1 성막 공정 전에, 절연막(52) 및 홈(53) 상에 시드층을 형성하는 시드층 형성 공정을 실시해도 좋다. 도 6에, 시드층 형성 공정을 실시하는 레시피를 나타낸다.
우선, 반응관(2)(내관(3)) 내를 소정의 온도, 예를 들면, 도 6의 (a)에 나타내는 바와 같이 300℃로 설정한다. 또한, 도 6의 (c)에 나타내는 바와 같이, 퍼지 가스 공급관(15)으로부터 내관(3)(반응관(2)) 내에 소정량의 질소를 공급한다. 다음으로, 도 7의 (a)에 나타내는 반도체 웨이퍼(10)가 수용되어 있는 웨이퍼 보트(9)를 덮개체(7) 상에 올려놓는다. 그리고, 보트 엘리베이터(8)에 의해 덮개체(7)를 상승시켜, 반도체 웨이퍼(10)(웨이퍼 보트(9))를 반응관(2) 내에 로드한다(로드 공정).
이어서, 도 6의 (c)에 나타내는 바와 같이, 퍼지 가스 공급관(15)으로부터 내관(3) 내에 소정량의 질소를 공급함과 함께, 반응관(2) 내를 소정의 온도, 예를 들면, 도 6의 (a)에 나타내는 바와 같이 400℃로 설정한다. 또한, 반응관(2) 내의 가스를 배출하여, 반응관(2)을 소정의 압력, 예를 들면, 도 6의 (b)에 나타내는 바와 같이 93Pa(0.7Torr)로 감압한다. 그리고, 반응관(2) 내를 이 온도 및 압력으로 안정시킨다(안정화 공정).
반응관(2) 내의 온도는, 350℃∼500℃인 것이 더욱 바람직하다. 또한, 시드층 형성용 가스에 아미노기를 포함하는 실란을 이용한 경우에는, 반응관(2) 내의 온도를 350℃∼450℃로 하는 것이 보다 바람직하다. 또한, 반응관(2) 내의 압력은 1.33Pa∼133Pa(0.01Torr∼1Torr)인 것이 바람직하다. 반응관(2) 내의 온도 및 압력을 이러한 범위로 함으로써, 시드막을 보다 균일하게 성막할 수 있기 때문이다.
반응관(2) 내가 소정의 압력 및 온도로 안정되면, 퍼지 가스 공급관(15)으로부터의 질소의 공급을 정지한다. 그리고, 도 6의 (f)에 나타내는 바와 같이, 처리 가스 도입관(13)으로부터 반응관(2) 내에 소정량의 시드층 형성용 가스, 예를 들면, Si2H6을 공급한다(시드층 형성 공정). 이 시드층 형성 공정에 의해, 도 7의 (b)에 나타내는 바와 같이, 반도체 웨이퍼(10)의 절연막(52) 및, 홈(53) 상에 시드층(55)이 형성된다. 본 예에서는, 시드층 형성용 가스로서 Si2H6이라는 고차 실란을 이용하고 있기 때문에, 시드층(55)은 그의 두께가 1nm∼2nm 정도 형성되어 있는 것이 바람직하다. 1nm∼2nm 정도 형성함으로써, 시드층(55) 상에 형성되는 Si막(54)의 표면 거칠기를 저감할 수 있기 때문이다. 또한, 시드층 형성용 가스로서 아미노기를 포함하는 실란을 이용하는 경우에는, 성막 공정에 있어서의 성막용 가스(소스(source) 가스)의 열분해가 일어나지 않는 조건에서 시드층(55)을 형성하는 것이 바람직하다.
반도체 웨이퍼(10) 상에 원하는 두께의 시드층(55)이 형성되면, 처리 가스 도입관(13)으로부터의 시드층 형성용 가스의 공급을 정지한다. 다음으로, 도 6의 (c)에 나타내는 바와 같이, 퍼지 가스 공급관(15)으로부터 내관(3) 내에 소정량의 질소를 공급함과 함께, 반응관(2) 내를 소정의 온도, 예를 들면, 도 6의 (a)에 나타내는 바와 같이 535℃로 설정한다. 또한, 반응관(2) 내의 가스를 배출하여, 반응관(2)을 소정의 압력, 예를 들면, 도 6의 (b)에 나타내는 바와 같이 93Pa(0.7Torr)로 감압한다. 그리고, 반응관(2) 내를 이 온도 및 압력으로 안정시킨다(퍼지·안정화 공정).
반응관(2) 내가 소정의 압력 및 온도로 안정되면, 퍼지 가스 공급관(15)으로부터의 질소의 공급을 정지한다. 그리고, 도 6의 (d)에 나타내는 바와 같이, 처리 가스 도입관(13)으로부터 반응관(2) 내에 소정량의 성막용 가스, 예를 들면, SiH4를 공급한다(제1 성막 공정). 이 제1 성막 공정에 의해, 도 7의 (c)에 나타내는 바와 같이, 반도체 웨이퍼(10)의 시드층(55) 상에 Si막(54)이 형성된다.
여기에서, Si막(54)은, 시드층(55) 상에 형성되어 있다. 이 때문에, 상기 실시 형태와 같이, 기판(51)과 절연막(52)이라는 2종류의 재료 상에 형성되는 경우에 비하여, Si막(54)의 표면 거칠기를 저감할 수 있다. 이 결과, 홈(53)으로의 Si막(54) 매입시에, 홈(53) 내에 보이드가 발생하는 것을 더욱 억제할 수 있다.
그리고, 상기 실시 형태와 동일하게, 퍼지·안정화 공정, 에칭 공정(도 7의 (d)), 퍼지·안정화 공정, 제2 성막 공정(도 7의 (e)), 퍼지 공정 및, 언로드 공정을 실시함으로써, 실리콘막의 형성이 종료된다.
이와 같이, 제1 성막 공정 전에 시드층을 형성하는 시드층 형성 공정을 실시함으로써, 형성되는 Si막(54)의 표면 거칠기를 저감할 수 있어, 홈(53)으로의 Si막(56) 매입시에, 홈(53) 내에 보이드가 발생하는 것을 더욱 억제할 수 있다.
또한, 상기 실시 형태에서는, 제1 성막 공정, 에칭 공정 및, 제2 성막 공정을 실시한 경우를 예로 본 발명을 설명했지만, 예를 들면, 제1 성막 공정 전에, 홈(53)의 저부에 형성된 자연 산화막을 제거하는 자연 산화막 제거 공정을 실시해도 좋다. 도 8에, 자연 산화막 제거 공정을 실시하는 레시피를 나타낸다(도 7의 (a) 내지 (e) 참조). 또한, 본 예에서는 자연 산화막 제거용 가스로서 암모니아(NH3) 및 HF를 이용하는 경우를 예로 설명한다.
우선, 반응관(2)(내관(3)) 내를 소정의 온도, 예를 들면, 도 8의 (a)에 나타내는 바와 같이 150℃로 설정한다. 또한, 도 8의 (c)에 나타내는 바와 같이, 퍼지 가스 공급관(15)으로부터 내관(3)(반응관(2)) 내에 소정량의 질소를 공급한다. 다음으로, 반도체 웨이퍼(10)가 수용되어 있는 웨이퍼 보트(9)를 덮개체(7) 상에 올려놓는다. 그리고, 보트 엘리베이터(8)에 의해 덮개체(7)를 상승시켜, 반도체 웨이퍼(10)(웨이퍼 보트(9))를 반응관(2) 내에 로드한다(로드 공정).
이어서, 도 8의 (c)에 나타내는 바와 같이, 퍼지 가스 공급관(15)으로부터 내관(3) 내에 소정량의 질소를 공급함과 함께, 반응관(2) 내를 소정의 온도, 예를 들면, 도 8의 (a)에 나타내는 바와 같이 150℃로 설정한다. 또한, 반응관(2) 내의 가스를 배출하여, 반응관(2)을 소정의 압력, 예를 들면, 도 8의 (b)에 나타내는 바와 같이 4Pa(0.03Torr)로 감압한다. 그리고, 반응관(2) 내를 이 온도 및 압력으로 안정시킨다(안정화 공정).
반응관(2) 내의 온도는, 25℃∼200℃인 것이 더욱 바람직하다. 또한, 반응관(2) 내의 압력은, 0.133Pa∼133Pa(0.001Torr∼1Torr)인 것이 바람직하다. 반응관(2) 내의 온도 및 압력을 이러한 범위로 함으로써, 자연 산화막의 제거가 용이해지기 때문이다. 또한, 자연 산화막 제거용 가스로서는 암모니아와 NF3을 이용하는 경우에는, 반도체 웨이퍼(10)의 온도가 600℃를 초과하는 온도로 하는 것이 바람직하다.
반응관(2) 내가 소정의 압력 및 온도로 안정되면, 퍼지 가스 공급관(15)으로부터의 질소 공급을 정지한다. 그리고, 도 8의 (f)에 나타내는 바와 같이, 처리 가스 도입관(13)으로부터 반응관(2) 내에 소정량의 암모니아 및 HF를 공급한다(자연 산화막 제거 공정). 이 자연 산화막 제거 공정에 의해, 반도체 웨이퍼(10)의 홈(53)의 저부에 형성된 자연 산화막을 제거할 수 있다.
반도체 웨이퍼(10)의 홈(53)의 저부의 자연 산화막이 제거되면, 처리 가스 도입관(13)으로부터의 자연 산화막 제거용 가스의 공급을 정지한다. 다음으로, 도 8의 (c)에 나타내는 바와 같이, 퍼지 가스 공급관(15)으로부터 내관(3) 내에 소정량의 질소를 공급함과 함께, 반응관(2) 내를 소정의 온도, 예를 들면, 도 8의 (a)에 나타내는 바와 같이 535℃로 설정한다. 또한, 반응관(2) 내의 가스를 배출하여, 반응관(2)을 소정의 압력, 예를 들면, 도 8의 (b)에 나타내는 바와 같이 93Pa(0.7Torr)로 감압한다. 그리고, 반응관(2) 내를 이 온도 및 압력으로 안정시킨다(퍼지·안정화 공정). 또한, 암모니아와 HF에 의해 자연 산화막을 제거 처리한 경우에는, 규불화 암모늄이 기판(51) 상에 남는 경우가 있지만, 제1 성막 공정에 있어서의 반응관(2) 내의 온도가 535℃이기 때문에, 규불화 암모늄은 승화한다.
반응관(2) 내가 소정의 압력 및 온도로 안정되면, 퍼지 가스 공급관(15)으로부터의 질소의 공급을 정지한다. 그리고, 도 8의 (d)에 나타내는 바와 같이, 처리 가스 도입관(13)으로부터 반응관(2) 내에 소정량의 성막용 가스, 예를 들면, SiH4를 공급한다(제1 성막 공정). 이 제1 성막 공정에 의해, 반도체 웨이퍼(10)의 절연막(52) 상 및, 홈(53) 내에 Si막(54)이 형성된다.
그리고, 상기 실시 형태와 동일하게, 퍼지·안정화 공정, 에칭 공정, 퍼지·안정화 공정, 제2 성막 공정, 퍼지 공정 및, 언로드 공정을 실시함으로써, 실리콘막의 형성이 종료된다.
이와 같이, 제1 성막 공정 전에 홈(53)의 저부에 형성된 자연 산화막을 제거하는 자연 산화막 제거 공정을 실시하고 있기 때문에, 형성되는 Si막(56)의 전극으로서의 특성의 열화를 억제할 수 있다.
또한, 상기 실시 형태에서는, 제1 성막 공정, 에칭 공정 및, 제2 성막 공정을 실시한 경우를 예로 본 발명을 설명했지만, 예를 들면, 제1 성막 공정 후에, 에칭 공정 및, 제2 성막 공정을 복수회 반복 실시해도 좋다. 또한, 제1 성막 공정 전에 시드층 형성 공정이나 자연 산화막 제거 공정을 실시한 경우에도, 제1 성막 공정 후에, 에칭 공정 및, 제2 성막 공정을 복수회 반복 실시해도 좋다. 이들의 경우, 홈(53)으로의 Si막(56) 매입시에, 홈(53) 내에 보이드가 발생하는 것을 더욱 억제할 수 있다.
또한, 자연 산화막 제거 공정을 실시한 후에 시드층 형성 공정을 실시하고, 그 후, 제1 성막 공정, 에칭 공정 및, 제2 성막 공정을 실시해도 좋다. 이 경우, 추가로, 홈(53)으로의 Si막(56) 매입시에, 홈(53) 내에 보이드가 발생하는 것을 억제할 수 있다.
상기 실시 형태에서는, 제1 성막 공정에서 홈(53)이 개구부를 갖도록, 반도체 웨이퍼(10)의 절연막(52) 상 및, 홈(53) 내에 Si막(54)을 형성하는 경우를 예로 본 발명을 설명했지만, 제1 성막 공정에서 홈(53)이 개구부를 갖지 않도록 Si막(54)을 성막해도 좋다. 이 경우, 에칭 공정에서 홈(53)이 개구부를 갖도록 Si막(54)을 에칭함으로써, 상기 실시 형태와 동일한 효과를 얻을 수 있다.
상기 실시 형태에서는, 성막용 가스로서 SiH4를 이용한 경우를 예로 본 발명을 설명했지만, Si막, 즉, 폴리실리콘막, 어모퍼스 실리콘막, 불순물로 도프된 폴리실리콘막 및 어모퍼스 실리콘막 등의 실리콘막을 성막 가능한 가스이면, 다른 가스를 이용해도 좋다. 예를 들면, 불순물로 도프된 폴리실리콘막 및 어모퍼스 실리콘막을 형성하는 경우에는, PH3, BCl3 등의 불순물을 포함하는 가스가 이용된다.
상기 실시 형태에서는, 에칭 가스로서 Cl2를 이용한 경우를 예로 본 발명을 설명했지만, 제1 성막 공정으로 형성된 Si막을 에칭 가능한 가스이면 좋고, F2, ClF3 등의 다른 할로겐 가스를 이용하는 것이 바람직하다.
상기 실시 형태에서는, 시드층 형성용 가스로서 Si2H6을 이용한 경우를 예로 본 발명을 설명했지만, 예를 들면, 아미노기를 포함하는 실란, Si4H10 등의 고차 실란이라도 좋다. 예를 들면, 아미노기를 포함하는 실란을 이용한 경우, Si막의 성장에 대하여 인큐베이션(incubation) 시간을 저감하거나, 표면 거칠기를 개선할 수 있다. 또한, 상기 실시 형태에서는, 자연 산화막 제거용 가스로서, 암모니아와 HF를 이용한 경우를 예로 본 발명을 설명했지만, 홈(53) 저부의 자연 산화막을 제거 가능하면, 예를 들면, 암모니아와 NF3 등 각종의 가스를 이용해도 좋다.
상기 실시 형태에서는, 열처리 장치로서, 이중관 구조의 배치식 종형 열처리 장치를 이용한 경우를 예로 본 발명을 설명했지만, 예를 들면, 본 발명을 단관(單管) 구조의 배치식 열처리 장치에 적용하는 것도 가능하다.
본 발명의 실시 형태에 따른 제어부(100)는, 전용의 시스템에 의하지 않고, 통상의 컴퓨터 시스템을 이용하여 실현 가능하다. 예를 들면, 범용 컴퓨터에, 전술한 처리를 실행하기 위한 프로그램을 격납한 기록 매체(플렉시블 디스크, CD-ROM 등)로부터 당해 프로그램을 인스톨함으로써, 전술한 처리를 실행하는 제어부(100)를 구성할 수 있다.
그리고, 이들 프로그램을 공급하기 위한 수단은 임의이다. 전술한 바와 같이 소정의 기록 매체를 통하여 공급할 수 있는 것 외에, 예를 들면, 통신 회선, 통신 네트워크, 통신 시스템 등을 통하여 공급해도 좋다. 이 경우, 예를 들면, 통신 네트워크의 게시판(BBS)에 당해 프로그램을 게시하고, 이를 네트워크를 통하여 반송파에 중첩하여 제공해도 좋다. 그리고, 이와 같이 제공된 프로그램을 기동하여, OS의 제어하에서, 다른 어플리케이션 프로그램과 동일하게 실행함으로써, 전술한 처리를 실행할 수 있다.
본 발명은, 실리콘막의 형성 방법 및 그 형성 장치에 유용하다.
1 : 열처리 장치
2 : 반응관
3 : 내관
4 : 외관
5 : 매니폴드
6 : 지지 링
7 : 덮개체
8 : 보트 엘리베이터
9 : 웨이퍼 보트
10 : 반도체 웨이퍼
11 : 단열체
11 : 웨이퍼 보트
12 : 승온용 히터
13 : 처리 가스 도입관
14 : 배기구
15 : 퍼지 가스 공급관
16 : 배기관
17 : 밸브
18 : 진공 펌프
51 : 기판
52 : 절연막
53 : 홈
54 : Si막
55 : 시드층
100 : 제어부
111 : 레시피 기억부
112 : ROM
113 : RAM
114 : I/O 포트
115 : CPU
116 : 버스
121 : 조작 패널
122 : 온도 센서
123 : 압력계
124 : 히터 컨트롤러
125 : MFC 제어부
126 : 밸브 제어부

Claims (11)

  1. 표면에 홈이 형성된 피(被)처리체의 홈에 실리콘막을 형성하는 실리콘막의 형성 방법으로서,
    상기 피처리체의 홈을 매입하도록 실리콘막을 성막하는 제1 성막 공정과,
    상기 제1 성막 공정으로 성막된 실리콘막을 에칭하여 상기 홈의 개구부를 넓히는 에칭 공정과,
    상기 에칭 공정으로 개구부가 넓혀진 홈에 실리콘막을 매입하도록 성막하는 제2 성막 공정을 구비하는 것을 특징으로 하는 실리콘막의 형성 방법.
  2. 제1항에 있어서,
    상기 피처리체를 수용하는 반응실 내에 복수의 피처리체를 수용하는 수용 공정을 추가로 구비하고,
    상기 제1 성막 공정 및 상기 제2 성막 공정에서는, 상기 반응실 내에 실리콘 성막용 가스를 공급하여 실리콘막을 성막하고,
    상기 에칭 공정에서는, 상기 반응실 내에 에칭용 가스를 공급하여 상기 제1 성막 공정으로 성막된 실리콘막을 에칭하는 것을 특징으로 하는 실리콘막의 형성 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 피처리체의 표면에 시드층을 형성하는 시드층 형성 공정을 추가로 구비하고,
    상기 제1 성막 공정에서는, 상기 시드층 상에 실리콘막을 성막하는 것을 특징으로 하는 실리콘막의 형성 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 피처리체의 홈의 저부(底部)에 형성된 자연 산화막을 제거하는 자연 산화막 제거 공정을 추가로 구비하는 것을 특징으로 하는 실리콘막의 형성 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 성막 공정 후에, 상기 에칭 공정 및, 상기 제2 성막 공정을 복수회 반복하는 것을 특징으로 하는 실리콘막의 형성 방법.
  6. 제2항 내지 제5항 중 어느 한 항에 있어서,
    상기 반응실 내에 상기 피처리체가 수용된 상태에서, 상기 제1 성막 공정, 상기 에칭 공정 및, 상기 제2 성막 공정을 연속하여 행하는 것을 특징으로 하는 실리콘막의 형성 방법.
  7. 표면에 홈이 형성된 피처리체의 홈에 실리콘막을 형성하는 실리콘막의 형성 장치로서,
    상기 피처리체의 홈을 매입하도록 실리콘막을 성막하는 제1 성막 수단과,
    상기 제1 성막 수단으로 성막된 실리콘막을 에칭하여 상기 홈의 개구부를 넓히는 에칭 수단과,
    상기 에칭 수단으로 개구부가 넓혀진 홈에 실리콘막을 매입하도록 성막하는 제2 성막 수단을 구비하는 것을 특징으로 하는 실리콘막의 형성 장치.
  8. 제7항에 있어서,
    상기 피처리체를 수용하는 반응실 내에 복수의 피처리체를 수용하는 수용 수단을 추가로 구비하고,
    상기 제1 성막 수단 및 상기 제2 성막 수단은, 상기 반응실 내에 실리콘 성막용 가스를 공급하여 실리콘막을 성막하고,
    상기 에칭 수단에서는, 상기 반응실 내에 에칭용 가스를 공급하여 상기 제1 성막 수단으로 성막된 실리콘막을 에칭하는 것을 특징으로 하는 실리콘막의 형성 장치.
  9. 제7항 또는 제8항에 있어서,
    상기 피처리체의 표면에 시드층을 형성하는 시드층 형성 수단을 추가로 구비하고,
    상기 제1 성막 수단은, 상기 시드층 상에 실리콘막을 성막하는 것을 특징으로 하는 실리콘막의 형성 장치.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 피처리체의 홈의 저부에 형성된 자연 산화막을 제거하는 자연 산화막 제거 수단을 추가로 구비하는 것을 특징으로 하는 실리콘막의 형성 장치.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서,
    장치의 각 부를 제어하는 제어 수단을 추가로 구비하고,
    상기 제어 수단은, 상기 제1 성막 수단, 상기 에칭 수단 및, 상기 제2 성막 수단을 제어하고, 상기 반응실 내에 상기 피처리체가 수용된 상태에서, 상기 피처리체의 홈을 매입하도록 실리콘막을 성막하고, 성막한 실리콘막을 에칭하여 상기 홈의 개구부를 넓히고, 개구부를 넓힌 홈에 실리콘막을 매입하도록 성막하는 것을 특징으로 하는 실리콘막의 형성 장치.
KR1020110046713A 2010-05-20 2011-05-18 실리콘막의 형성 방법 및 그의 형성 장치 KR101477159B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010116344 2010-05-20
JPJP-P-2010-116344 2010-05-20
JPJP-P-2011-093279 2011-04-19
JP2011093279A JP2012004542A (ja) 2010-05-20 2011-04-19 シリコン膜の形成方法およびその形成装置

Publications (2)

Publication Number Publication Date
KR20110128145A true KR20110128145A (ko) 2011-11-28
KR101477159B1 KR101477159B1 (ko) 2014-12-29

Family

ID=44972833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110046713A KR101477159B1 (ko) 2010-05-20 2011-05-18 실리콘막의 형성 방법 및 그의 형성 장치

Country Status (5)

Country Link
US (1) US20110287629A1 (ko)
JP (1) JP2012004542A (ko)
KR (1) KR101477159B1 (ko)
CN (1) CN102254807B (ko)
TW (1) TWI497584B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130133672A (ko) * 2012-05-29 2013-12-09 도쿄엘렉트론가부시키가이샤 실리콘막의 형성 방법 및 그의 형성 장치
US9758865B2 (en) 2013-07-31 2017-09-12 Tokyo Electron Limited Silicon film forming method, thin film forming method and cross-sectional shape control method
US11142290B2 (en) 2016-10-18 2021-10-12 Ulstein Design & Solutions B.V. Self-propelled jack-up vessel
US11581200B2 (en) 2017-08-14 2023-02-14 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5490753B2 (ja) * 2010-07-29 2014-05-14 東京エレクトロン株式会社 トレンチの埋め込み方法および成膜システム
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
JP5864360B2 (ja) * 2011-06-30 2016-02-17 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
US9353442B2 (en) 2011-10-28 2016-05-31 Tokyo Electron Limited Apparatus for forming silicon-containing thin film
JP5793398B2 (ja) 2011-10-28 2015-10-14 東京エレクトロン株式会社 シード層の形成方法及びシリコン含有薄膜の成膜方法
JP5925673B2 (ja) * 2012-12-27 2016-05-25 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
JP5925704B2 (ja) * 2013-01-17 2016-05-25 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP6066847B2 (ja) * 2013-07-09 2017-01-25 東京エレクトロン株式会社 基板処理方法及び制御装置
JP6092040B2 (ja) 2013-08-02 2017-03-08 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP6150724B2 (ja) * 2013-12-27 2017-06-21 東京エレクトロン株式会社 凹部を充填する方法
JP2015179729A (ja) * 2014-03-19 2015-10-08 東京エレクトロン株式会社 シリコン酸化膜の形成方法およびその形成装置
JP6367734B2 (ja) * 2015-02-18 2018-08-01 東京エレクトロン株式会社 凹部を充填する方法及び処理装置
JP6501576B2 (ja) * 2015-03-24 2019-04-17 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
JP6541591B2 (ja) 2016-03-07 2019-07-10 東京エレクトロン株式会社 凹部内の結晶成長方法および処理装置
JP6584348B2 (ja) * 2016-03-07 2019-10-02 東京エレクトロン株式会社 凹部の埋め込み方法および処理装置
JP6541599B2 (ja) * 2016-03-28 2019-07-10 東京エレクトロン株式会社 制御装置、基板処理システム、基板処理方法及びプログラム
JP6554438B2 (ja) 2016-03-30 2019-07-31 東京エレクトロン株式会社 シリコン膜の形成方法および形成装置
JP6623943B2 (ja) * 2016-06-14 2019-12-25 東京エレクトロン株式会社 半導体装置の製造方法、熱処理装置及び記憶媒体。
JP6693292B2 (ja) * 2016-06-20 2020-05-13 東京エレクトロン株式会社 半導体装置の製造方法及び半導体製造装置
JP6719416B2 (ja) 2017-03-30 2020-07-08 東京エレクトロン株式会社 凹部の埋め込み方法および処理装置
JP7004608B2 (ja) 2018-05-11 2022-01-21 東京エレクトロン株式会社 半導体膜の形成方法及び成膜装置
US11230474B2 (en) * 2018-10-11 2022-01-25 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Process for producing isomer enriched higher silanes
JP7190880B2 (ja) * 2018-11-26 2022-12-16 東京エレクトロン株式会社 半導体膜の形成方法及び成膜装置
JP2021044489A (ja) 2019-09-13 2021-03-18 キオクシア株式会社 半導体装置およびその製造方法
US20220320319A1 (en) * 2021-03-31 2022-10-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5080933A (en) * 1990-09-04 1992-01-14 Motorola, Inc. Selective deposition of polycrystalline silicon
JP2836371B2 (ja) * 1992-05-18 1998-12-14 日本電気株式会社 半導体装置の製造方法
JP2685028B2 (ja) * 1995-05-31 1997-12-03 日本電気株式会社 半導体装置の製造方法
JPH11220024A (ja) * 1998-02-03 1999-08-10 Hitachi Ltd 半導体集積回路の製造方法及びその製造装置
US6030881A (en) * 1998-05-05 2000-02-29 Novellus Systems, Inc. High throughput chemical vapor deposition process capable of filling high aspect ratio structures
JP3485081B2 (ja) * 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
JP2001185489A (ja) * 1999-12-22 2001-07-06 Tokyo Electron Ltd クリ−ニング方法
JP2003031649A (ja) * 2001-07-13 2003-01-31 Toshiba Corp 半導体装置の製造方法
US7329586B2 (en) * 2005-06-24 2008-02-12 Applied Materials, Inc. Gapfill using deposition-etch sequence
US7670886B2 (en) * 2006-06-22 2010-03-02 Tpo Displays Corp. Method for fabricating polysilicon film
US7943463B2 (en) * 2009-04-02 2011-05-17 Micron Technology, Inc. Methods of semiconductor processing involving forming doped polysilicon on undoped polysilicon

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130133672A (ko) * 2012-05-29 2013-12-09 도쿄엘렉트론가부시키가이샤 실리콘막의 형성 방법 및 그의 형성 장치
US9318328B2 (en) 2012-05-29 2016-04-19 Tokyo Electron Limited Method and apparatus for forming silicon film
US9758865B2 (en) 2013-07-31 2017-09-12 Tokyo Electron Limited Silicon film forming method, thin film forming method and cross-sectional shape control method
US11142290B2 (en) 2016-10-18 2021-10-12 Ulstein Design & Solutions B.V. Self-propelled jack-up vessel
US11581200B2 (en) 2017-08-14 2023-02-14 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium

Also Published As

Publication number Publication date
CN102254807A (zh) 2011-11-23
CN102254807B (zh) 2015-09-23
TW201205670A (en) 2012-02-01
JP2012004542A (ja) 2012-01-05
KR101477159B1 (ko) 2014-12-29
TWI497584B (zh) 2015-08-21
US20110287629A1 (en) 2011-11-24

Similar Documents

Publication Publication Date Title
KR101477159B1 (ko) 실리콘막의 형성 방법 및 그의 형성 장치
JP5864360B2 (ja) シリコン膜の形成方法およびその形成装置
KR101716085B1 (ko) 박막 형성 방법 및 박막 형성 장치
JP5692763B2 (ja) シリコン膜の形成方法およびその形成装置
US9490139B2 (en) Method and apparatus for forming silicon film
KR101686702B1 (ko) 적층형 반도체 소자의 제조 방법, 적층형 반도체 소자 및 그의 제조 장치
JP5925704B2 (ja) シリコン膜の形成方法およびその形成装置
KR101594933B1 (ko) 실리콘막의 형성 방법 및 그의 형성 장치
KR20140005090A (ko) 실리콘 산화막의 형성 방법 및 그 형성 장치
JP2010050270A (ja) 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
JP5658118B2 (ja) シリコン酸化膜の形成方法およびその形成装置
JP2014011234A (ja) シリコン酸化膜の形成方法およびその形成装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 6